

INFORME DE AVANCE - PROGRAMA JÓVENES INVESTIGADORES

PERIODO DEL INFORME: Semestre 2026-1

I. INFORMACIÓN GENERAL

- **Programa:** Jóvenes Investigadores
 - **Nombre del Joven Investigador:** Samuel López Muñetón
 - **Cédula de ciudadanía:** 1.023.630.560
 - **Tutor:** Sergio Ignacio Serna Garcés, PhD.
-

II. RESUMEN DEL PROCESO DE FORMACIÓN (SEMESTRE 2026-1)

Durante el semestre 2026-1, el plan de formación de **Samuel López Muñetón** se centró en el desarrollo de competencias avanzadas para la descripción de hardware, el control digital de sistemas electrónicos de potencia y la interfaz de comunicación con periféricos analógicos mediante tecnología FPGA. El proceso integró el diseño conceptual, la implementación de algoritmos numéricos en hardware y la validación práctica en laboratorio, consolidando habilidades críticas en instrumentación e ingeniería aplicada.

III. DETALLE DE ACTIVIDADES Y ESTADO DE EJECUCIÓN

1. Conversión de binario a decimal en VHDL con visualización en display multiplexado

- **Descripción:** Se diseñó y codificó un módulo embebido en VHDL, encargado de la decodificación de datos numéricos del formato binario nativo al sistema decimal. Para optimizar el uso de recursos lógicos y pines de la FPGA, se implementó un algoritmo de multiplexación temporal orientado a la gestión de displays de 7 segmentos, garantizando la persistencia visual adecuada de múltiples dígitos con el mínimo de hardware periférico.
- **Estado:** COMPLETADO

2. Implementación de representación de punto fijo en VHDL

- **Descripción:** Como evolución del esquema de procesamiento numérico, se investigó e implementó una arquitectura para el manejo de datos en formato de punto fijo en VHDL. Este desarrollo permite al sistema procesar internamente operaciones matemáticas combinadas, tanto fraccionarias como enteras, lo cual es un requisito fundamental para el cálculo de algoritmos de control digital en tiempo real.
- **Estado: COMPLETADO**

3. Diseño e implementación de un convertidor Buck controlado en VHDL

- **Descripción:** Se estructuró un sistema digital en VHDL para la gestión de la etapa de potencia de un convertidor reductor (Buck). El módulo genera señales de modulación por ancho de pulsos (PWM) de alta precisión para conmutar los interruptores electrónicos del convertidor. Se llevaron a cabo pruebas funcionales en simulación y en laboratorio, evaluando el comportamiento dinámico, las frecuencias de conmutación y la respuesta de voltaje ante variaciones del ciclo de trabajo (*duty cycle*).
- **Estado: COMPLETADO**

4. Implementación de salida analógica mediante PMOD DA3 y visualización en osciloscopio

- **Descripción:** Se diseñó el bloque de comunicación serie para el protocolo SPI con el fin de interconectar la FPGA con el módulo convertidor digital-analógico (DAC) externo PMOD DA3. Actualmente, se ejecutan las pruebas de laboratorio mediante la generación de perfiles de señal, su correspondiente captura y validación en un osciloscopio digital, con lo cual se evalúa la integridad de la señal y los tiempos de establecimiento de la conversión.
- **Estado: EN PROCESO**

IV. BALANCE DE COMPETENCIAS ADQUIRIDAS

El periodo 2026-1 demuestra un avance significativo en la ruta de aprendizaje de sistemas embebidos de potencia. El joven investigador ha adquirido destrezas clave en el modelado numérico de convertidores conmutados en FPGAs (punto fijo), el diseño de periféricos de comunicación síncrona (SPI) y el manejo práctico de la instrumentación electrónica (osciloscopios) para la verificación de circuitos de conversión de energía.



Institución
Universitaria
Reacreditada en Alta Calidad

HACEMOS
UNIVERSIDAD PÚBLICA
DE ALTA CALIDAD

Firma del Joven Investigador: _____
Samuel López Muñetón
C.C. 1.023.630.560

Firma del Tutor: _____
Sergio Ignacio Serna Garcés, PhD.

Fecha de entrega: 22 de junio de 2026

