

Coursework Report

Cool Student 4008000@napier.ac.uk Edinburgh Napier University - Module Title (SET00000)

1 Introdução

Com o avanço da tecnologia os termos hardware e software se tornaram substantivos muito utilizados em nosso cotidiano. o hardware pode ser definido como equipamentos físicos que se aplica à dispositivos de entrada e saída, memórias, unidade central de processamento e entre outras. O software é a parte digital e basicamente a parte lógica (conjunto de instruções), que utilizam dos circuitos eletrônicos contidos nos hardware para dar fim a uma utilidade dita pelo ser humano. Como esses conceitos tecnológicos são de suma importância para estudantes de computação, no decorrer de sua formação acadêmica há um estudo bem aprofundado sobre esses e diversos outros. A disciplina Organização de Computadores I é uma das matérias cursadas no curso de ciência da computação que traz bem a fundo explicações em geral sobre a importância do hardware. O caminho de dados simplificado é um dos artefatos explicitados na disciplina e com intuito de nos proporcionar um melhor entendimento desses é que nosso Prof. José Nacif aplicou um trabalho pratico onde o objetivo principal foi implementar um processador MIPS utilizando os conhecimentos adquiridos em sala e estudos mais aprofundados extraclasse.

2 Desenvolvimento

Para a realização desse trabalho foi utilizado da linguagem de programação especifica para hardware verilog, de um circuito intregrado (FPGA) disposto pela universidade para uso acadêmico, de um embasamento teórico aprofundado na matéria "Caminho de Dados" e de um exemplo do caminho de dados (Figura 1) a ser seguido, exemplo esse que estava contido nas especificações do trabalho.

Por decisão de projeto, a implementação da nossa arquitetura MIPS foi realizada programando cada modulo do caminho de dados em arquivos separados e ao final um arquivo principal responsável por unir todos os arquivos em um sô. Logo após está fixada a imagem da visão em alto nível da nossa versão do MIPS (Figura 2).

2.1 Progam Counter (PC)

O modulo Progam Counter (PC) é responsável por receber ¹³ como entrada o endereço da próxima instrução a ser executada e repassá-lo como saída, saída essa que será utilizada como entrada dos próximos módulos. Exemplos do código produzido em verilog, pseudocódigo e alto nível logo a baixo:




Figura 1: Caminho de Dados - Caminho de Dados Simplificado




Figura 2: **Caminho de Dados Samuel/Vinicius** - Caminho de Dados Quartus

Listing 1: Progam Counter! em verilog

```
module pc(clk,endereco_pc,prox_endereco);
input clk;
input [31:0] prox_endereco;
output reg [31:0] endereco_pc;

initial begin
endereco_pc = 0;
end
always@(posedge clk ) begin
endereco_pc = prox_endereco;
end
endmodule
```

2.2 Somador Próximo Progam Counter

O modulo Somador Próximo Progam Counter é responsável por receber como entrada a saída do PC e somar +4 à essa entrada, sendo assim o resultado dessa soma é armazenado

na saída do modulo, saída essa que já é o endereço da pró-15 xima instrução. Exemplos do código produzido em verilog, $^{16}_{17}$ pseudocódigo e alto nível logo a baixo: 18

Listing 2: Somador Próximo Progam Counter! em verilog

```
module somador_pc (endereco_pc,clk,proximo_endereco);
       input [31:0] endereco_pc;
3
       input clk;
4
       output reg [31:0] proximo_endereco;
       always@(posedge clk) begin
          proximo\_endereco = endereco\_pc + 4;
    endmodule
```

2.3 Memória de Instrução

O modulo Memória de Instrução é responsável por receber como entrada a saída do PC e através dela selecionar qual instrução será carregada, após o carregamento a instrução é armazenada na saída de 32 bits do modulo, saída essa que será utilizada como entrada do modulo que monta a $_{1}$ instrução em Opcode, RegRs, RegRt e etc. Exemplos do código produzido em verilog, pseudocódigo e alto nível logo a baixo:

Listing 3: Memória de Instrução! em verilog

```
module memoria_de_instrucao(endereco, instrucao);
 2
         input [31:0] endereco;
 3
         output reg [31:0] instrucao;
 4
                                                                         10
         reg [31:0] memoria [0:31];
 6
                                                                         11
         initial begin
                                                                         12
 7
            memoria[0] = 32 \leftarrow
        ь00000010000100010100000000100000;
                                                                         13
8
                                                                         14
                                                                         15
9
                                                                         16
10
         always @(endereco) begin
                                                                         17
            instrucao = memoria[endereco]; \\
11
                                                                         18
12
            if(endereco > 31) begin
                                                                         19
13
                instrucao = memoria[31];
                                                                         20
                                                                         21
15
         end
                                                                         22
      endmodule
17
                                                                         23
```

Montador de Instrução 2.4

O modulo Montador de Instrução é responsável por receber ²⁸ como entrada a saída da memória de instrução e através 30 dela separar a instrução em seus respectivos bits, Opcode 31 bits 31:26, RegRs bits 25:21, RegRt bits 20:16, RegRd bits 33 15:11 e Endereço bits 15:0. Após a separação cada pedaço da 34 instrução foram armazenada em variáveis de saída cada uma 35 36 com seu respectivo tamanho. Exemplos do código produzido 37 em verilog, pseudocódigo e alto nível logo a baixo:

Listing 4: Montador de Instrução! em verilog

```
41
                                                                        42
      module monta_instrucao(instrucao, Op_code, Funct, ←
 1
                                                                        43
        Register_rs, Register_rt, Register_rd, Shamt, Endereco);
                                                                        44
         input [31:0] instrucao;
                                                                        45
         output [5:0] Op_code,
                                                                        46
                       Funct:
5
         output [4:0] Register_rs,
                                                                        47
6
7
                       Register_rt
                                                                        48
                       Register_rd,
                                                                        49
8
                       Shamt:
                                                                        50
9
         output [15:0] Endereco;
10
                                                                        51
11
         assign Op_code = instrucao[31:26];
                                                                        52
12
         assign Register_rs = instrucao[25:21]
                                                                        53
13
         assign Register_rt = instrucao[20:16];
         assign Register_rd = instrucao[15:11];
```

```
assign Shamt = instrucao[10:6];
   assign Funct = instrucao[5:0];
   assign Endereco = instrucao[15:0];
endmodule
```

19

5 6 7

8

9

25

26

39

40

Banco de Registradores 2.5

O modulo Banco de Registradores possui quatro entradas onde três delas são provindas das saídas do montador de instrução e a outra receberá a saída do multiplexador quando o sinal de controle RegDst for equivalente ao valor 1. O banco de registradores é responsável por atribuir valores aos registradores, valores esses que são buscados na memoria do banco a partir do valor das entradas, após obtido o valor de cada registrador eles são armazenados nas duas saídas do modulo. Exemplos do código produzido em verilog, pseudocódigo e alto nível logo a baixo:

Listing 5: Banco de Registradores! em verilog

```
module banco_registrador(RegWrite ,Numero_Reg1, ←
  \label{eq:numero_Reg_scrit} \begin{array}{lll} Numero\_Reg2, Numero\_Reg\_Escrita, \ Dado\_escrita, \ clk, \ & \\ Valor\_Reg1, \ Valor\_Reg2); \\ input \ clk, \ RegWrite; \end{array}
   input [4:0] Numero_Reg1, Numero_Reg2, \leftarrow
  Numero_Reg_Escrita;
   input [31:0] Dado_escrita;
   output reg [31:0]Valor_Reg1;
output reg [31:0]Valor_Reg2;
   reg [31:0] registradores [0:31];
   initial begin
       registradores[0]
       registradores
       registradores
                          = 15
       registradores[3]
                          = 20;
       registradores
                          = 25;
       registradores[5]
       registradores 6
       registradores 7
                          = 12;
       registradores[8]
                          = 16:
                          = 30.
       registradores [10] = 24;
       registradores[11]
                           = 22;
       registradores[12]
       registradores[13]
       registradores[14]
       registradores 15
                           = 3;
       registradores[16]
                           = 4:
       registradores[17]
       registradores[18]
                           = 6;
       registradores 19
       registradores 20
       registradores[21]
       registradores 22
                           = 50;
       registradores 23
                           = 52:
       registradores 24
                           = 54.
       registradores[25]
                           = 56:
       registradores 26
                           = 58:
       registradores [27]
                           = 60;
       registradores 28
       registradores 29
                           = 64;
       registradores 30
                           = 66:
       registradores 31
   always @ (posedge clk)begin
       if(RegWrite == 1)begin
           registradores[Numero_Reg_Escrita] = Dado_escrita↔
   always@(Numero_Reg1 or Numero_Reg2 or registradores[←
  Numero_Reg1] or registradores[Numero_Reg2])begin Valor_Reg1 = registradores[Numero_Reg1];
       Valor_Reg2 = registradores[Numero_Reg2];
```

2.6 ALU

O modulo ALU possui três entradas onde duas delas são provindas da saída do banco de registradores e a outra resultante da saída da ALUcontrol. A ALU é responsável por realizar as operações necessárias a que foi programada, nesse caso operações de soma, subtração, and, or e entre outras. A entrada que recebe a saída da ALUcontrol é a responsável por dizer qual tipo de operação a ALU irá executar enquanto as outras duas entradas resultantes da saída do banco são os operandos. Exemplos do código produzido em verilog, pseudocódigo e alto nível logo a baixo:

Listing 6: ALU! em verilog

```
module alu (data1,saida_mux_registrador,saida_alu_control,←
 1
         zero,alu_resultado);
          input[31:0] data1;
          input [31:0]saida_mux_registrador;
input [3:0]saida_alu_control;
output reg [31:0] alu_resultado;
 3
 4
 6
          output reg zero;
 7
          always@(data1 or saida_mux_registrador or <-
         saida_alu_control) begin
              if( saida_alu_control == 'b0000) begin
                 alu_resultado = (data1 & saida_mux_registrador);
10
11
12
13
              if(saida_alu_control == 'b0001) begin
                 zero = 0
                 alu\_resultado = (data1 \mid saida\_mux\_registrador);
14
15
16
              if(saida\_alu\_control == 'b0010) begin
17
18
                 alu\_resultado = (data1 + saida\_mux\_registrador);
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
              if(saida_alu_control == 'b0110) begin
                 alu\_resultado = (data1 - saida\_mux\_registrador);
                 if (\overline{alu}_{resultado} = 0) begin
                    zero = 1:
                 end
              end
              if(saida\_alu\_control == 'b0111') \ begin
                 alu resultado = 1:
                 if(data1<saida_mux_registrador) begin
                 alu_resultado = 1;
                 zero = 0;
                 end
              end
              if(saida_alu_control == 'b1100) begin
                 alu_resultado = ~(data1 | saida_mux_registrador);
37
          end
38
       endmodule
39
```

We can force a break with the break operator.

3.2 Maths

Embedding Maths is Latex's bread and butter

$$J = \left[\frac{\delta e}{\delta \theta_0} \frac{\delta e}{\delta \theta_1} \frac{\delta e}{\delta \theta_2} \right] = e_{current} - e_{target}$$

3.3 Code Listing

You can load segments of code from a file, or embed them directly.

Listing 7: Hello World! in c++

```
1 #include <iostream>
2
3 int main() {
4    std::cout << "Hello World!" << std::endl;
5    std::cin.get();
6    return 0;
7 }</pre>
```

3.4 PseudoCode

Algorithm 1: FizzBuzz

4 Conclusion

Referências

3 Formatting

Some common formatting you may need uses these commands for **Bold Text**, *Italics*, and underlined.

3.1 LineBreaks

Here is a line

Here is a line followed by a double line break. This line is only one line break down from the above, Notice that latex can ignore this