

## TP Archi

**byte**: Toutes les Variables qu'on peut stocker sur 8 bits.  $2^8 = 256$  max = 127  
**c**: byte 'a'

**half**: Toutes les Variables qu'on peut stocker sur 16 bits.  $2^{16} = 65536$  max = 32767  
**m1**: half 26

**word**: Toutes les Variables qu'on peut stocker sur 32 bits.  $2^{32} = 4294967296$  max = 2147483647  
**m2**: word 9856

**sp**: Ce pour déclarer un Tableau.  
**tab**: sp 40 → nombre d'éléments réservés dans la mémoire pour stocker ce tableau

**ascii**: pour déclarer une chaîne de caractères  
**message**: ascii "Donnez la valeur d'entrée"

**ascii2**: pour déclarer une chaîne de caractères qui se termine par un caractère null  
**m2**: ascii2 "Donnez la valeur 2"

**float**: Toutes les Variables flottantes qu'on peut stocker sur 32 bits.  
**pi**: float 3.14159

**double**: Toutes les Variables flottantes qu'on peut stocker sur 64 bits.  
**ti**: double 6.28314

1/ Afficher un entier:  
**exemple 1**

• data

nbr: byte 45

• text

li \$v0, 1

lb \$a0, nbr

syscall

li: load byte

**exemple 2**

• data

nbr: half 128

• text

li \$v0, 1

lh \$a0, nbr

syscall

lh: load half

**exemple 3**

• data

nbr: word

• text

li \$v0, 1

lw \$a0, nbr

syscall

li: load word

2/ Afficher un réel:

**exemple 1**

• data

pi: float 3.14

• text

li \$v0, 2

lwc \$f12, pi

syscall

li: load word into coprocessor 1 (FPU)

3/ Afficher un caractère:

**exemple 1**

• data

lettre: byte 'a'

• text

li \$v0, 4

lb \$a0, lettre

syscall

li: load address

4/ Afficher une chaîne de caractère:

**exemple 1**

• data

message: ascii "hello world"

• text

li \$v0, 4

la \$a0, message

syscall

5- Addition des entiers: **exemple 1**

• data

nb1: byte 45

nb2: byte 23

**add**: addition with overflow

• text

lb \$t1, nb1

lb \$t2, nb2

add \$t3, \$t1, \$t2

li \$v0, 1

move \$a0, \$t3

syscall



# TP Archi

\* La diff

- Un proces

des ards

les données

Un micro

appareils de

La princij

processeur,

d'un proces

lache et p

supplémentai

\* 1. les

+ Réserv

0x00

0x00

+ Section

0x00

\* Section 7/ Addition des entiers entrés au clavier:

\* Section

0x

\* Section

Reserv

FF

ac

enc

0x

6- Addition des flottants:

exemple 1:

.data

real1: float 3.198

real2: float 3.487

.text

li \$f1, real1

li \$f2, real2

add.s \$f12, \$f1, \$f2

li \$V0, 2

syscall

add.s: floating point addition single precision.

exemple 2:

.data

real1: double 3.198

real2: double 3.487

.text

li \$f0, real1

li \$f2, real2

add.s \$f12, \$f0, \$f2

li \$V0, 3

syscall

add.s: load double word coprocessor 1 (FPU)

li \$V0, 4

la \$a0, m3

syscall

li \$V0, 1

add \$a0, \$t1, \$t2

syscall

8/ le plus grand nombre de 2 entiers entrés

.data

m1: ascii "donnez le nombre 1"

m2: ascii "donnez le nombre 2"

m3: ascii "le plus grand nombre est:"

.text

li \$V0, 4

la \$a0, m1

syscall

li \$V0, 5

syscall

move \$t1, \$V0

li \$V0, 4

la \$a0, m2

syscall

li \$V0, 5

syscall

move \$t2, \$V0

li \$V0, 4

la \$a0, m3

syscall

bgt \$t1, \$t2, grand

li \$V0, 1

move \$a0, \$t2

syscall

bfin

grand:

li \$V0, 1

move \$a0, \$t1

syscall

fin:

li \$V0, 10

syscall

bgt: branch if Greater than



## 9/ Table de multiplication:

data

m1: .asciz "Donnez la Valeur de A"  
m2: .asciz "Donnez la Valeur de B"  
text

li \$V0,4  
la \$a0,m1  
syscall  
li \$V0,5  
syscall  
move \$t1,\$V0

li \$V0,4  
la \$a0,m2  
syscall

li \$V0,5  
syscall  
move \$t2,\$V0

mul \$t3,\$t2,\$t1

move \$t4,\$t1

etiquette:

li \$V0,1

move \$a0,\$t4  
syscall  
li \$V0,4  
la \$a0,etiquette  
syscall

beq \$t4,\$t3,terminer  
add \$t4,\$t4,\$t1  
b etiquette

terminer:

li \$V0,10  
syscall

**bne: branch if not equal**  
exemple:  
data bne \$t0,\$t1,label

Si la Valeur Contenu dans \$t0  $\neq$  Valeur dans \$t1  
alors la prochaine instruction à exécuter est  
celle placée après l'étiquette label

m2: "Travaux Relatés"

**beq: Branch if equal**  
exemple:

beq \$t0,\$t1,label

Si Valeur Contenu dans \$t0 = Contenu \$t1, alors  
la prochaine instruction à exécuter est celle placée  
après l'étiquette.

**J: Jump unconditionally:**

exemple:

J label

la prochaine instruction à exécuter est celle après  
l'étiquette label PC ← label

**Jr: jump register unconditionally:**

exemple:

Jr registre

la prochaine instruction à exécuter est celle à  
l'adresse dans le registre: PC ← registre

**Jal: jump and link:**

exemple:

Jal label

la prochaine instruction à exécuter est celle  
placée après l'étiquette label et l'adresse de  
l'instruction suivante (l'instruction suivante  
l'adresse de retour) est stockée dans \$ra: PC ← PC+4

data message: .asciz

main:

Jal display Message

display message:

li \$V0,4

la \$a0,message

syscall

Jr \$ra

add \$f12 ← li \$V0,8 ← C'est pour lire un float

li \$V0,7

add \$f12

li \$V0,2 ← Lecture texte

à l'Asse

Etape d'asse

IPS

n program

metique

sub, mul

le

or, srl (Déca

ne à droite)

de donn

gement d

gement in

nt

nel: beq

nel: j (s

le regis

uctio



\* Espace d'adressage Total: Combien de Mots Mémoire?  
 $2^{\text{Taille bus @}}$  mots mémoire de bits

\* Capacité Totale:  
 $Cap = 2^{\text{T@}} * \text{Tbus de données}$

Remarque:

Si on a pas la Taille du bus de données dans une question pour calculer Taille du bus @, on prend sa taille à 1 @ après faut trouver le bus d'adresse en bits.

\* Nombre de Mode d'adressage que peut avoir un Processeur:  
 $2^{\text{Taille champ mode d'adressage}}$

\* Taille du Répertoire d'instruction:  
 $2^{\text{Taille du champ code opération}} + 2^{\text{Taille du champ mode d'adressage}} / 2^{\text{Taille du champ code OP}} + 2^{\text{Taille du champ N registre}}$



\* La Plage de Valeurs de Constante :

$$CA2: [-2^{m-1}, 2^{m-1}-1]$$

$$SVA \text{ et } CA1: [-2^{m-1}, 2^{m-1}-1]$$

\* Le nombre de registre :

Taille champ n registre.

$$\text{Taille du bus @} = \text{Taille du } C\emptyset$$

$1 \text{ GHz} \rightarrow 10^9 \text{ Hz}$	$10^{-3} \text{ s} = 1 \text{ ms}$
$1 \text{ MHz} \rightarrow 10^6 \text{ Hz}$	$10^{-6} \text{ s} = 1 \mu\text{s}$
$1 \text{ kHz} \rightarrow 10^3 \text{ Hz}$	$10^{-3} \text{ s} = 1 \text{ ms}$
$1 \mu\text{Hz} \rightarrow 10^{-6} \text{ Hz}$	
$1 \emptyset \rightarrow 10^{-30} \text{ GO}$	



## CHAPITRE 3 : Notions sur les instructions d'un ordinateur

03/02/2022

### I/ Mode d'adressage :

#### \* Adressage implicite :

une instruction ne comportant pas d'opérande. ~~ce type~~

#### \* Adressage immédiat :

L'opérande est une valeur immédiate se trouvant directement dans l'instruction.

#### \* Adressage direct :

L'adresse de la donnée à chercher se trouve directement dans l'instruction.

#### \* Adressage indirect :

L'instruction contient une adresse qui contient l'adresse de la donnée à chercher, ce mode nécessite 2 accès à la mémoire.

#### \* Adressage par registre :

L'information ne se trouve pas en mémoire mais dans un registre interne du processeur et ne nécessite pas d'accès à la Mémoire.

#### \* Adressage basé :

L'adresse de l'opérande est obtenue en additionnant le contenu du registre de base au contenu du champ adresse de l'instruction.

#### \* Adressage relatif :

L'adresse <sup>de</sup> l'opérande est obtenue en additionnant le contenu du CO au contenu de champ adresse de l'instruction, ce mode est utilisé dans les instructions de branchement.



## II/ Cycle d'exécution d'une instruction:

### 1. phase de recherche (fetch):

- Un ordre de lecture sera donné par le séquenceur à la mémoire centrale. au bout d'un certain temps, dit Temps d'accès mémoire, le contenu de la case mémoire sélectionnée sera disponible sur le bus de données.

- cette instruction sera ensuite transférée dans le Registre RI.

- mise à jour du CO pour préparer l'adresse de l'instruction pro.

### 2. phase de codage:

- Le RI contient l'instruction.

- un ensemble d'ordres sont préparés par le séquenceur pour l'exécution de l'instruction.

- Si l'inst nécessite une donnée à recup de la Mc, des ordres sont générés pour chercher cette donnée et la Mettre dans un registre à usage général.

### 3. La phase d'exécution:

- L'instruction est proprement exécutée.

### Remarque:

Le nombre de phases d'exécution d'une instruction peut être supérieur à 3 phases.

comme: mips il a 5 phases:

- Recherche d'instruction, décodage, recherche d'opérandes, ~~exécution~~ écriture résultat.



### III/ Temps d'exécution d'une instruction:

$$TE(I_i) = CPI(i) \cdot T_c$$

$CPI(i)$ : Nombre de cycles nécessaires pour l'exécution de l'instruction  $I_i$ .  
Le nombre de cycle dépend de la complexité de l'inst et aussi du mode d'adressage: il est plus <sup>long</sup> d'accéder à la MP qu'à un registre du processeur.

Nombre de cycle moyen de cycles par instruction ( $CPI$ )

La durée d'un cycle ( $T_c$ ): dépend de la fréquence ( $f$ ) d'horloge de l'ordinateur. plus l'horloge bat rapidement (grande fréquence), plus un cycle est court et plus on exécute un grand nombre d'inst par S.

### IV/ Temps d'exécution d'un programme:

Nombre moyen de cycle par inst.

$$CPI = \frac{\text{Nombre de cycles d'un Bgm}}{\text{Nombre d'instructions de ce prog}}$$

$$T_{exec}(P) = N_{inst}(P) \times CPI \times T_c$$

$T_{exec}(P)$ : Temps d'exécution du Bgm.

$N_{inst}(P)$ : Nombre d'instruction.

$CPI$ : nombre de cycles par inst (nombre moyen de cycles par inst)

$T_c$ : Temps de cycle



\* Nombre d'instructions qu'un processeur peut exécuter par seconde

$$MIPS = \frac{f}{CPI \cdot 10^6}$$

pour mesurer les performances d'un processeur.

\* Comment Augmenter la performance des processeurs,

- Augmenter la fréquence d'horloge, mais cette méthode présente des limites techniques et elle est très coûteuse.

- Améliorer les accès mémoire : différents de cache.

- Recourir à un ~~me~~ nombre élevé de cœurs de calcul.

- Permettre l'exécution simultanée de plusieurs instructions : comme pipelines d'instructions, architecture super scalaire.

## II/ Le Pipeline :

\* 1<sup>er</sup> Méthode : Manière Séquentiel.

$$T_T = K * T_V \Rightarrow T_T = K * N * T_p$$

\* 2<sup>ème</sup> Méthode : Le Travail à la chaîne :

$$T_T = T_1 + (K-1) * T_p \Rightarrow N * T_p + (K-1) * T_p$$

$$\Rightarrow (N+K-1) * T_p$$

$T_p$  : Temps d'une phase

$N$  : nombre de phases

$T_T$  : Temps Total.



Conclusion:

Travailler avec la 2<sup>ème</sup> Méthode permet:

- Un gain de Temps
- Une meilleure gestion (exploitation) des rotate à cet assemblage.
- Un meilleur débit.

1/ Découpage d'une instruction:

\* Pipeline à 3 niveaux (ARM7):

Fetch, Decode, Execute.

\* Pipeline à 5 niveaux (processeur ARM9, MIPS):

IF, ID, EX, MEM, WB

IF: Instruction Fetch

ID: Instruction decode et lecture des registres opérandes.

EX: Execution / calcul de l'adresse Mémoire

MEM: Memory Access / Cache Access

WB: Write-Back ; stocke le résultat dans un registre.

\* ~~Processeur~~ microprocesseur sans pipeline: il faut attendre que les 5 étapes aient été réalisées sur l'instruction en cours pour passer à l'instruction suivante.

IF	ID	EX	MEM	WB
inst 1				

IF	ID	EX	MEM	WB
inst 2				

IF	ID	EX	MEM	WB
inst 3				

5 cycles d'Horloge pour exécuter 1 instruction.



microprocesseur avec pipeline: une fois que la 1<sup>ère</sup> inst. a terminé l'étape IF et passe dans l'étape ID, la 2<sup>ème</sup> inst. peut commencer l'étape IF:

instruction 1	IF	ID	EX	Mem	WB
inst 2		IF	ID	EX	Mem
inst 3			IF	ID	EX

5 cycles d'horloges pour exécuter 1 inst. et

7 cycles d'horloges (1111111) 3 inst.

Remarque:

En mode pipeline le gain se situe au niveau du débit, le Temps de traitement d'une instruction reste le même.

2/ Gain de performance:

I / Sans pipeline:

$T_{inst} = N * T_c$ , ce temps (durée d'exécution d'une inst.) est dit latence. Donc pour exécuter K instructions de manière séquentielle il faut un Temps Total:

$$T_f = K * T_{inst} \Rightarrow T_f = K * N * T_c$$

II / Avec pipeline:

Le Temps nécessaire pour terminer l'exécution de la 1<sup>ère</sup> inst.:

$$T_{inst1} = N * T_c$$

Donc le Temps Total pour terminer l'exécution de la K<sup>ème</sup> inst. de manière pipeline est:

$$\begin{aligned} T_f &= T_{inst1} + (K-1) * T_c \\ &= N * T_c + (K-1) * T_c \\ &= (N+K-1) * T_c \end{aligned}$$



$$\text{Speed up (acceleration)} = \frac{K * N * T_c}{(N+K-1) * T_c} = \frac{K * N}{(N+K-1)}$$

MAGUEMOUN SAMY