3066M/3065P 系列

数据手册

文档版本 00B02

发布日期 2024-10-11

前言

概述

本文档提供 3066M/3065P 系列 MCU 的功能概述、引脚定义、电气特性、封装和订购信息等。

产品版本

与本文档相对应的产品版本如下。

产品名称	产品版本
3066M/3065P 系列	-

读者对象

本文档主要适用于以下工程师:

- 技术支持工程师
- 软件/硬件开发工程师

符号约定

在本文中可能出现下列标志,它们所代表的含义如下。

符号	说明

2024-10-11 i

数据手册 前 言

符号	说明
▲ 危险	表示如不避免则将会导致死亡或严重伤害的具有高等级风险的危害。
▲ 警告	表示如不避免则可能导致死亡或严重伤害的具有中等级风险的危害。
⚠ 注意	表示如不避免则可能导致轻微或中度伤害的具有低等级风险的危害。
须知	用于传递设备或环境安全警示信息。如不避免则可能会导致设备 损坏、数据丢失、设备性能降低或其他不可预知的结果。 "须知"不涉及人身伤害。
□ 说明	对正文中重点信息的补充说明。 "说明"不是安全警示信息,不涉及人身、设备及环境伤害信息。

修订记录

修订日期	版本	修订说明
2024-05-22	00B01	第 1 次临时版本发布。
2024-10-11	00B02	第 2 次临时版本发布。 修改 4.13 内置 32K 振荡器 (LOSC) 章节表 4-19 内容。

2024-10-11 ii

目录

前 言	i
1 说明	1
2 功能概述	2
2.1 系统	4
2.2 处理器	5
2.3 嵌入式闪存 (eFLASH)	6
2.4 电源控制 (PMC)	6
2.4.1 供电方案	6
2.4.2 电源监控	7
2.4.3 低功耗模式	8
2.5 时钟复位生成 (CRG)	8
2.6 时钟失效检测 (CFD)	10
2.7 时钟监测模块 (CMM)	11
2.8 I/O 复用控制 (IOCMG)	11
2.9 通用 I/O (GPIO)	12
2.10 系统配置控制器 (SYSCTRL)	12
2.11 直接存储器访问控制器 (DMA)	12
2.12 循环冗余校验计算单元 (CRC)	13
2.13 捕获模块 (CAPM)	13
2.14 正交编码器解码模块 (QDM)	14
2.15 高级 PWM 定时器(APT)	15
2.16 通用 PWM 定时器 (GPT)	16
2.17 基本定时器 (TIMER)	16

₩ /++	戸コ		ın
钗扎	古一	HT.	Ш

目 录

2.18 看门狗 (WDG)	16
2.19 集成电路接口 (I2C)	17
2.20 通用异步收发传输器 (UART)	18
2.21 同步串行外设接口 (SPI)	19
2.22 CAN 控制器	19
2.23 模数转换器 (ADC)	20
2.24 可编程增益放大器 (PGA)	21
2.25 数模转换器 (DAC)	21
2.26 模拟比较器 (ACMP)	21
3 引脚排列、引脚描述 pinout	22
4 电气特性	108
4.1 绝对最大额定值	108
4.2 工作环境参数	109
4.3 供电框图	109
4.4 芯片功耗	110
4.5 电源上下电斜率	111
4.6 电磁兼容 (EMC) 特性	112
4.7 电气敏感特性	112
4.8 IO 电气特性	113
4.9 RESETN 电气特性	120
4.10 闪存 (Flash memory)	121
4.11 电源管理单元 (PMU)	122
4.12 内置参考电压 (VREF)	123
4.13 内置 32K 振荡器 (LOSC)	123
4.14 内置 25M 振荡器 (HOSC)	124
4.15 锁相环 (PLL)	125
4.16 模数转换器 (ADC)	126
4.17 数模转换器 (DAC)	128
4.18 可编程增益放大器 (PGA)	129
4.19 模拟比较器 (ACMP)	131
4.20 温度传感器 (TSensor)	132

∧ ′′ / / / / / / / / / / / / / / / / / /	151
6 订购信息	150
5.2 封装热阻	149
5.1.3 物理参数	148
5.1.2 LQFP80 封装视图和封装参数	146
5.1.1 LQFP64 封装视图和封装参数	144
5.1 封装信息	144
5 封装信息	144
4.23.6 Microwire 接口 Slave 模式时序信息	142
4.23.5 Microwire 接口 Master 模式时序信息	141
4.23.4 TI 同步串行接口 Slave 模式时序信息	140
4.23.3 TI 同步串行接口 Master 模式时序信息	138
4.23.2 Motorola SPI Slave 模式时序信息	136
4.23.1 Motorola SPI Master 模式时序信息	135
4.23 同步串行外设接口 (SPI)	135
4.22 通用异步收发传输器 (UART)	134
4.21 集成电路 (I2C) 接口	133

插图目录

图 2-2 系统功能框图	4
图 2-3 MCU 供电示意图	7
图 2-4 低功耗模式切换示意图	8
图 3-1 LQFP64 引脚排列	22
图 3-2 LQFP80 引脚排列	23
图 4-1 供电框图	110
图 4-2 ADC 特性图	128
图 4-3 ADC 输入模型	128
图 4-4 PGA 结构框图	131
图 4-5 I2C 标准协议时序图	133
图 4-6 Motorola SPI Master 模式时序图	136
图 4-7 Motorola SPI Slave 模式时序图 (Clock Phase = 0)	138
图 4-8 Motorola SPI Slave 模式时序图 (Clock Phase = 1)	138
图 4-9 TI 同步串行接口 Master 模式时序图	139
图 4-10 TI 同步串行接口 Slave 模式时序图	141
图 4-11 Microwire 接口 Master 模式时序图	142
图 4-12 Microwire 接口 Slave 模式时序图	143
图 5-1 LQFP64 封装外形图	145
图 5-2 LQFP80 封装外形图	147
图 6-1 MCU mark 命名规则	150

2024-10-11 vi

表格目录

表 2-1 3066M/3065P 系列化特性差异表	2
表 3-1 引脚描述	23
表 3-2 复用关系	84
表 4-1 极限工作条件参数 ^a	108
表 4-2 推荐工作条件	109
表 4-3 工作电流 ^a	110
表 4-4 sleep 模式工作电流	111
表 4-5 deepsleep 模式工作电流	111
表 4-6 电源上下电斜率	111
表 4-7 EMS 特性	112
表 4-8 ESD 极限参数	113
表 4-9 电气敏感度	113
表 4-10 I/O 静态特性 ^a	113
表 4-11 输出电压特性 ^a	115
表 4-12 输出电流特性	115
表 4-13 I/O 交流特性 ^a	118
表 4-14 RESETN 引脚特性 ^a	120
表 4-15 闪存特性	121
表 4-16 闪存耐用性与数据保持特性	121
表 4-17 PMII 特性	122

2024-10-11

表 4-18 内置 VREF 的电气特性 ^a	123
表 4-19 内置 32K 振荡器电气特性	124
表 4-20 内置 25M 振荡器电气特性	124
表 4-21 PLL 电气特性 ^{abc}	125
表 4-22 ADC 电气特性 1 ^a	126
表 4-23 ADC 电气特性 2 ^a	126
表 4-24 ADC 电气特性 3 ^{ab}	127
表 4-25 DAC 电气特性 ^a	129
表 4-26 PGA 电气特性 ^{abc}	129
表 4-27 ACMP 电气特性 ^a	131
表 4-28 TSensor 电气特性 ^a	132
表 4-29 标准模式 I2C 接口时序参数表	133
表 4-30 快速模式 I2C 接口时序参数表	134
表 4-31 Motorola SPI Master 模式时序要求(TBD)	135
表 4-32 Motorola SPI Master 模式波形特征(TBD)	135
表 4-33 Motorola SPI Slave 模式时序要求(TBD)	136
表 4-34 Motorola SPI Slave 模式波形特征 (Clock Phase = 0) (TBD)	137
表 4-35 Motorola SPI Slave 模式波形特征 (Clock Phase = 1) (TBD)	137
表 4-36 TI 同步串行接口 Master 模式时序要求(TBD)	138
表 4-37 TI 同步串行接口 Master 模式波形特征 (TBD)	139
表 4-38 TI 同步串行接口 Slave 模式时序要求(TBD)	140
表 4-39 TI 同步串行接口 Slave 模式波形特征 (TBD)	140
表 4-40 Microwire 接口 Master 模式时序要求(TBD)	141
表 4-41 Microwire 接口 Master 模式波形特征 (TBD)	141
表 4-42 Microwire 接口 Slave 模式时序要求(TBD)	142
表 4-43 Microwire 接口 Slave 模式波形特征 (TBD)	142
表 5-1 LQFP64 封装参数表	145

表 5-2 LQFP80 封装参数表	147
表 5-3 3066M/3065P 系列封装参数	148
表 5-4 封装热阻	149
表 A-1 缩略语	151

2024-10-11 ix

数据手册 1 说明

1 说明

本文档提供有关 3066M/3065P 系列 MCU 的功能概述、引脚定义、电气特性、封装和订购信息等。有关寄存器信息和更详细描述请参见《3066M/3065P 系列技术参考指南》。

2 功能概述

3066M/3065P 系列 MCU 产品基于高性能 RISC-V CPU 核,工作频率最高到 200MHz,集成了 FPU (Floating Point Unit) 浮点处理单元,支持浮点乘法、除法和开方等复杂数学运算指令,支持 64KB 的 SRAM (Static Random Access Memory) 和 512KB 的 Flash 存储单元。该系列 MCU 集成最多 9 个 APT (Advanced PWM Timer,高级 PWM 定时器)模块,最多可支持 2 路独立电机 PWM 控制。内置最多 3 个 12bit 3MSPS ADC (Analog Digital Converter)、3 个 10bit DAC (Digital to Analog Conversion)、3 个 ACMP (Analog Comparator,比较器)和 3 个 PGA (Programmable Gain Amplifier)放大器。最多支持 2 个 SPI (Serial Peripheral Interface)、5 个 UART (Universal Asynchronous Receiver Transmitter)、1 个 I2C (Inter-Integrated Circuit)、1 个 CAN 等通讯接口,4 个 QDM (Quadrature Decoder Module,正交解码器)、2 个看门狗模块、4 个基本 Timer、1 个系统 Timer,支持最多 73 个通用 GPIO(General-purpose input/output)管脚。支持环境温度-40℃~+105℃,电压范围 2.4V~3.63V。产品系列提供 64pin~80pin 封装。

表2-1 3066M/3065P 系列化特性差异表

型号	3066MNPI RH	3065PNPI MH	3065PNPI RH	3065PNPI RE	3065PNPI RA					
封装	LQFP64	LQFP80	LQFP64							
eAl	支持	不支持								
Code Flash	512KB (含 eAI)	512KB		256KB	128KB					
Data Flash	Configurable	Configurable								
SRAM	64KB									
CPU	RISC-V, 200MHz									


型号		3066MNPI RH	3065PNPI MH	3065PNPI RH	3065PNPI RE	3065PNPI RA					
		FPU									
PWM	APT (每组 APT 含 2路 PWM)	9 (APT0~8)	9 (APT0~8)								
	GPT	2									
	CAPM	3									
	QDM	4									
通用 32	位 timer	4									
通讯	SPI	2	2								
	UART	5									
	I2C	1									
	CAN	2									
模拟	ADC	3 (ADC0~2 (4ch/10ch/9									
	DAC	3 (DAC0~2)									
	ACMP	3 (ACMP0-	-2)								
	PGA	3 (PGA0~2	3 (PGA0~2)								
	TSens or	支持									
GPIO	GPIO 总数	58	73	58							
	5V 容 忍 GPIO 数	27	42	27							
Watchd	log	1 WWDG+1 IWDG									
时钟		内部时钟: 25MHz ±1%, 32kHz ±3% 外部时钟: 4MHz ~ 30MHz									

型号	3066MNPI RH	3065PNPI MH	3065PNPI RH	3065PNPI RE	3065PNPI RA				
DMA 通道数	6								
供电范围	2.4V ~ 3.63V								
工作温度	T _A : -40℃ ~+105℃ (环境温度)								
	TJ: -40℃ ~+125℃ (工作结温)								

2.1 系统

该系列 MCU 集成高性能 RISC-V CPU 内核,可为浮点或定点程序提供高达 200MHz 的处理能力。内部集成高性能模拟外设,并与 APT 外设紧密耦合,提供更快速更精确的实时控制性能。支持业界通用通信接口(如 UART、I2C、SPI等),提供了多个管脚复用选项,可实现灵活的单板布局。

图2-2系统功能框图



2.2 处理器

处理器是一个基于 RISC-V ISA 设计的 32bit MCU 核,具有以下特点:

- 支持 RV32IMCF 指令集(I: 32bit 整型基础指令集; M: 整型乘除扩展; C: 16bit 压缩指令扩展; F: 单精度浮点扩展) + 自定义指令集。
- 支持 Machine 和 User 特权模式。
- 支持物理内存保护 PMP (Physical Memory Protection)。
- 单发射 3 级顺序流水线微架构。
- 支持静态分支预测。
- 支持最大 4G Bytes 地址空间,具体可访问范围由 MCU 总线架构决定。
- 支持通过 ITCM (Instruction Tightly-Coupled Memory) 接口访问指令。
- 支持通过 DTCM (Data Tightly-Coupled Memory) 接口访问数据。
- 支持系统通过外部 AHB (Advanced High-performance Bus) 总线接口 (AHBS)
 访问 ITCM 和 DTCM。
- 支持 AHB 外设总线 (AHBM) 访问系统外设寄存器。
- 支持小端数据排布。
- 支持直接和向量中断模式。
- 支持 WFI (Wait For Interrupt) 低功耗模式。
- 支持 RISC-V 标准调试机制。
- 支持通过 AHB 外设总线访问定时器 Mtimer。

RISC-V 相关文档:

- RISC-V 指令集非特权标准, https://github.com/riscv/riscv-isa-manual/releases/download/archive/riscv-spec-v2.2.pdf
- RISC-V 指令集特权标准, https://github.com/riscv/riscv-isa-manual/releases/download/archive/riscv-privileged-v1.10.pdf
- RISC-V 汇编编程手册, https://github.com/riscv-non-isa/riscv-asm-manual/blob/master/riscv-asm.md
- RISC-V 调试标准, https://github.com/riscv/riscv-debug-group
 spec/releases/download/task_group_vote/riscv-debug-draft.pdf

2.3 嵌入式闪存 (eFLASH)

嵌入式内存为数据和程序提供存储空间,具有以下特点:

- 提供 512KB 的嵌入式闪存,可以用于程序与数据的存储。
- 提供2个保护状态控制:
 - protection_level 0: 无特殊保护;
 - protection_level 1:调试接口部分区域无法操作。
- 提供知识产权代码读出保护。
- 提供3个 Main Region 区域读/编程/擦权限控制。
- 提供3个Info Region区域读/编程/擦权限控制。
- 支持 XIP (eXecute In Place)。
- 支持 Cache 和 Prefetch,加速指令执行。
- 支持错误码纠错能力: 纠一检二。

2.4 电源控制 (PMC)


PMC (Power Manage Controller) 通过对 MCU 内部电源的管理,实现 MCU 的上/下电时序、开/关机功能和低功耗模式切换。

2.4.1 供电方案

MCU 支持的工作电压范围为 $2.4V \sim 3.63V$ 。针对特定外设,MCU 提供了几种不同的电源:

- Vod是数字域电源,为内部调压器、FLASH、I/O 管脚、LOSC 等供电,通过 VDD/VDDA 管脚从外部提供。
- VDDA 是模拟域电源,为模拟资源,如 ADC、DAC、ACMP、PGA、温度传感器 (TSensor)、PLL、HOSC等供电,通过 VDD/VDDA 管脚从外部提供。
- Vaon 是常电域电源,为常电电路、PMC、唤醒 IO 等供电。Vaon 由嵌入式线性调压器 ALDO 提供。
- VCORE 是 MCU 内部 CORE 域的数字电源,为数字外设、SYSRAM 和 FLASH 供电。VCORE 由嵌入式线性调压器 CLDO 提供,可配置关闭。

图2-3 MCU 供电示意图



2.4.2 电源监控

上电复位 (POR) /掉电复位 (PDR)

MCU 具有一个集成的 POR(Power On Reset)/ PDR(Power Down Reset),在所有功耗模式下都有效。

上电期间, POR 将使 MCU 保持复位状态,直到 V_{DD} 电源电压达到 POR 阈值。此时,将释放 MCU 复位信号并使能 CLDO,启动用户程序。在掉电期间,V_{DD} 电源电压降至 PDR 阈值时,MCU 再次被置于复位状态。

可编程电压检测器 (PVD)

可以使用 PVD (Programmable Voltage Detector) 监视 VDD 电源电压,方法是将 VDD 与预设阈值电压比较,判断电压是否超出预期。当 VDD 低于 PVD 下降沿阈值或上升

数据手册 2 功能概述

沿阈值时,可以产生 PVD 输出中断。该功能的用处之一是可以在中断服务程序中执行紧急关闭系统的任务。

2.4.3 低功耗模式


默认情况下,系统复位或上电复位后,MCU 进入工作模式。系统提供了多个低功耗模式,可在 CPU 不需要运行时节省功耗。由用户根据应用选择具体的低功耗模式,以在低功耗、短启动时间和可用唤醒源之间寻求最佳平衡。MCU 有两种低功耗模式:

- 睡眠模式: CPU 时钟关闭,但所有外设都可以运行,并在发生中断时唤醒 CPU。
- 深睡眠模式: CLDO 关闭, Vcore 域断电。此时, Vcore 域中的时钟都会停止,
 PLL、HOSC 和 XTAL 振荡器被禁止。仅 Vaon 域正常工作, LOSC 为 Vaon 域提供工作时钟。

此外,还可以通过以下方法降低工作模式下的功耗:

- 降低系统时钟频率。
- 不使用某外设时,关闭其时钟。

图2-4 低功耗模式切换示意图



2.5 时钟复位生成 (CRG)

CRG (Clock and Reset Generator) 时钟复位生成器为 MCU 各模块提供时钟和复位控制。将不同的源时钟分发到系统总线和各个外设,也对时钟进行门控管理用于低功耗控制。

MCU 共有 5 种类型的复位源: 电源复位、管脚复位、电压监控复位、看门狗复位和软件复位。

数据手册 2 功能概述

源时钟用于衍生 MCU 各模块所需的时钟。MCU 共有三个源时钟:HOSC、LOSC 和XTAL。

HOSC

HOSC 是 MCU 集成的高精度高速振荡器,提供 25MHz 时钟 clk_hosc。clk_hosc 是 MCU CORE 电源域的默认时钟。

LOSC

LOSC 是 MCU 集成的低速振荡器,提供 32.768kHz 时钟 clk_losc。clk_losc 是 MCU AON 电源域的默认时钟,也为 IWDG 模块提供计数时钟。

XTAL

XTAL 支持高速外部晶体或外部时钟源,提供 4MHz ~ 30MHz 时钟 clk_xtal。

衍生时钟为 MCU 内部各模块提供工作时钟, 主要有以下时钟资源:

clk_sys

clk_sys 为系统主工作时钟,系统复位后默认选择 clk_hosc 为系统时钟。其时钟源有:

- clk_hosc (默认值)
- clk_xtal
- clk_pll_pst1 (PLL 输出,最大 200MHz)

clk_sys 为 CPU、SYSRAM、高速外设以及总线 SYS_BUS 提供时钟。高速外设有:

- DMA
- CMM
- CFD
- GPIO0~9
- APT0~8
- GPT0~1
- QDM0~3
- CRC (Cyclic Redundancy Check)
- CAPM0~2
- EFC
- SPI0~1
- UART0~4
- I2C
- TIMER0~3
- ADC 控制器 0~2
- PGA 控制器 0~2

- ACMP 控制器 0~2
- DAC 控制器 0~2
- ADCVREF 控制器
- clk_pst2_100m

clk_pst2_100m 主要为 ADC 提供工作时钟,最大支持 100MHz, 其时钟源有:

- clk_hosc (默认值)
- clk xtal
- clk_pll_pst2 (PLL 输出时钟,最大 100MHz)
- clk adc

clk_adc 为 ADC 部分工作时钟,最大支持 100MHz 。其时钟源有:

- clk_pst2_100m (默认值)
- clk_sys
- clk 1m

clk_1m 为 ADC 和 eFLASH 的计数时钟,最大支持 1MHz,其时钟源有:

- clk hosc (默认值)
- clk_xtal

2.6 时钟失效检测 (CFD)

CFD (Clock Failure Detector) 时钟失效检测模块用于检测 PLL 的参考时钟是否失效。

CFD 使用参考时钟(clk_losc)对目标时钟(clk_pll_ref)的 2048 分频时钟进行计数。在每个目标时钟周期开始时(也就是上一个周期结束时)清零计数器。每个参考时钟(clk_losc)计数值 CFDCNT 递增。在每个目标时钟周期结束时,保存此时计数值 CFDCNT 到 CFDCNTLOCK 中,表示本次检测结束。如此循环往复,直到 CFDCNTLOCK > CFDWDOH,超过检测窗口上限。此时,CFD 上报时钟失效中断 clk_fail_int,停止计数,输出 clock_fail 硬件信号给 CRG 和 APT0~8 的系统事件 2。 CRG 自动执行主时钟保护,也就是将系统主时钟切换到 clk_losc,主频 32kHz。 APT0~8 根据配置的系统事件 2 保护动作,执行输出保护。

CFD 模块有以下特性:

- 支持检测 PLL 参考时钟是否失效。
- 支持检测到失效后自动保护。
- 支持检测到失效后产生系统事件输出到 APT (Advanced PWM Timer)。

CFD 模块功能详细描述请参见《3066M/3065P 系列技术参考指南》。

2.7 时钟监测模块 (CMM)

CMM (Clock Monitor Module) 时钟监测模块使用参考时钟来检测目标时钟的频率和目标时钟是否失效。

CMM 模块有以下特性:

- 支持参考时钟 4 选 1。
- 支持参考时钟最大 32 分频。
- 支持目标时钟 4 选 1。
- 支持目标时钟最大8192分频。
- 支持检测目标时钟的频率。
- 支持检测目标时钟是否失效 (CFD 功能)。
- 支持目标时钟失效自动保护,产生系统事件输出到 APT 模块。

CMM 模块功能详细描述请参见《3066M/3065P 系列技术参考指南》。

2.8 I/O 复用控制 (IOCMG)

IOCMG (I/O Control & Multiplex Generater) 实现对 MCU I/O 管脚的状态控制和功能复用管理。除特殊说明外,所有 I/O 管脚默认为 GPIO 输入功能。

IOCMG 能够为 I/O 管脚提供以下可配置特性:

- 上/下拉
- 施密特输入开/关
- 输出驱动能力
- 输出信号边沿快/慢
- 数字/模拟模式切换
- 复用功能选择

2024-10-11

数据手册 2 功能概述

2.9 通用 I/O (GPIO)

本系统支持 10 组 GPIO 控制器,即 GPIO0 ~ GPIO9。GPIO0~GPIO8 每组 GPIO 控制器提供 8 个可编程的 GPIO, GPIO9 只有 1 个可编程的 GPIO。

每个 GPIO 可以独立配置为输入或者输出,输入和输出的电平状态均可以通过寄存器读出。作为输入 GPIO 时,可作为中断源,中断触发类型可以配置为高电平/低电平/上升沿/下降沿/双沿触发;作为输出 GPIO 时,每个 GPIO 都可以独立地清 0 或置 1。

2.10 系统配置控制器 (SYSCTRL)

系统控制器 SYSCTRL (System Controller) 包含一组配置寄存器,其主要用途如下:

- 为系统关键寄存器提供写保护控制。
- 系统复位事件次数统计。
- 触发系统软件复位。
- 触发软件中断。
- 系统状态查询。
- 提供可读可写的通用寄存器。
- APT 同时启动配置。
- APT 管脚事件数字滤波配置。
- PVD 阈值和使能控制。
- XTAL 管脚时钟模式控制。
- 系统地址空间重映射配置。

2.11 直接存储器访问控制器 (DMA)

DMA (Direct Memory Access) 是一种高速的数据传输操作,不通过 CPU,直接在存储器和外设、外设和外设、存储器和存储器之间进行数据传输,减轻 CPU 的负担并减少了 CPU 中断处理开销。

MCU 中 DMA 有如下特性:

- 支持 8bit、16bit、32bit 数据位宽传输。
- 支持 1 个位宽为 32bit 的 Master 总线接口用于数据传输。

- ▶ 支持 6 个 DMA 通道,每个通道可配置用于一种单向传输。
- 支持 4 级优先级,每个通道可配置不同的优先级。
- 支持 Burst 传输,每个通道可配置 Burst 传输的个数。
- 支持源地址和目的地址自动递增或不递增。
- 支持 DMAC (Direct Memory Access Controller) 流控和外设流控。
- 支持链表。

DMA 控制的功能详细描述请参见《3066M/3065P 系列技术参考指南》中"11 直接存储器访问控制器(DMA)"的内容。

2.12 循环冗余校验计算单元 (CRC)

CRC (Cyclic Redundancy Check) 循环冗余校验计算单元,通常用来校验数据传输或者存储过程的数据完整性,是数据通信领域最常用的一种差错校验码。

CRC 模块有如下特件:

- 支持 4 种多项式(CRC8-07/CRC16-1021/CRC16-8005/CRC32-04C11DB7)可配。
- 支持初始值、结果异或值、输入数据反转、输出数据反转等参数可配。

2.13 捕获模块 (CAPM)

CAPM (Capture Module) 用于捕获 MCU 管脚输入信号的边沿,记录边沿到来时对应的时间戳,可用于通用数字信号捕获场景,也可实现电机专用场景,如:霍尔传感器、PWM 波通信等应用。

CAPM 模块有如下特性:

- 支持 3 路捕获通道 (分别是 CAPM0、CAPM1 和 CAPM2)。
- 支持输入滤波(支持过滤毛刺宽度 1~8192 个时钟周期),输入预分频(2~510 偶数分频)。
- 支持输入电平实时检测。
- 支持对边沿个数的统计。
- 支持对统计的边沿个数进行比较。

- 支持 32bit TSR (Time-Stamp Register) 计数器,支持使用分频时钟进行计数。
- 支持每路通道捕获最多 4 个事件,保存最多 4 个事件时间戳,支持捕获溢出检测。
- 支持循环捕获, 单轮次捕获。
- 支持时间计数相位同步功能,同步输入(APT硬件同步、软件同步),同步输出。
- 支持复位工作状态,不复位配置寄存器。
- 支持产生 DMA 请求。
- 支持仿真器调试,暂停捕获通道中的 TSR 计数。

CAPM 功能详细描述请参见《3066M/3065P 系列技术参考指南》。

2.14 正交编码器解码模块 (QDM)

QDM (Quadrature Decoder Module) 用于解码增量编码器,针对增量编码器输出的 A/B/Z 三相信号进行解码,记录位置信息、方向信息和时间信息。QDM 内部集成了正交解码单元 QDU (Quadrature Decoder Unite)、位置处理单元 PPU (Position Process Unit)、时间戳单元 TSU (Time Stamp Unit)、周期触发单元 PTU (Period Trigger Unit),实现了多种类型的增量编码器解码,支持 1X/2X/4X 倍频解码,支持位置计数的多种校准模式、初始化模式、锁存模式,可编程的位置区间内计时,可编程的时间区间内计数位置,A/B 相信号看门狗等功能。用于绝对位置记录、相对位置记录、旋转速度计算等应用场景。

QDM 模块有以下特性:

- 支持解码 4 种类型的增量编码器:正交型编码器、脉冲方向型编码器、非标准 TYPE1 型编码器和非标准 TYPE2 型编码器。
- 支持 A/B/Z 相信号滤波(支持过滤毛刺宽度 1~8192 个时钟周期),支持 A/B/Z 相信号极性选择,支持 A/B 相信号互换。
- 支持倍频解码: 1X, 2X, 4X 倍频解码。
- 支持 PPU 位置计数,位宽 32bit,支持独立使能,支持 3 种计数模式。
- 支持 PPU 位置计数复位, 4 种复位模式。
- 支持 PPU 位置计数初始化, 3 种初始化模式。
- 支持 PPU 位置计数锁存, 3 种 Z 相锁存模式, 2 种锁存模式。
- 支持 PPU 位置计数比较功能,支持位置比较缓存模式,支持比较输出同步信号。
- 支持 TSU 时间戳记录,位宽 32bit,可配置的位置区间内,TSU 产生时间戳(记录时间),用于速度计算。

● 支持 PTU 周期触发,位宽 32bit,可配置的时间区间内,触发 PPU 产生位置记录 (记录位置)。

- 支持 PTU 看门狗模式,位宽 32bit,检测 A/B 信号输入。
- 支持 DMA 访问。
- 支持仿真器接入,3种接入模式。

QDM 功能详细描述请参见《3066M/3065P 系列技术参考指南》。

2.15 高级 PWM 定时器 (APT)

APT (高级 PWM 定时器),可以产生 PWM 波控制外部开关器件的导通和关断,广泛应用于数字电机控制、开关电源控制等领域。

每个 APT 模块有两个 PWM 输出 (APTx_PWMA 和 APTx_PWMB), 支持以下特性:

- 用于周期和频率控制的专用 12 位分频计数器 DIVCNT 和 16 位时基计数器 TCCNT。
- 两个 PWM 输出(APTx_PWMA 和 APTx_PWMxB),可配置成以下波形:
 - 两个独立 PWM 输出,单向计数非对称模式;
 - 两个独立 PWM 输出,双向计数对称模式;
 - 两个独立 PWM 输出,双向计数非对称模式。
- 通过软件对 PWM 信号进行异步控制。
- 支持与其他 APT 同步相位操作。
- 支持死区生成,具有独立的上升沿和下降沿延迟控制。
- 故障条件下支持周期性保护和持续性保护。
- 故障条件下可以强制 PWM 输出为高电平、低电平或高阻态。
- 故障信号可以触发事件中断。
- 计数器计数到指定时刻可以触发定时中断,可以按比例缩减定时中断以减少 CPU 开销。
- 计数器计数到指定时刻可以触发 ADC 启动转换 (Start Of Conversion, SOC)、
 产生 DMA 传输请求。
- 支持对 PWM 上升沿和下降沿(独立控制)进行高精度移动,移动精度为 1/12 个 主时钟周期。

2.16 通用 PWM 定时器 (GPT)

GPT (General PWM Timer) 通用 PWM 定时器可以产生 PWM 波。

MCU 提供 2 个 GPT 模块,每个 GPT 模块可以输出一路 PWM 波,对于每个 GPT 支持以下特性:

- 支持 12 位分频计数器 DIVCNT、16 位时基计数器 TCCNT。
- 占空比 0~100%可配。
- 支持输出无限个数或有限个数 PWM 波。
- 支持在 TCCNT 计数到计数周期值时产生周期中断、DMA 请求、触发 ADC 采样。
- 支持在有限个数 PWM 输出结束时产生通道输出完成中断、DMA 请求、触发 ADC 采样。

2.17 基本定时器 (TIMER)

TIMER 模块主要实现定时和计数功能,可以供程序用作定时和计数。

TIMER 模块具有以下特点:

- 支持将 clk timer 在 TIMER 内部进行 3 档预分频: 1、16、256 倍分频。
- 支持 32bit/16bit 减计数。
- 支持3种计数模式:自由运行模式、周期模式和单次计数模式。
- 支持随时读取当前的计数值。
- 支持产生 DMA 请求、产生触发 ADC 启动采样的信号。
- 支持当计数值减到 0 时会产生 TIMER 定时中断。
- 支持当 DMA 请求溢出时产生 DMA 请求溢出中断。

2.18 看门狗 (WDG)

本系统提供 2 个看门狗模块,分别为 WWDG(Windowed Watch Dog)和 IWDG (Independent Watch Dog)。

WWDG 基于总线时钟进行计数,计数支持分频。内部 16bit 减法计数器自由计数,支持超时时间间隔可配置,支持寄存器锁定,支持超时中断和复位信号产生,并在调试模式下自动停止计数。支持窗口模式和非窗口模式,支持计数当前值可查询。

IWDG 基于内部 LOSC 时钟进行计数,计数支持分频,内部 8bit 减法计数器自由计数,不支持中断信号产生,除此之外的行为与 WDG (Watch Dog) 一致。

看门狗用于在系统异常情况下,一定时间内发出中断或复位信号,防止 MCU 挂死。

2.19 集成电路接口 (I2C)

I2C 控制器支持 Master (主机) 和 Slave (从机)接口,完成 I2C 总线上连接的从机的读写访问,或者响应 I2C 总线上连接的主机的读写访问。I2C 控制器的主机和从机兼容 NXP I2C-bus specification and user manual version 6.0 协议,兼容 System Management Bus (SMBus) Specification Version 3.2 协议,兼容 PMBus Power System Mgt Protocol Specification Revision 1.3.1 协议。

I2C 控制器具有以下特性:

- 支持 Master (主机) 作为 Master-Transmitter 或者 Master-Receiver 工作。
- 支持 Slave (从机) 作为 Slave-Transmitter 或者 Slave-Receiver 工作。
- 支持 I2C 标准时序和各种非标准时序。
- 支持 16 x 12bit 的 TX FIFO 和 16 x 8bit 的 RX FIFO。
- 支持标准地址 (7bit) 和扩展地址 (10bit)。
- 支持标准模式(最高 100 kHz)和快速模式(最高 400 kHz)。
- 支持 DMA 操作。
- 支持多主机总线仲裁。
- 支持 SCL (Serial Clock Line) 时钟线和 SDA (Serial Data Line) 数据线 Spike Suppression (数字滤波) 功能。
- 支持 Clock synchronization (时钟同步), SCL Stretching (SCL 延长)。
- 支持 General Call, Software Reset 和 Start Byte 功能。
- 支持灵活配置的 ACK (Acknowledge) /NACK (Not Acknowledge)。
- 支持2个Slave地址和地址掩码。
- 支持 I2C 总线 SCL 时钟低电平超时检测。
- 支持 Slave 自动接收。
- 支持低功耗下 Slave 工作和地址唤醒。
- 兼容 SMBus Version 3.2 协议。
- 不支持 CBUS 器件。

2.20 通用异步收发传输器 (UART)

UART 是一个异步串行的通信接口,主要功能是与外围设备的 UART 进行对接,从而实现设备间的通信。

本系统提供 5 个 UART 控制器,均为 4 线 UART,支持单线半双工通信模式,支持硬件流控。

UART 模块有以下特性:

- 支持 8 x 8bit 的发送 FIFO (First In First Out) 和 8 x 12bit 的接收 FIFO。
- 支持数据位和停止位的位宽可编程。数据位可通过编程设定为 5/6/7/8bit; 停止位可通过编程设定为 1bit 或 2bit。
- 支持奇校验、偶校验、0/1 校验或无校验。
- 支持传输速率 (波特率) 可编程。
- 支持字符匹配中断、自动波特率检测错误中断、自动波特率检测完成中断、接收 FIFO 满中断、接收 FIFO 非空中断、接收 FIFO 空中断、发送 FIFO 非空中断、 发送 FIFO 空中断、溢出错误中断、break 错误中断、校验中断、帧错误中断、接收 FIFO 水线中断、发送 FIFO 水线中断、接收超时中断、CTS 调制状态中断。
- 支持原始中断状态查询和屏蔽后中断状态查询。
- 支持发送完成状态查询和清除。
- 支持通过编程禁止 UART 模块或者单独禁能 UART 发送/接收功能。
- 支持关断 UART 时钟 (通过 CRG 模块配置)。
- 支持 DMA 操作(与 DMA 模块配合使用)。
- 支持发送数据和接收数据位序可配置 (MSB (Most Significant Bit) /LSB (Least Significant Bit) first)。
- 支持8~16倍过采样可配置。
- 支持接收超时时长可配置,配置范围为 1~65536 个 bit 时长。
- 支持波特率自动检测。
- 支持字符检测,字符可配置。
- 支持单线半双工工作模式。

2.21 同步串行外设接口 (SPI)

SPI 控制器实现数据的串并、并串转换,可以作为 Master (主机) 与外部设备进行同步串行通信,也可作为 Slave (从机) 与外设对接。支持 Motorola SPI 接口、TI 串行同步接口和 MicroWire 接口三种外设接口协议。

SPI 模块有以下特性:

- 支持接口时钟频率可编程。
- 支持主模式和从模式。
- 支持双片选。
- 支持 16 x 16 bit 的 TX(发送) FIFO 和 16 x 16 bit 的 RX(接收) FIFO。
- 支持 4bit ~ 16bit 可编程串行数据帧长度。
- 支持单帧和连续帧格式。
- 支持 Motorola SPI 全双工工作模式,时钟极性、相位可配置。
- 支持 MicroWire 半双工工作模式。
- 支持 TI 同步串行接口全双工工作模式。
- 支持 DMA 操作。

SPI 功能详细描述请参见《3066M/3065P 系列技术参考指南》中"21 同步串行外设接口(SPI)"的内容。

2.22 CAN 控制器

控制器域网 CAN (Controller Area Network) 是国际上应用最广泛的现场总线之一, 具有高性能、高可靠性、高实时性的特点。MCU 中 CAN 控制器支持 CAN Protocol Version 2.0 part A 和 B。

CAN 总线控制器模块有以下特点:

- CAN 总线控制器的工作时钟可选 clk_xtal 或者 clk_hosc。
- 支持标准技术规范 CAN 2.0A 和 CAN 2.0B。
- 支持多设备时的总线仲裁。
- 支持传输速率可编程,最高可达 1Mbps。
- 支持32个报文对象,每个报文对象均可编程。

数据手册 2 功能概述

- 支持主动错误和被动错误的自我判定以及故障节点的隔离。
- 支持错误的自我修复。
- 支持自动重传模式。
- 支持报文接收过滤功能。
- 支持中断屏蔽。
- 支持连续报文接收。
- 支持测试模式,支持 Loop-back、Silent 模式以及两者同时开启。
- 支持 CAN 总线物理层测试,支持软件强制 Tx 输出,和回读 Rx 输入。
- 支持 Basic 模式。

2.23 模数转换器 (ADC)

ADC 模块实现模拟信号到数字信号的转换,ADC 支持 12bit 采样精度,支持单次采样模式和连续采样模式,支持硬件过采样。

- 12bit 采样精度。
- 最大 20 个模拟输入。
- 采样率最高 3MSPS。
- 可编程控制采样时间。
- 支持误差校准功能。
- 支持单次转换模式。
- 支持连续转换模式。
- 具有 16 个独立配置的 SOC。
- 具有两种可配置优先级组。
- 28 个硬件触发源(APT/GPT/TIMER/GPIO)和 1 个软件触发源可选择。
- 16 个独立寻址的转换结果寄存器和结束转换标志 EOC (End-of-Conversion)。
- 支持硬件过采样, 12bit~16bit 过采样精度, 8~256 倍硬件过采样。
- 4个可灵活配置的数据中断、1个事件中断和1个异常中断。
- 支持 DMA 请求。
- 4个采样后处理模块,支持数据偏移、误差计算、阈值检测、过零点检测、采样 延迟记录功能。

数据手册 2 功能概述

2.24 可编程增益放大器 (PGA)

PGA (Programmable Gain Amplifier) 是 ADC 的高性能模拟前端。PGA 集成多个内部增益选项,用于调整宽范围的输入电压信号。

- 支持内部电阻模式,增益可编程为 2、4、8 或 16。
- 支持外部电阻模式,增益灵活可调。
- 输入失调 <±2.4mV。
- 增益误差 <±1%。
- 增益带宽积 >10MHz。
- 压摆率 >8V/us。

2.25 数模转换器 (DAC)

DAC 将软件配置的 10bit 数字信号,转换成对应的模拟电压量,实现了数字到模拟的转换,转换成模拟信号后便可以进行模拟运算。

- 10bit 分辨率。
- 并行数据输入。
- 300kHz 转换速率。

2.26 模拟比较器 (ACMP)

ACMP 为模拟电压比较器,选择两个输入源进行电压比较,ACMP 的比较信号有三个来源,即管脚输入、DAC 输出或 PGA 输出。

- 支持6组比较源可配置选择。
- 支持最小有效差分输入电压为 20mV。
- 共模输入电压范围支持 0V~VDDA。
- 支持最大 65536 个系统时钟周期的可配滤波档位。
- 支持可配置比较结果屏蔽。

3 引脚排列、引脚描述 pinout

各种封装的 MCU 引脚排列如图 3-1 和图 3-2 所示。

图3-1 LQFP64 引脚排列





图3-2 LQFP80 引脚排列



引脚描述和复用关系列表请参考表 3-1 和表 3-2。

管脚信息表

表3-1 引脚描述

LQF LG P64 P8	LQF	Pin	Pin Pad Gro up	Defa poi ult 5V Stat To e era	Sup	port 5V Tol era nce Inp	Function Description				
	Pou	Name			5V Tol era nce Inp		Functio n Number	Signal Name	Directio n	Descript ion	
-	1	GPIO8_ 3	CO RE	-	YE S	IOCMG_G PIO8_3	0	GPIO8_ 3	В	通用输 入输 出。	

LQF	LQF	Pin	Pad		Sup		Function Description				
P64	up ult 5V Stat Tol e era nce	port 5V Tol era nce Inp ut	Register	Functio n Number	Signal Name	Directio n	Descript ion				
							1	POE1	I	APT PWM 输 出使 能。	
							2	GPT0_ PWM	0	GPT PWM 输 出信 号。	
							3	CAPM2 _SRC	I	CAPM2 采样输 入信 号。	
1	2 QDM0_I CO - NDEX_X _POE1				0	GPIO1_ 6	В	通用输 入输 出。			
					1	QDM0_I NDEX	В	QDM0 采样输 入信 号。			
							2	POE1	I	APT PWM 输 出使 能。	
2	3	TRSTN_ X_ADC1 _A11_X_ CAPM1	CO RE	PD	No	IOCMG_T RSTN_X_ ADC1_A11 _X_CAPM 1	0	GPIO1_ 7	В	通用输 入输 出。	
							1	JTAG_T RSTN	I	JTAG 复位信 号。	

LQF	LQF	Pin	Pad		Sup	IO Config	Function Description				
P64	Name Gro Defa port up ult 5V Stat Tol e era nce Inp ut	Tol era nce Inp	Register	Functio n Number	Signal Name	Directio n	Descript ion				
							2	UART3 _CTSN	I	UART3 发送清 除信号 (Clear To Send)	
							3	CAPM1 _SRC	I	CAPM1 采样输 入信 号。	
							4	UART1 _CTSN		UART1 发送清 除信号 (Clear To Send)	
							5	SPIO_C SNO	В	SPI0 片 选信号 0,低有 效。	
							6	ADC_E XT_TRI G1	I	ADC 采 样外部 触发信 号 1。	
							7	QDM2_I NDEX	В	QDM2 采样输 入信 号。	

LQF	LQF		Pad	Pad	•	IO Config	Function Description				
P64	up ult 5V Stat Tol e era	Tol era nce Inp	Register	Functio n Number	Signal Name	Directio n	Descript ion				
							12	ADC1_ ANA_A 11	I	ADC1_ A11 通 道模拟 输入信 号。	
					13	ACMP1 _ANA_ N2	I	ACMP1 _N2 通 道模拟 输入信 号。			
3	3 4 ADC1_A CO RE APM2	12_X_C	12_X_C RE		No	IOCMG_A DC1_A12_ X_CAPM2	0	GPIO2_ 0	В	通用输 入输 出。	
							2	UART3 _RXD	I	UART3 数据接 收。	
					3	CAPM2 _SRC	I	CAPM2 采样输 入信 号。			
					5	SPI0_M OSI	В	SPI0 发 送数据 输出。			
				6	QDM2_ A	I	QDM2 采样输 入信 号。				
							10	PVD_T OGGLE	0	PMU 的 PVD 信	

LQF	LQF	Pin	Pad	Pad	Sup	IO Config	Function	Description	1	
P64	P80	Name	Gro up	Defa ult Stat e	port 5V Tol era nce Inp ut	Register	Functio n Number	Signal Name	Directio n	Descript ion
										号
							12	ADC1_ ANA_A 12	I	ADC1_ A12 通 道模拟 输入信 号。
							13	ADC0_ ANA_A 9	I	ADC0_ A9 通道 模拟输 入信 号。
4	5	ADC1_A 13	CO RE	-	No	IOCMG_A DC1_A13	0	GPIO2_ 1	В	通用输入输出。
							2	UART3 _TXD	В	UART3 发送数 据。
							3	CAPM0 _SRC	I	CAPM0 采样输 入信 号。
							5	SPI0_M ISO	В	SPI0 接 收数据 输入。
							6	QDM2_ B	I	QDM2 采样输 入信 号。
							12	ADC1_	I	ADC1_

LQF	LQF	Pin	Pad	Pad	Sup	IO Config	Function	Description	l	
P64	P80	Name	Gro up	Defa ult Stat e	port 5V Tol era nce Inp ut	Register	Functio n Number	Signal Name	Directio n	Descript ion
								ANA_A 13		A13 通 道模拟 输入信 号。
							13	ADC0_ ANA_A 2	I	ADC0_ A2 通道 模拟输 入信 号。
5	6	ADC1_A 8	CO RE	-	No	IOCMG_A DC1_A8	0	GPIO2_ 2	В	通用输 入输 出。
							2	APT_E VTMP4	1	APT 多 功能事 件 4。
							3	UART1 _RTSN	0	UART1 发送请 求信号 (Reque st To Send)
							4	UART3 _RTSN	0	UART3 发送请 求信号 (Reque st To Send)

LQF	LQF	Pin	Pad	Pad	Sup	IO Config	Function	Description		
P64	P80	Name	Gro up	Defa ult Stat e	port 5V Tol era nce Inp ut	Register	Functio n Number	Signal Name	Directio n	Descript ion
							5	SPI0_C SN1	В	SPI0 片 选信号 1, 低有 效。
							12	ADC1_ ANA_A 8	I	ADC1_ A8 通道 模拟输 入信 号。
							13	ACMP1 _ANA_ P2	I	ACMP1 _P2 通 道模拟 输入信 号。
							14	ADC0_ ANA_A 10	I	ADC0_ A10 通 道模拟 输入信 号。
6	7	ADC1_A 2_X_PG A1IN_P0	CO RE	-	No	IOCMG_A DC1_A2_X _PGA1IN_ P0	0	GPIO2_ 3	В	通用输 入输 出。
							1	POE2	I	APT PWM 输 出使 能。
							5	SPI0_C LK	В	SPI0 时 钟信 号。

LQF	LQF	Pin	Pad	Pad	Sup	IO Config	Function	Description	ı	
P64	P80	Name	Gro up	Defa ult Stat e	port 5V Tol era nce Inp ut	Register	Functio n Number	Signal Name	Directio n	Descript ion
							12	ADC1_ ANA_A 2	I	ADC1_ A2 通道 模拟输 入信 号。
							13	PGA1_ ANA_P 0	I	PGA1_ P0 通道 模拟输 入信 号。
7	8	ADC1_A 10_X_P GA1IN_ N0_X_A PT6_A	CO RE	-	No	IOCMG_A DC1_A10_ X_PGA1IN _N0_X_AP T6_A	0	GPIO2_ 4	В	通用输 入输 出。
		_				_	3	APT6_P WMA	О	APT PWM A 相输 出。
							4	UART0 _RXD	I	UART0 接收数 据。
							5	QDM1_ A	I	QDM1 采样输 入信 号。
							12	ADC1_ ANA_A 10	I	ADC1_ A10 通 道模拟 输入信 号。

LQF	LQF	Pin	Pad	Pad	Sup	IO Config	Function	Description		
P64	P80	Name	Gro up	Defa ult Stat e	port 5V Tol era nce Inp ut	Register	Functio n Number	Signal Name	Directio n	Descript ion
							13	PGA1_ ANA_N 0	I	PGA1_ N0 通道 模拟输 入信 号。
8	9	PGA1O UT0	CO RE	-	No	IOCMG_P GA1OUT0	0	GPIO2_ 5	В	通用输 入输 出。
							3	APT7_P WMA	0	APT PWM A 相输 出。
							4	UART0 _TXD	В	UART0 发送数 据。
							5	QDM1_ B	I	QDM1 采样输 入信 号。
							13	PGA1_ ANA_E XT0	0	PGA1 模拟输 出信 号。
9	10	ADC1_A	CO RE	-	No	IOCMG_A DC1_A3	0	GPIO2_ 6	В	通用输 入输 出。
							3	APT8_P WMA	0	APT PWM A 相输

LQF	LQF	Pin	Pad	Pad	Sup	IO Config	Function	Description	l	
P64	P80	Name	Gro up	Defa ult Stat e	port 5V Tol era nce Inp ut	Register	Functio n Number	Signal Name	Directio n	Descript ion
										出。
							4	POE0	I	APT PWM 输 出使 能。
							6	QDM1_I NDEX	В	QDM1 采样输 入信 号。
							7	ADCO_ STATU S	0	ADC0 状态测 试信 号。
							12	ADC1_ ANA_A 3	I	ADC1_ A3 通道 模拟输 入信 号。
							13	ADC2_ ANA_A 12	I	ADC2_ A12 通 道模拟 输入信 号。
10	11	ADC1_A 4_X_AP T6_B	CO RE	-	No	IOCMG_A DC1_A4_X _APT6_B	0	GPIO2_ 7	В	通用输入输出。
							2	ACMP1 _OUT	0	ACMP 比较结 果输出

LQF	LQF	Pin	Pad	Pad	Sup	IO Config	Function	Description		
P64	P80	Name	Gro up	Defa ult Stat e	port 5V Tol era nce Inp ut	Register	Functio n Number	Signal Name	Directio n	Descript ion
										信号。
							3	APT6_P WMB	0	APT PWM B 相输 出。
							4	I2C0_S CL	В	I2C0 总 线时 钟。
							5	UARTO _RTSN	0	UART0 发送请 求信号 (Reque st To Send)
							12	ADC1_ ANA_A 4	I	ADC1_ A4 通道 模拟输 入信 号。
							13	ADC2_ ANA_A 13	I	ADC2_ A13 通 道模拟 输入信 号。
11	12	ADC1_A 5_X_AP T7_B	CO RE	-	No	IOCMG_A DC1_A5_X _APT7_B	0	GPIO3_ 0	В	通用输 入输 出。
							3	APT7_P WMB	0	APT PWM B

LQF	LQF	Pin	Pad	Pad	Sup	IO Config	Function	Description		
P64	P80	Name	Gro up	Defa ult Stat e	port 5V Tol era nce Inp ut	Register	Functio n Number	Signal Name	Directio n	Descript ion
										相输出。
							4	I2C0_S DA	В	I2C0 总 线数据/ 地址。
							5	UARTO _CTSN	I	UART0 发送清 除信号 (Clear To Send)
							12	ADC1_ ANA_A 5	I	ADC1_ A5 通道 模拟输 入信 号。
							13	ACMP1 _ANA_ N3	I	ACMP1 _N3 通 道模拟 输入信 号。
							14	ADCO_ ANA_A 6	I	ADC0_ A6 通道 模拟输 入信 号。
12	13	ADC1_A 6_X_AP	CO RE	-	No	IOCMG_A DC1_A6_X	0	GPIO3_ 1	В	通用输入输

LQF	LQF	Pin	Pad	Pad	Sup	IO Config	Function	Description		
P64	P80	Name	Gro up	Defa ult Stat e	port 5V Tol era nce Inp ut	Register	Functio n Number	Signal Name	Directio n	Descript ion
		T8_B				_APT8_B				出。
							3	APT8_P WMB	0	APT PWM B 相输 出。
							5	QDM2_I NDEX	В	QDM2 采样输 入信 号。
							6	POE1	I	APT PWM 输 出使 能。
							12	ADC1_ ANA_A 6	I	ADC1_ A6 通道 模拟输 入信 号。
							13	ACMP1 _ANA_ P3	I	ACMP1 _P3 通 道模拟 输入信 号。
-	14	GPIO3_ 2	CO RE	-	YE S	IOCMG_G PIO3_2	0	GPIO3_ 2	В	通用输 入输 出。
							4	POE2	I	APT PWM 输 出使

LQF	LQF	Pin	Pad	Pad	Sup	IO Config	Function	Description	l	
P64	P80	Name	Gro up	Defa ult Stat e	port 5V Tol era nce Inp ut	Register	Functio n Number	Signal Name	Directio n	Descript ion
										能。
							5	CAPM0 _SRC	I	CAPM0 采样输 入信 号。
							7	GPT1_ PWM	0	GPT PWM 输 出信 号。
-	15	GPIO3_ 3	CO RE	-	YE S	IOCMG_G PIO3_3	0	GPIO3_ 3	В	通用输 入输 出。
							1	GPT0_ PWM	0	GPT PWM 输 出信 号。
							2	UART0 _RXD	I	UART0 接收数 据。
							3	CAPM1 _SRC	I	CAPM1 采样输 入信 号。
							4	I2C0_S CL	В	I2C0 总 线时 钟。
							5	UART3 _CTSN	I	UART3 发送清 除信号

LQF	LQF	Pin	Pad	Pad	Sup	IO Config	Function	Description	1	
P64	P80	Name	Gro up	Defa ult Stat e	port 5V Tol era nce Inp ut	Register	Functio n Number	Signal Name	Directio n	Descript ion
										(Clear To Send)
							6	SMB0_ ALTN	В	SMBUS 0 总线 报警。
-	16	GPIO3_ 4	CO RE	-	YE S	IOCMG_G PIO3_4	0	GPIO3_ 4	В	通用输入输出。
							1	GPT0_ PWM	0	GPT PWM 输 出信 号。
							2	UART0 _TXD	В	UART0 发送数 据。
							3	CAPM2 _SRC	I	CAPM2 采样输 入信 号。
							4	I2C0_S DA	В	I2C0 总 线数据/ 地址。
							6	UART3 _RTSN	0	UART3 发送请 求信号 (Reque st To Send)

LQF	LQF	Pin	Pad	Pad	Sup	IO Config	Function	Description	l	
P64	P80	Name	Gro up	Defa ult Stat e	port 5V Tol era nce Inp ut	Register	Functio n Number	Signal Name	Directio n	Descript ion
										•
							7	SMB0_ SPNDN	В	SMBUS 0 总线 暂停。
13	17	GPIO8_ 4	CO RE	-	YE S	IOCMG_G PIO8_4	0	GPIO8_ 4	В	通用输 入输 出。
							1	UART3 _RXD	1	UART3 数据接 收。
							2	CAN0_ RX	I	CANO 总线接 收数 据。
							3	QDM2_ A	I	QDM2 采样输 入信 号。
							4	POE0	I	APT PWM 输 出使 能。
							5	GPT0_ PWM	0	GPT PWM 输 出信 号。
							6	I2C0_S CL	В	I2C0 总 线时 钟。

LQF	LQF	Pin	Pad	Pad	Sup	IO Config	Function	Description	1	
P64	P80	Name	Gro up	Defa ult Stat e	port 5V Tol era nce Inp ut	Register	Functio n Number	Signal Name	Directio n	Descript ion
							7	CAPM0 _SRC	I	CAPM0 采样输 入信 号。
14	18	GPIO8_ 5	CO RE	-	YE S	IOCMG_G PIO8_5	0	GPIO8_ 5	В	通用输 入输 出。
							1	UART3 _TXD	В	UART3 发送数 据。
							2	CAN0_ TX	0	CANO 总线发 送数 据。
							3	QDM2_ B	I	QDM2 采样输 入信 号。
							4	POE1	I	APT PWM 输 出使 能。
							5	GPT1_ PWM	0	GPT PWM 输 出信 号。
							6	I2C0_S DA	В	I2C0 总 线数据/ 地址。

LQF	LQF	Pin	Pad	Pad	Sup	IO Config	Function	Description	l	
P64	P80	Name	Gro up	Defa ult Stat e	port 5V Tol era nce Inp ut	Register	Functio n Number	Signal Name	Directio n	Descript ion
							7	CAPM1 _SRC	I	CAPM1 采样输 入信 号。
15	19	APT0_A	CO RE	-	YE S	IOCMG_A PT0_A	0	GPIO3_ 5	В	通用输 入输 出。
							3	APT0_P WMA	0	APT PWM A 相输 出。
							4	UART2 _TXD	В	UART2 发送数 据。
16	20	APT1_A	CO RE	-	YE S	IOCMG_A PT1_A	0	GPIO3_ 6	В	通用输 入输 出。
							3	APT1_P WMA	0	APT PWM A 相输 出。
							4	UART2 _RXD	1	UART2 接收数 据。
17	21	APT2_A	CO RE	-	YE S	IOCMG_A PT2_A	0	GPIO3_ 7	В	通用输 入输 出。
							3	APT2_P WMA	0	APT PWM A 相输

LQF	LQF	Pin	Pad	Pad	Sup	IO Config	Function	Description	l	
P64	P80	Name	Gro up	Defa ult Stat e	port 5V Tol era nce Inp ut	Register	Functio n Number	Signal Name	Directio n	Descript ion
										出。
							4	CAN1_ RX	I	CAN1 总线接 收数 据。
18	22	APT0_B	CO RE	-	YE S	IOCMG_A PT0_B	0	GPIO4_ 0	В	通用输 入输 出。
							3	APT0_P WMB	0	APT PWM B 相输 出。
							4	CAN1_ TX	0	CAN1 总线发 送数 据。
19	23	APT1_B	CO RE	-	YE S	IOCMG_A PT1_B	0	GPIO4_ 1	В	通用输 入输 出。
							2	I2C0_S CL	В	I2C0 总 线时 钟。
							3	APT1_P WMB	0	APT PWM B 相输 出。
20	24	APT2_B	CO RE	-	No	IOCMG_A PT2_B	0	GPIO4_ 2	В	通用输 入输 出。

LQF	LQF	Pin	Pad	Pad	Sup	IO Config	Function	Description		
P64	P80	Name	Gro up	Defa ult Stat e	port 5V Tol era nce Inp ut	Register	Functio n Number	Signal Name	Directio n	Descript ion
							2	I2C0_S DA	В	I2C0 总 线数据/ 地址。
							3	APT2_P WMB	0	APT PWM B 相输 出。
							12	ANA_T EST	0	ADCVR EF 测试 信号。
21	25	PGA0IN _P0	CO RE	-	No	IOCMG_P GA0IN_P0	0	GPIO4_ 3	В	通用输 入输 出。
							3	UART1 _RXD	I	UART1 数据接 收。
							4	QDM3_ A	I	QDM3 采样输 入信 号。
							12	ADC0_ ANA_A 7	I	ADC0_ A7 通道 模拟输 入信 号。
							13	PGA0_ ANA_P 0	I	PGA0_ P0 通道 模拟输 入信

LQF	LQF	Pin	Pad	Pad	Sup	IO Config	Function	Description	1	
P64	P80	Name	Gro up	Defa ult Stat e	port 5V Tol era nce Inp ut	Register	Functio n Number	Signal Name	Directio n	Descript ion
										号。
							14	ADC1_ ANA_A 14	I	ADC1_ A14 通 道模拟 输入信 号。
22	26	PGA0IN _N0	CO RE	-	No	IOCMG_P GA0IN_N0	0	GPIO4_ 4	В	通用输入输出。
							3	UART1 _TXD	В	UART1 发送数 据。
							4	QDM3_ B	I	QDM3 采样输 入信 号。
							12	ADC0_ ANA_A 8	I	ADC0_ A8 通道 模拟输 入信 号。
							13	PGA0_ ANA_N 0	I	PGA0_ N0 通道 模拟输 入信 号。
							14	ADC1_ ANA_A 15	I	ADC1_ A15 通 道模拟

LQF	LQF	Pin	Pad	Pad	Sup	IO Config	Function	Description	1	
P64	P80	Name	Gro up	Defa ult Stat e	port 5V Tol era nce Inp ut	Register	Functio n Number	Signal Name	Directio n	Descript ion
										输入信 号。
23	27	PGA0O UT	CO RE	-	No	IOCMG_P GA0OUT	0	GPIO4_ 5	В	通用输 入输 出。
							3	UART1 _CTSN	I	UART1 发送清 除信号 (Clear To Send)
							4	QDM3_I NDEX	В	QDM3 采样输 入信 号。
							5	POE1	I	APT PWM 输 出使 能。
							13	PGA0_ ANA_E XT0	0	PGA0 模拟输 出信 号。
24	28	VSSA1	-	-	-	-	-	-	-	-
25	29	VDDA1	-	-	-	-	-	-	-	-
26	30	GPIO8_ 7	CO RE	-	YE S	IOCMG_G PIO8_7	0	GPIO8_ 7	В	通用输 入输 出。

LQF	LQF	Pin	Pad	Pad	Sup	IO Config	Function	Description		
P64	P80	Name	Gro up	Defa ult Stat e	port 5V Tol era nce Inp ut	Register	Functio n Number	Signal Name	Directio n	Descript ion
							1	CAN1_ TX	0	CAN1 总线发 送数 据。
							2	UART4 _TXD	В	UART4 发送数 据。
							3	I2C0_S DA	В	I2C0 总 线数据/ 地址。
							4	GPT0_ PWM	0	GPT PWM 输 出信 号。
							5	CAPM1 _SRC	I	CAPM1 采样输 入信 号。
27	31	GPIO9_ 0	CO RE	-	YE S	IOCMG_G PIO9_0	0	GPIO9_ 0	В	通用输 入输 出。
							1	CAN1_ RX	I	CAN1 总线接 收数 据。
							2	UART4 _RXD	I	UART4 接收数 据。
							3	I2C0_S	В	I2C0 总

LQF	LQF	Pin	Pad	Pad	Sup	IO Config	Function	Description	l	
P64	P80	Name	Gro up	Defa ult Stat e	port 5V Tol era nce Inp ut	Register	Functio n Number	Signal Name	Directio n	Descript ion
								CL		线时 钟。
							4	GPT1_ PWM	0	GPT PWM 输 出信 号。
							5	CAPM2 _SRC	I	CAPM2 采样输 入信 号。
28	32	GPIO4_ 6	CO RE	-	No	IOCMG_G PIO4_6	0	GPIO4_ 6	В	通用输 入输 出。
							6	ADC_E XT_TRI G0	I	ADC 采 样外部 触发信 号 0。
							12	ADC0_ ANA_A 3	I	ADC0_ A3 通道 模拟输 入信 号。
							13	PGA1_ ANA_P 3	I	PGA1_ P3 通道 模拟输 入信 号。
							14	ADC2_ ANA_A	I	ADC2_ A14 通

LQF	LQF	Pin	Pad	Pad	Sup	IO Config	Function	Description		
P64	P80	Name	Gro up	Defa ult Stat e	port 5V Tol era nce Inp ut	Register	Functio n Number	Signal Name	Directio n	Descript ion
								14		道模拟 输入信 号。
29	33	GPIO4_ 7	CO RE	-	No	IOCMG_G PIO4_7	0	GPIO4_ 7	В	通用输 入输 出。
							4	CAN0_ RX	I	CAN0 总线接 收数 据。
							5	UART1 _RTSN	0	UART1 发送请 求信号 (Reque st To Send)
							6	UART0 _RXD	1	UART0 接收数 据。
							12	ADC0_ ANA_A 4	I	ADC0_ A4 通道 模拟输 入信 号。
							13	PGA1_ ANA_N 3	I	PGA1_ N3 通道 模拟输 入信

LQF	LQF	Pin	Pad	Pad	Sup	IO Config	Function	Description		
P64	P80	Name	Gro up	Defa ult Stat e	port 5V Tol era nce Inp ut	Register	Functio n Number	Signal Name	Directio n	Descript ion
										号。
							14	ACMP0 _ANA_ N1	I	ACMP0 _N1 通 道模拟 输入信 号。
							15	ADC2_ ANA_A 15	I	ADC2_ A15 通 道模拟 输入信 号。
30	34	GPIO5_ 0_X_PO E0	CO RE	-	No	IOCMG_G PIO5_0_X _POE0	0	GPIO5_ 0	В	通用输 入输 出。
							1	POE0	I	APT PWM 输 出使 能。
							2	ACMP0 _OUT	0	ACMP 比较结 果输出 信号。
							3	APT_E VTMP4	1	APT 多 功能事 件 4。
							4	CAN0_ TX	0	CANO 总线发 送数 据。

LQF	LQF	Pin	Pad	Pad	Sup	IO Config	Function	Description		
P64	P80	Name	Gro up	Defa ult Stat e	port 5V Tol era nce Inp ut	Register	Functio n Number	Signal Name	Directio n	Descript ion
							5	ADCO_ STATU S	0	ADC0 状态测 试信 号。
							6	UART0 _TXD	В	UART0 发送数 据。
							13	PGA1_ ANA_E XT1	0	PGA1 模拟输 出信 号。
-	35	GPIO5_ 1	CO RE	-	YE S	IOCMG_G PIO5_1	0	GPIO5_ 1	В	通用输 入输 出。
							3	CAN1_ RX	I	CAN1 总线接 收数 据。
							4	SPI1_C SN0	В	SPI1 片 选信号 0,低有 效。
							5	UART1 _TXD	В	UART1 发送数 据。
-	36	GPIO5_ 2	CO RE	-	YE S	IOCMG_G PIO5_2	0	GPIO5_ 2	В	通用输 入输 出。

LQF	LQF	Pin	Pad	Pad	Sup	IO Config	Function	Description		
P64	P80	Name	Gro up	Defa ult Stat e	port 5V Tol era nce Inp ut	Register	Functio n Number	Signal Name	Directio n	Descript ion
							3	CAN1_ TX	0	CAN1 总线发 送数 据。
							4	SPI1_M OSI	В	SPI1 发 送数据 输出。
							5	UART1 _RXD	1	UART1 数据接 收。
-	37	GPIO5_ 3	CO RE	-	YE S	IOCMG_G PIO5_3	0	GPIO5_ 3	В	通用输 入输 出。
							2	POE0	I	APT PWM 输 出使 能。
							4	SPI1_M ISO	В	SPI1 接 收数据 输入。
							5	UART2 _RXD	1	UART2 接收数 据。
-	38	GPIO5_ 4	CO RE	-	YE S	IOCMG_G PIO5_4	0	GPIO5_ 4	В	通用输入输出。
							2	POE1	I	APT PWM 输

LQF	LQF	Pin	Pad	Pad	Sup	IO Config	Function	Description	1	
P64	P80	Name	Gro up	Defa ult Stat e	port 5V Tol era nce Inp ut	Register	Functio n Number	Signal Name	Directio n	Descript ion
										出使能。
							4	SPI1_C LK	В	SPI1 时 钟信 号。
							5	UART2 _TXD	В	UART2 发送数 据。
31	39	GPIO5_ 5	CO RE	-	No	IOCMG_G PIO5_5	0	GPIO5_ 5	В	通用输 入输 出。
							2	POE0	I	APT PWM 输 出使 能。
							3	QDM1_I NDEX	В	QDM1 采样输 入信 号。
							4	SPI1_C SN1	В	SPI1 片 选信号 1, 低有 效。
							12	ADC2_ ANA_A 9	I	ADC2_ A9 通道 模拟输 入信 号。

LQF	LQF	Pin	Pad	Pad	Sup	IO Config	Function	Description		
P64	P80	Name	Gro up	Defa ult Stat e	port 5V Tol era nce Inp ut	Register	Functio n Number	Signal Name	Directio n	Descript ion
							13	PGA2_ ANA_P 0	I	PGA2_ P0 通道 模拟输 入信 号。
							14	ACMP0 _ANA_ P1	I	ACMP0 _P1 通 道模拟 输入信 号。
32	40	GPIO5_ 6	CO RE	-	No	IOCMG_G PIO5_6	0	GPIO5_ 6	В	通用输 入输 出。
							2	UART2 _CTSN		UART2 发送清 除信号 (Clear To Send)
							3	QDM1_ A	I	QDM1 采样输 入信 号。
							4	UART4 _CTSN	I	UART4 发送清 除信号 (Clear To Send)

LQF	LQF	Pin	Pad	Pad	Sup	IO Config	Function	Description		
P64	P80	Name	Gro up	Defa ult Stat e	port 5V Tol era nce Inp ut	Register	Functio n Number	Signal Name	Directio n	Descript ion
										0
							12	ADC2_ ANA_A 6	I	ADC2_ A6 通道 模拟输 入信 号。
							13	PGA2_ ANA_N 0	I	PGA2_ N0 通道 模拟输 入信 号。
33	41	GPIO5_ 7	CO RE	-	No	IOCMG_G PIO5_7	0	GPIO5_ 7	В	通用输 入输 出。
							2	UART2 _RTSN	0	UART2 发送请 求信号 (Reque st To Send)
							3	QDM1_ B	I	QDM1 采样输 入信 号。
							4	UART4 _RTSN	0	UART4 发送请 求信号 (Reque st To

LQF	LQF	Pin	Pad	Pad	Sup	IO Config	Function	Description	l _	
P64	P80	Name	Gro up	Defa ult Stat e	port 5V Tol era nce Inp ut	Register	Functio n Number	Signal Name	Directio n	Descript ion
										Send)
							13	PGA2_ ANA_E XT0	0	PGA2 模拟输 出信 号。
34	42	VDD1	-	-	-	-	-	-	-	-
35	43	VSS1	-	-	-	-	-	-	-	-
36	44	ADC2_A	CO RE	-	No	IOCMG_A DC2_A7	0	GPIO6_ 0	В	通用输入输出。
							1	CAN1_ RX	I	CAN1 总线接 收数 据。
							2	SPI1_C SN1	В	SPI1 片 选信号 1, 低有 效。
							3	UART2 _TXD	В	UART2 发送数 据。
							4	QDM0_ A	I	QDM0 采样输 入信 号。
							12	ADC2_ ANA_A 7	1	ADC2_ A7 通道 模拟输

LQF	LQF	Pin	Pad	Pad	Sup	IO Config	Function	Description	1	
P64	P80	Name	Gro up	Defa ult Stat e	port 5V Tol era nce Inp ut	Register	Functio n Number	Signal Name	Directio n	Descript ion
										入信 号。
							13	ACMP2 _ANA_ N1	I	ACMP2 _N1 通 道模拟 输入信 号。
							14	ADC0_ ANA_A 13	I	ADC0_ A13 通 道模拟 输入信 号。
37	45	ADC2_A 8	CO RE	-	No	IOCMG_A DC2_A8	0	GPIO6_ 1	В	通用输入输出。
							1	CAN1_ TX	0	CAN1 总线发 送数 据。
							2	SPI1_M OSI	В	SPI1 发 送数据 输出。
							3	UART2 _RXD	1	UART2 接收数 据。
							4	QDM0_ B	I	QDM0 采样输 入信 号。

LQF	LQF	Pin	Pad	Pad	Sup	IO Config	Function	Description	1	
P64	P80	Name	Gro up	Defa ult Stat e	port 5V Tol era nce Inp ut	Register	Functio n Number	Signal Name	Directio n	Descript ion
							5	POE2	I	APT PWM 输 出使 能。
							12	ADC2_ ANA_A 8	I	ADC2_ A8 通道 模拟输 入信 号。
							13	ACMP2 _ANA_ P1	I	ACMP2 _P1 通 道模拟 输入信 号。
							14	ADC1_ ANA_A 9	I	ADC1_ A9 通道 模拟输 入信 号。
38	46	ADC2_A 5	CO RE	-	No	IOCMG_A DC2_A5	0	GPIO6_ 2	В	通用输 入输 出。
							2	ACMP2 _OUT	0	ACMP 比较结 果输出 信号。
							3	POE1	I	APT PWM 输 出使

LQF	LQF	Pin	Pad	Pad	Sup	IO Config	Function	Description		
P64	P80	Name	Gro up	Defa ult Stat e	port 5V Tol era nce Inp ut	Register	Functio n Number	Signal Name	Directio n	Descript ion
										能。
							4	QDM0_I NDEX	В	QDM0 采样输 入信 号。
							5	SPI1_M ISO	В	SPI1 接 收数据 输入。
							6	CAPM1 _SRC	I	CAPM1 采样输 入信 号。
							7	ADC2_ STATU S	0	ADC2 状态测 试信 号。
							12	ADC2_ ANA_A 5	I	ADC2_ A5 通道 模拟输 入信 号。
							13	ADC1_ ANA_A 7	I	ADC1_ A7 通道 模拟输 入信 号。
39	47	ADC2_A 2_X_PO E2	CO RE	-	No	IOCMG_A DC2_A2_X _POE2	0	GPIO6_ 3	В	通用输 入输 出。

LQF	LQF	Pin	Pad	Pad	Sup	IO Config	Function	Description		
P64	P80	Name	Gro up	Defa ult Stat e	port 5V Tol era nce Inp ut	Register	Functio n Number	Signal Name	Directio n	Descript ion
							1	UART4 _RXD	I	UART4 接收数 据。
							2	POE2	I	APT PWM 输 出使 能。
							3	CAN0_ RX	I	CANO 总线接 收数 据。
							4	SPI1_C SN0	В	SPI1 片 选信号 0,低有 效。
							5	ADC_E XT_TRI G2	I	ADC 采 样外部 触发信 号 2。
							6	CAPM2 _SRC	I	CAPM2 采样输 入信 号。
							7	SMB0_ ALTN	В	SMBUS 0 总线 报警。
							12	ADC2_ ANA_A 2	I	ADC2_ A2 通道 模拟输

LQF	LQF	Pin	Pad	Pad	Sup	IO Config	Function	Description	1	
P64	P80	Name	Gro up	Defa ult Stat e	port 5V Tol era nce Inp ut	Register	Functio n Number	Signal Name	Directio n	Descript ion
										入信 号。
							13	ADC0_ ANA_A 14	I	ADC0_ A14 通 道模拟 输入信 号。
40	48	ADC2_A 10	CO RE	-	No	IOCMG_A DC2_A10	0	GPIO6_ 4	В	通用输入输出。
							1	UART4 _TXD	В	UART4 发送数 据。
							2	APT_E VTMP6	I	APT 多 功能事 件 6。
							3	CAN0_ TX	0	CANO 总线发 送数 据。
							4	SPI1_C LK	В	SPI1 时 钟信 号。
							5	SMB0_ SPNDN	В	SMBUS 0 总线 暂停。
							6	CAPM0 _SRC	I	CAPM0 采样输

LQF	LQF	Pin	Pad	Pad	Sup	IO Config	Function	Description		
P64	P80	Name	Gro up	Defa ult Stat e	port 5V Tol era nce Inp ut	Register	Functio n Number	Signal Name	Directio n	Descript ion
										入信 号。
							12	ADC2_ ANA_A 10	I	ADC2_ A10 通 道模拟 输入信 号。
							13	ADC0_ ANA_A 15	I	ADC0_ A15 通 道模拟 输入信 号。
							14	DACO_ ANA_O UT	0	DAC0 模拟输 出信 号。
-	49	GPIO6_ 5	CO RE	-	YE S	IOCMG_G PIO6_5	0	GPIO6_ 5	В	通用输入输出。
							1	I2C0_S CL	В	I2C0 总 线时 钟。
							2	CAPM1 _SRC	I	CAPM1 采样输 入信 号。
							3	CAN1_ RX	I	CAN1 总线接 收数

LQF	LQF	Pin	Pad	Pad	Sup	IO Config	Function	Description	1	
P64	P80	Name	Gro up	Defa ult Stat e	port 5V Tol era nce Inp ut	Register	Functio n Number	Signal Name	Directio n	Descript ion
										据。
							5	GPT0_ PWM	0	GPT PWM 输 出信 号。
							6	UART3 _RXD	I	UART3 数据接 收。
-	50	GPIO6_ 6	CO RE	-	YE S	IOCMG_G PIO6_6	0	GPIO6_ 6	В	通用输 入输 出。
							1	I2C0_S DA	В	I2C0 总 线数据/ 地址。
							2	CAPM2 _SRC	I	CAPM2 采样输 入信 号。
							3	CAN1_ TX	0	CAN1 总线发 送数 据。
							4	POE0	I	APT PWM 输 出使 能。
							5	GPT1_ PWM	0	GPT PWM 输 出信

LQF	LQF	Pin	Pad	Pad	Sup	IO Config	Function	Description	1	
P64	P80	Name	Gro up	Defa ult Stat e	port 5V Tol era nce Inp ut	Register	Functio n Number	Signal Name	Directio n	Descript ion
										号。
							6	UART3 _TXD	В	UART3 发送数 据。
41	51	APT3_A	CO RE	-	YE S	IOCMG_A PT3_A	0	GPIO6_ 7	В	通用输 入输 出。
							1	APT3_P WMA	0	APT PWM A 相输 出。
							2	UART1 _RXD	I	UART1 数据接 收。
42	52	APT4_A	CO RE	-	YE S	IOCMG_A PT4_A	0	GPIO7_ 0	В	通用输入输出。
							1	APT4_P WMA	0	APT PWM A 相输 出。
							2	UART1 _TXD	В	UART1 发送数 据。
43	53	APT5_A	CO RE	-	YE S	IOCMG_A PT5_A	0	GPIO7_ 1	В	通用输入输出。
							1	APT5_P WMA	0	APT PWM A

LQF	LQF	Pin	Pad	Pad	Sup	IO Config	Function	Description	1	
P64	P80	Name	Gro up	Defa ult Stat e	port 5V Tol era nce Inp ut	Register	Functio n Number	Signal Name	Directio n	Descript ion
										相输出。
							3	SPIO_C SNO	В	SPI0 片 选信号 0,低有 效。
							4	UART1 _RTSN	0	UART1 发送请 求信号 (Reque st To Send)
							5	UART3 _RTSN	0	UART3 发送请 求信号 (Reque st To Send)
44	54	APT3_B	CO RE	-	YE S	IOCMG_A PT3_B	0	GPIO7_ 2	В	通用输入输出。
							1	APT3_P WMB	0	APT PWM B 相输 出。
							4	UART1 _CTSN	I	UART1 发送清 除信号

LQF	LQF	Pin	Pad	Pad	Sup	IO Config	Function	Description		
P64	P80	Name	Gro up	Defa ult Stat e	port 5V Tol era nce Inp ut	Register	Functio n Number	Signal Name	Directio n	Descript ion
										(Clear To Send)
							5	UART3 _CTSN	I	UART3 发送清 除信号 (Clear To Send)
							11	EF_BIS T_SDI		EFLAS H BIST 测试接 口 SPI 数据输 入信 号。
45	55	APT4_B	CO RE	-	YE S	IOCMG_A PT4_B	0	GPIO7_ 3	В	通用输 入输 出。
							1	APT4_P WMB	О	APT PWM B 相输 出。
							4	UART2 _RTSN	0	UART2 发送请 求信号 (Reque st To Send)

LQF	LQF	Pin	Pad	Pad	Sup	IO Config	Function	Description		
P64	P80	Name	Gro up	Defa ult Stat e	port 5V Tol era nce Inp ut	Register	Functio n Number	Signal Name	Directio n	Descript ion
										•
							5	UART4 _RTSN	0	UART4 发送请 求信号 (Reque st To Send)
							6	SMB0_ ALTN	В	SMBUS 0 总线 报警。
46	56	APT5_B	CO RE	-	YE S	IOCMG_A PT5_B	0	GPIO7_ 4	В	通用输入输出。
							1	APT5_P WMB	0	APT PWM B 相输 出。
							2	QDM2_I NDEX	В	QDM2 采样输 入信 号。
							3	SPI0_C LK	В	SPI0 时 钟信 号。
							4	UART2 _CTSN	I	UART2 发送清 除信号 (Clear To

LQF	LQF	Pin	Pad	Pad	Sup	IO Config	Function	Description	l	
P64	P80	Name	Gro up	Defa ult Stat e	port 5V Tol era nce Inp ut	Register	Functio n Number	Signal Name	Directio n	Descript ion
										Send)
							5	UART4 _CTSN	I	UART4 发送清 除信号 (Clear To Send)
							6	SMB0_ SPNDN	В	SMBUS 0 总线 暂停。
-	57	GPIO8_ 0	CO RE	-	YE S	IOCMG_G PIO8_0	0	GPIO8_ 0	В	通用输入输出。
							1	POE2	I	APT PWM 输 出使 能。
							2	CAN0_ RX	I	CANO 总线接 收数 据。
							3	GPT0_ PWM	0	GPT PWM 输 出信 号。
							4	I2C0_S CL	В	I2C0 总 线时

LQF	LQF	Pin	Pad	Pad	Sup	IO Config	Function	Description		
P64	P80	Name	Gro up	Defa ult Stat e	port 5V Tol era nce Inp ut	Register	Functio n Number	Signal Name	Directio n	Descript ion
										钟。
							5	UART4 _RXD	I	UART4 接收数 据。
-	58	GPIO7_ 5	CO RE	-	YE S	IOCMG_G PIO7_5	0	GPIO7_ 5	В	通用输 入输 出。
							1	POE1	I	APT PWM 输 出使 能。
							2	CANO_ TX	0	CANO 总线发 送数 据。
							3	SPI0_C SN1	В	SPI0 片 选信号 1, 低有 效。
							4	GPT1_ PWM	0	GPT PWM 输 出信 号。
							5	I2C0_S DA	В	I2C0 总 线数据/ 地址。
							6	UART4 _TXD	В	UART4 发送数

LQF	LQF	Pin	Pad	Pad	Sup	IO Config	Function	Description	1	
P64	P80	Name	Gro up	Defa ult Stat e	port 5V Tol era nce Inp ut	Register	Functio n Number	Signal Name	Directio n	Descript ion
										据。
47	59	I2C0_SC L_X_UA RT2_TX	AO N	-	No	IOCMG_I2 C0_SCL_X _UART2_T X	0	GPIO7_ 6	В	通用输 入输 出。
							1	UART2 _TXD	В	UART2 发送数 据。
							2	I2C0_S CL	В	I2C0 总 线时 钟。
							3	WAKEU P2	I	deep sleep 唤 醒信 号。
							4	APT_E VTIO4	I	APT IO 事件 4。
							5	QDM2_ A	I	QDM2 采样输 入信 号。
							12	ADC2_ ANA_A 3	I	ADC2_ A3 通道 模拟输 入信 号。
							13	DAC1_ ANA_O UT	0	DAC1 模拟输 出信

LQF	LQF	Pin	Pad	Pad	Sup	IO Config	Function	Description		
P64	P80	Name	Gro up	Defa ult Stat e	port 5V Tol era nce Inp ut	Register	Functio n Number	Signal Name	Directio n	Descript ion
										号。
							14	ADC0_ ANA_A 12	I	ADC0_ A12 通 道模拟 输入信 号。
48	60	I2C0_SD A_X_UA RT2_RX	AO N	-	No	IOCMG_I2 C0_SDA_X _UART2_R X	0	GPIO7_ 7	В	通用输 入输 出。
							1	UART2 _RXD	I	UART2 接收数 据。
							2	I2C0_S DA	В	I2C0 总 线数据/ 地址。
							3	WAKEU P3	I	deep sleep 唤 醒信 号。
							5	QDM2_ B	I	QDM2 采样输 入信 号。
							11	PMU_C LDO_E N	0	PMU CLDO 使能信 号。
							12	ADC2_ ANA_A 4	I	ADC2_ A4 通道

LQF	LQF	Pin	Pad	Pad	Sup	IO Config	Function	Description	l	
P64	P80	Name	Gro up	Defa ult Stat e	port 5V Tol era nce Inp ut	Register	Functio n Number	Signal Name	Directio n	Descript ion
										模拟输 入信 号。
							13	DAC2_ ANA_O UT	0	DAC2 模拟输 出信 号。
49	61	TCK_X_ SWDCK	AO N	PD	YE S	IOCMG_T CK_X_SW DCK	0	GPIO0_ 0	В	通用输 入输 出。
							1	JTAG_T CK	I	JTAG 时钟输 入 /SWDC K。
							3	WAKEU P0	I	deep sleep 唤 醒信 号。
							4	UARTO _CTSN	I	UART0 发送清 除信号 (Clear To Send)
							5	UART4 _CTSN	I	UART4 发送清 除信号 (Clear

LQF	LQF	Pin	Pad	Pad	Sup	IO Config	Function	Description		
P64	P80	Name	Gro up	Defa ult Stat e	port 5V Tol era nce Inp ut	Register	Function n Number	Signal Name	Directio n	Descript ion
										To Send)
50	62	TMS_X_ SWDIO	AO N	PU	YE S	IOCMG_T MS_X_SW DIO	0	GPIO0_ 1	В	通用输 入输 出。
							1	JTAG_T MS	В	JTAG 模式选 择输入 /SWDIO 。
							3	WAKEU P1	I	deep sleep 唤 醒信 号。
							4	UARTO _RTSN	0	UART0 发送请 求信号 (Reque st To Send)
							5	UART4 _RTSN	0	UART4 发送请 求信号 (Reque st To Send)
-	63	VDD3	-	-	-	-	-	-	-	-

LQF	LQF	Pin	Pad	Pad	Sup	IO Config	Function	Description	l	
P64	P80	Name	Gro up	Defa ult Stat e	port 5V Tol era nce Inp ut	Register	Functio n Number	Signal Name	Directio n	Descript ion
51	64	RESETN	AO N	PU	YE S	IOCMG_R ESETN	0	GPIO8_ 1	В	通用输 入输 出。
							1	RESET N		芯片硬件复位 输入, 低有 效。
							2	SYS_R STN_O UT	0	系统复 位输 出。 0:复 位; 1:撤销 复位。
-	65	GPIO8_ 6	CO RE	-	YE S	IOCMG_G PIO8_6	0	GPIO8_ 6	В	通用输 入输 出。
							1	GPT1_ PWM	0	GPT PWM 输 出信 号。
							2	CAPM1 _SRC	I	CAPM1 采样输 入信 号。
							3	POE2	I	APT PWM 输

LQF	LQF	Pin	Pad	Pad	Sup	IO Config	Function	Description	l	
P64	P80	Name	Gro up	Defa ult Stat e	port 5V Tol era nce Inp ut	Register	Functio n Number	Signal Name	Directio n	Descript ion
										出使能。
							4	UART4 _TXD	В	UART4 发送数 据。
-	66	GPIO0_ 2	CO RE	-	YE S	IOCMG_G PIO0_2	0	GPIO0_ 2	В	通用输 入输 出。
							1	GPT0_ PWM	0	GPT PWM 输 出信 号。
							2	CAPM2 _SRC	I	CAPM2 采样输 入信 号。
							3	POE1	I	APT PWM 输 出使 能。
							4	UART4 _RXD	1	UART4 接收数 据。
52	67	XTAL_O UT	CO RE	-	No	IOCMG_X TAL_OUT	0	GPIO0_ 3	В	通用输 入输 出。
							2	GPT0_ PWM	О	GPT PWM 输 出信

LQF	LQF	Pin	Pad	Pad	Sup	IO Config	Function	Description		
P64	P80	Name	Gro up	Defa ult Stat e	port 5V Tol era nce Inp ut	Register	Functio n Number	Signal Name	Directio n	Descript ion
										号。
							4	UART0 _TXD	В	UART0 发送数 据。
							12	XTAL_ OUT	В	晶振输 出端/外 部时钟 输入 端。
53	68	XTAL_IN	CO RE	-	No	IOCMG_X TAL_IN	0	GPIO0_ 4	В	通用输入输出。
							4	UART0 _RXD	1	UART0 接收数 据。
							12	XTAL_I N	В	晶振输 入端。
54	69	GPT0	CO RE	-	No	IOCMG_G PT0	0	GPIO0_ 5	В	通用输 入输 出。
							1	GPT0_ PWM	0	GPT PWM 输 出信 号。
							2	APT_E VTMP5	I	APT 多 功能事 件 5。

LQF	LQF	Pin	Pad	Pad	Sup	IO Config	Function	Description	l	
P64	P80	Name	Gro up	Defa ult Stat e	port 5V Tol era nce Inp ut	Register	Functio n Number	Signal Name	Directio n	Descript ion
							3	CAPM1 _SRC	I	CAPM1 采样输 入信 号。
							4	QDM3_I NDEX	В	QDM3 采样输 入信 号。
							6	POE0	I	APT PWM 输 出使 能。
							7	ADC_E XT_TRI G3	I	ADC 采 样外部 触发信 号 3。
55	70	CANO_R X	CO RE	-	YE S	IOCMG_C AN0_RX	0	GPIO0_ 6	В	通用输 入输 出。
							1	CANO_ RX	I	CANO 总线接 收数 据。
							2	APT_E VTIO5	I	APT IO 事件 5。
							3	QDM3_ A	I	QDM3 采样输 入信

LQF	LQF	Pin	Pad	Pad	Sup	IO Config	Function	Description	l	
P64	P80	Name	Gro up	Defa ult Stat e	port 5V Tol era nce Inp ut	Register	Functio n Number	Signal Name	Directio n	Descript ion
										号。
							4	POE2	I	APT PWM 输 出使 能。
							5	CAPM0 _SRC	I	CAPMO 采样输 入信 号。
							6	GPT0_ PWM	0	GPT PWM 输 出信 号。
							7	UART4 _RXD	I	UART4 接收数 据。
							8	UART2 _CTSN	I	UART2 发送清 除信号 (Clear To Send)
56	71	CAN0_T	CO RE	-	YE S	IOCMG_C AN0_TX	0	GPIO0_ 7	В	通用输 入输 出。
							1	CANO_ TX	0	CAN0 总线发 送数

LQF	LQF	Pin	Pad	Pad	Sup	IO Config	Function	Description	l	
P64	P80	Name	Gro up	Defa ult Stat e	port 5V Tol era nce Inp ut	Register	Functio n Number	Signal Name	Directio n	Descript ion
										据。
							3	QDM3_ B	I	QDM3 采样输 入信 号。
							4	CAPM1 _SRC	I	CAPM1 采样输 入信 号。
							5	GPT1_ PWM	0	GPT PWM 输 出信 号。
							6	UART4 _TXD	В	UART4 发送数 据。
							7	UART2 _RTSN	0	UART2 发送请 求信号 (Reque st To Send)
57	72	QDM0_A	CO RE	-	YE S	IOCMG_Q DM0_A	0	GPIO1_ 0	В	通用输 入输 出。
							1	QDM0_ A	I	QDM0 采样输 入信

LQF	LQF	Pin	Pad	Pad	Sup	IO Config	Function	Description	ı	
P64	P80	Name	Gro up	Defa ult Stat e	port 5V Tol era nce Inp ut	Register	Functio n Number	Signal Name	Directio n	Descript ion
										号。
							2	CAN1_ RX	I	CAN1 总线接 收数 据。
							3	UART2 _TXD	В	UART2 发送数 据。
							4	I2C0_S CL	В	I2C0 总 线时 钟。
							5	CAPM2 _SRC	I	CAPM2 采样输 入信 号。
							6	GPT0_ PWM	0	GPT PWM 输 出信 号。
							7	UART4 _CTSN	I	UART4 发送清 除信号 (Clear To Send)
58	73	QDM0_B	CO RE	-	YE S	IOCMG_Q DM0_B	0	GPIO1_ 1	В	通用输入输出。

LQF	LQF	Pin	Pad	Pad	Sup	IO Config	Function	Description		
P64	P80	Name	Gro up	Defa ult Stat e	port 5V Tol era nce Inp ut	Register	Functio n Number	Signal Name	Directio n	Descript ion
							1	QDM0_ B	I	QDM0 采样输 入信 号。
							2	CAN1_ TX	0	CAN1 总线发 送数 据。
							3	UART2 _RXD	I	UART2 接收数 据。
							4	I2C0_S DA	В	I2C0 总 线数据/ 地址。
							6	GPT1_ PWM	0	GPT PWM 输 出信 号。
							7	UART4 _RTSN	0	UART4 发送请 求信号 (Reque st To Send)
59	74	BOOT_X _GPIO1 _2	CO RE	-	No	IOCMG_B OOT_X_G PIO1_2	0	GPIO1_ 2	В	通用输入输出。
							1	UPDAT E_MOD	I	系统升

LQF	LQF	Pin	Pad	Pad	Sup	IO Config	Function	Description		
P64	P80	Name	Gro up	Defa ult Stat e	port 5V Tol era nce Inp ut	Register	Functio n Number	Signal Name	Directio n	Descript ion
								E		级标志, 芯片上电锁存。 1:UPDATE_MODE 0:NORMAL_MODE
							4	UART1 _RTSN	0	UART1 发送请 求信号 (Reque st To Send)
							6	SMB0_ SPNDN	В	SMBUS 0 总线 暂停。
60	75	TDO_X_ GPT1_X _UART1 _RX	CO RE	-	YE S	IOCMG_T DO_X_GP T1_X_UAR T1_RX	0	GPIO1_ 3	В	通用输 入输 出。
							1	JTAG_T DO	0	JTAG 输出数 据。
							2	GPT1_ PWM	0	GPT PWM 输 出信

LQF	LQF	Pin	Pad	Pad	Sup	IO Config	Function	Description	ı	
P64	P80	Name	Gro up	Defa ult Stat e	port 5V Tol era nce Inp ut	Register	Functio n Number	Signal Name	Directio n	Descript ion
										号。
							3	CAPM2 _SRC	I	CAPM2 采样输 入信 号。
							4	UART1 _RXD	I	UART1 数据接 收。
							5	I2C0_S CL	В	I2C0 总 线时 钟。
							6	QDM1_ A	I	QDM1 采样输 入信 号。
61	76	TDI_X_C APM0_X _UART1 _TX	CO RE	PU	YE S	IOCMG_T DI_X_CAP M0_X_UA RT1_TX	0	GPIO1_ 4	В	通用输 入输 出。
							1	JTAG_T DI	I	JTAG 输入数 据。
							3	CAPM0 _SRC	I	CAPM0 采样输 入信 号。
							4	UART1 _TXD	В	UART1 发送数 据。

LQF	LQF	Pin	Pad	Pad	Sup	IO Config	Function	Description		
P64	P80	Name	Gro up	Defa ult Stat e	port 5V Tol era nce Inp ut	Register	Functio n Number	Signal Name	Directio n	Descript ion
							5	I2C0_S DA	В	I2C0 总 线数据/ 地址。
							6	QDM1_ B	I	QDM1 采样输 入信 号。
62	77	GPIO8_ 2	CO RE	-	YE S	IOCMG_G PIO8_2	0	GPIO8_ 2	В	通用输 入输 出。
							1	CAPM0 _SRC	I	CAPM0 采样输 入信 号。
							2	POE0	I	APT PWM 输 出使 能。
							3	GPT0_ PWM	0	GPT PWM 输 出信 号。
							4	UART3 _TXD	В	UART3 发送数 据。
							5	QDM1_I NDEX	В	QDM1 采样输 入信 号。

LQF	LQF	Pin	Pad	Pad	Sup	IO Config	Function	Description		
P64	P80	Name	Gro up	Defa ult Stat e	port 5V Tol era nce Inp ut	Register	Functio n Number	Signal Name	Directio n	Descript ion
							6	UART1 _CTSN	I	UART1 发送清 除信号 (Clear To Send)
							7	SMB0_ ALTN	В	SMBUS 0 总线 报警。
-	78	GPIO1_ 5	CO RE	-	YE S	IOCMG_G PIO1_5	0	GPIO1_ 5	В	通用输 入输 出。
							1	POE0	I	APT PWM 输 出使 能。
							2	GPT1_ PWM	0	GPT PWM 输 出信 号。
							3	CAPM1 _SRC	I	CAPM1 采样输 入信 号。
							4	UART3 _RXD	I	UART3 数据接 收。
63	79	VSS0	-	-	-	-	-	-	-	-

	QF	LQF	Pin	Pad	Pad	Sup	IO Config	Function	Description	l	
P	64	P80	Name	Gro up	Defa ult Stat e	port 5V Tol era nce Inp ut	Register	Functio n Number	Signal Name	Directio n	Descript ion
6	4	80	VDD0	-	-	•	-	-	-	-	-

功能信号表

表3-2 复用关系

Interface	Signal Name	Description	Dire ctio n	Pin Name	Fu ncti on Nu mb er	IO Config Register
ACMP	ACMP0 _OUT	ACMP 比较结果输出信号。	0	GPIO5_0_X_P OE0	2	IOCMG_GPIO5_0_ X_POE0
	ACMP1 _OUT	ACMP 比较结果输出信号。	0	ADC1_A4_X_A PT6_B	2	IOCMG_ADC1_A4 _X_APT6_B
	ACMP2 _OUT	ACMP 比较结果输出信号。	0	ADC2_A5	2	IOCMG_ADC2_A5
ADC	ADC0_	ADC0 状态测试信号。	0	ADC1_A3	7	IOCMG_ADC1_A3
	STATU S			GPIO5_0_X_P OE0	5	IOCMG_GPIO5_0_ X_POE0
	ADC1_ STATU S	ADC1 状态测试信号。	0	ADC1_A8	6	IOCMG_ADC1_A8
	ADC2_ STATU S	ADC2 状态测试信号。	0	ADC2_A5	7	IOCMG_ADC2_A5
	ADC_E XT_TRI G0	ADC 采样外部触发信号 0。	I	GPIO4_6	6	IOCMG_GPIO4_6
	ADC_E XT_TRI	ADC 采样外部触发信号	I	TRSTN_X_AD C1_A11_X_CA	6	IOCMG_TRSTN_X _ADC1_A11_X_C

Interface	Signal	Description	Dire	Pin Name	Fu	IO Config
	Name	·	ctio n		ncti on	Register
					Nu	
					mb er	
	G1	1.		PM1		APM1
	ADC_E XT_TRI G2	ADC 采样外部触发信号 2。	I	ADC2_A2_X_P OE2	5	IOCMG_ADC2_A2 _X_POE2
	ADC_E XT_TRI G3	ADC 采样外部触发信号 3。	I	GPT0	7	IOCMG_GPT0
APT	APT0_ PWMA	APT PWM A 相输出。	0	APT0_A	3	IOCMG_APT0_A
	APT0_ PWMB	APT PWM B 相输出。	0	APT0_B	3	IOCMG_APT0_B
	APT1_ PWMA	APT PWM A 相输出。	0	APT1_A	3	IOCMG_APT1_A
	APT1_ PWMB	APT PWM B 相输出。	0	APT1_B	3	IOCMG_APT1_B
	APT2_ PWMA	APT PWM A 相输出。	0	APT2_A	3	IOCMG_APT2_A
	APT2_ PWMB	APT PWM B 相输出。	0	APT2_B	3	IOCMG_APT2_B
	APT3_ PWMA	APT PWM A 相输出。	0	APT3_A	1	IOCMG_APT3_A
	APT3_ PWMB	APT PWM B 相输出。	0	APT3_B	1	IOCMG_APT3_B
	APT4_ PWMA	APT PWM A 相输出。	0	APT4_A	1	IOCMG_APT4_A
	APT4_ PWMB	APT PWM B 相输出。	0	APT4_B	1	IOCMG_APT4_B
	APT5_ PWMA	APT PWM A 相输出。	0	APT5_A	1	IOCMG_APT5_A
	APT5_ PWMB	APT PWM B 相输出。	0	APT5_B	1	IOCMG_APT5_B
	APT6_ PWMA	APT PWM A 相输出。	0	ADC1_A10_X_ PGA1IN_N0_X _APT6_A	3	IOCMG_ADC1_A1 0_X_PGA1IN_N0_ X_APT6_A
	APT6_ PWMB	APT PWM B 相输出。	0	ADC1_A4_X_A PT6_B	3	IOCMG_ADC1_A4 _X_APT6_B

Interface	Signal Name	Description	Dire ctio n	Pin Name	Fu ncti on Nu mb er	IO Config Register
	APT7_ PWMA	APT PWM A 相输出。	0	PGA1OUT0	3	IOCMG_PGA1OU T0
	APT7_ PWMB	APT PWM B 相输出。	0	ADC1_A5_X_A PT7_B	3	IOCMG_ADC1_A5 _X_APT7_B
	APT8_ PWMA	APT PWM A 相输出。	0	ADC1_A3	3	IOCMG_ADC1_A3
	APT8_ PWMB	APT PWM B 相输出。	0	ADC1_A6_X_A PT8_B	3	IOCMG_ADC1_A6 _X_APT8_B
APT_EV T	APT_E VTIO4	APT IO 事件 4。	I	I2C0_SCL_X_ UART2_TX	4	IOCMG_I2C0_SCL _X_UART2_TX
	APT_E VTIO5	APT IO 事件 5。	I	CAN0_RX	2	IOCMG_CAN0_RX
	APT_E VTMP4	APT 多功能事件 4。	1	ADC1_A8	2	IOCMG_ADC1_A8
				GPIO5_0_X_P OE0	3	IOCMG_GPIO5_0_ X_POE0
	APT_E VTMP5	APT 多功能事件 5。	I	GPT0	2	IOCMG_GPT0
	APT_E VTMP6	APT 多功能事件 6。	I	ADC2_A10	2	IOCMG_ADC2_A1
CAN	CANO_	CANO 总线接收数据。	I	CAN0_RX	1	IOCMG_CAN0_RX
	RX			GPIO8_4	2	IOCMG_GPIO8_4
				GPIO4_7	4	IOCMG_GPIO4_7
				ADC2_A2_X_P OE2	3	IOCMG_ADC2_A2 _X_POE2
				GPIO8_0	2	IOCMG_GPIO8_0
	CANO_	CANO 总线发送数据。	0	CAN0_TX	1	IOCMG_CAN0_TX
	TX			GPIO8_5	2	IOCMG_GPIO8_5
				GPIO5_0_X_P OE0	4	IOCMG_GPIO5_0_ X_POE0
				ADC2_A10	3	IOCMG_ADC2_A1
				GPIO7_5	2	IOCMG_GPIO7_5
	CAN1_	CAN1 总线接收数据。	I	QDM0_A	2	IOCMG_QDM0_A

Interface	Signal Name	Description	Dire ctio n	Pin Name	Fu ncti on Nu mb er	IO Config Register
	RX			APT2_A	4	IOCMG_APT2_A
				GPIO9_0	1	IOCMG_GPIO9_0
			-	GPIO5_1	3	IOCMG_GPIO5_1
				ADC2_A7	1	IOCMG_ADC2_A7
				GPIO6_5	3	IOCMG_GPIO6_5
	CAN1_	CAN1 总线发送数据。	0	QDM0_B	2	IOCMG_QDM0_B
	TX			APT0_B	4	IOCMG_APT0_B
				GPIO8_7	1	IOCMG_GPIO8_7
				GPIO5_2	3	IOCMG_GPIO5_2
				ADC2_A8	1	IOCMG_ADC2_A8
				GPIO6_6	3	IOCMG_GPIO6_6
CAPM	CAPM0	CAPMO 采样输入信号。	I	CAN0_RX	5	IOCMG_CAN0_RX
	_SRC			TDI_X_CAPM0 _X_UART1_TX	3	IOCMG_TDI_X_C APM0_X_UART1_ TX
				GPIO8_2	1	IOCMG_GPIO8_2
				ADC1_A13	3	IOCMG_ADC1_A1
				GPIO3_2	5	IOCMG_GPIO3_2
				GPIO8_4	7	IOCMG_GPIO8_4
				ADC2_A10	6	IOCMG_ADC2_A1
	CAPM1	CAPM1 采样输入信号。	I	GPIO8_6	2	IOCMG_GPIO8_6
	_SRC			GPT0	3	IOCMG_GPT0
				CAN0_TX	4	IOCMG_CAN0_TX
				GPIO1_5	3	IOCMG_GPIO1_5
				TRSTN_X_AD C1_A11_X_CA PM1	3	IOCMG_TRSTN_X _ADC1_A11_X_C APM1
				GPIO3_3	3	IOCMG_GPIO3_3

Interface	Signal Name	Description	Dire ctio n	Pin Name	Fu ncti on Nu mb er	IO Config Register
				GPIO8_5	7	IOCMG_GPIO8_5
				GPIO8_7	5	IOCMG_GPIO8_7
				ADC2_A5	6	IOCMG_ADC2_A5
				GPIO6_5	2	IOCMG_GPIO6_5
	CAPM2 _SRC	CAPM2 采样输入信号。	1	GPIO0_2	2	IOCMG_GPIO0_2
	_51(0			QDM0_A	5	IOCMG_QDM0_A
				TDO_X_GPT1_ X_UART1_RX	3	IOCMG_TDO_X_G PT1_X_UART1_R X
				GPIO8_3	3	IOCMG_GPIO8_3
				ADC1_A12_X_ CAPM2	3	IOCMG_ADC1_A1 2_X_CAPM2
				GPIO3_4	3	IOCMG_GPIO3_4
				GPIO9_0	5	IOCMG_GPIO9_0
				ADC2_A2_X_P OE2	6	IOCMG_ADC2_A2 _X_POE2
				GPIO6_6	2	IOCMG_GPIO6_6
GPIO	GPIO0_ 0	通用输入输出。	В	TCK_X_SWDC K	0	IOCMG_TCK_X_S WDCK
	GPIO0_ 1	通用输入输出。	В	TMS_X_SWDI O	0	IOCMG_TMS_X_S WDIO
	GPIO0_ 2	通用输入输出。	В	GPIO0_2	0	IOCMG_GPIO0_2
	GPIO0_	通用输入输出。	В	XTAL_OUT	0	IOCMG_XTAL_OU T
	GPIO0_ 4	通用输入输出。	В	XTAL_IN	0	IOCMG_XTAL_IN
	GPIO0_ 5	通用输入输出。	В	GPT0	0	IOCMG_GPT0
	GPIO0_ 6	通用输入输出。	В	CAN0_RX	0	IOCMG_CAN0_RX
	GPIO0_ 7	通用输入输出。	В	CAN0_TX	0	IOCMG_CAN0_TX

Interface	Signal Name	Description	Dire ctio n	Pin Name	Fu ncti on Nu mb er	IO Config Register
	GPIO1_ 0	通用输入输出。	В	QDM0_A	0	IOCMG_QDM0_A
	GPIO1_ 1	通用输入输出。	В	QDM0_B	0	IOCMG_QDM0_B
	GPIO1_ 2	通用输入输出。	В	BOOT_X_GPI O1_2	0	IOCMG_BOOT_X_ GPIO1_2
	GPIO1_ 3	通用输入输出。	В	TDO_X_GPT1_ X_UART1_RX	0	IOCMG_TDO_X_G PT1_X_UART1_R X
	GPIO1_ 4	通用输入输出。	В	TDI_X_CAPM0 _X_UART1_TX	0	IOCMG_TDI_X_C APM0_X_UART1_ TX
	GPIO1_ 5	通用输入输出。	В	GPIO1_5	0	IOCMG_GPIO1_5
	GPIO1_ 6	通用输入输出。	В	QDM0_INDEX_ X_POE1	0	IOCMG_QDM0_IN DEX_X_POE1
	GPIO1_ 7	通用输入输出。	В	TRSTN_X_AD C1_A11_X_CA PM1	0	IOCMG_TRSTN_X _ADC1_A11_X_C APM1
	GPIO2_ 0	通用输入输出。	В	ADC1_A12_X_ CAPM2	0	IOCMG_ADC1_A1 2_X_CAPM2
	GPIO2_ 1	通用输入输出。	В	ADC1_A13	0	IOCMG_ADC1_A1
	GPIO2_ 2	通用输入输出。	В	ADC1_A8	0	IOCMG_ADC1_A8
	GPIO2_ 3	通用输入输出。	В	ADC1_A2_X_P GA1IN_P0	0	IOCMG_ADC1_A2 _X_PGA1IN_P0
	GPIO2_ 4	通用输入输出。	В	ADC1_A10_X_ PGA1IN_N0_X _APT6_A	0	IOCMG_ADC1_A1 0_X_PGA1IN_N0_ X_APT6_A
	GPIO2_ 5	通用输入输出。	В	PGA1OUT0	0	IOCMG_PGA1OU T0
	GPIO2_ 6	通用输入输出。	В	ADC1_A3	0	IOCMG_ADC1_A3
	GPIO2_ 7	通用输入输出。	В	ADC1_A4_X_A PT6_B	0	IOCMG_ADC1_A4 _X_APT6_B

Interface	Signal Name	Description	Dire ctio n	Pin Name	Fu ncti on Nu mb er	IO Config Register
	GPIO3_ 0	通用输入输出。	В	ADC1_A5_X_A PT7_B	0	IOCMG_ADC1_A5 _X_APT7_B
	GPIO3_ 1	通用输入输出。	В	ADC1_A6_X_A PT8_B	0	IOCMG_ADC1_A6 _X_APT8_B
	GPIO3_ 2	通用输入输出。	В	GPIO3_2	0	IOCMG_GPIO3_2
	GPIO3_ 3	通用输入输出。	В	GPIO3_3	0	IOCMG_GPIO3_3
	GPIO3_ 4	通用输入输出。	В	GPIO3_4	0	IOCMG_GPIO3_4
	GPIO3_ 5	通用输入输出。	В	APT0_A	0	IOCMG_APT0_A
	GPIO3_ 6	通用输入输出。	В	APT1_A	0	IOCMG_APT1_A
	GPIO3_ 7	通用输入输出。	В	APT2_A	0	IOCMG_APT2_A
	GPIO4_ 0	通用输入输出。	В	APT0_B	0	IOCMG_APT0_B
	GPIO4_	通用输入输出。	В	APT1_B	0	IOCMG_APT1_B
	GPIO4_	通用输入输出。	В	APT2_B	0	IOCMG_APT2_B
	GPIO4_	通用输入输出。	В	PGA0IN_P0	0	IOCMG_PGA0IN_ P0
	GPIO4_ 4	通用输入输出。	В	PGA0IN_N0	0	IOCMG_PGA0IN_ N0
	GPIO4_ 5	通用输入输出。	В	PGA0OUT	0	IOCMG_PGA0OU T
	GPIO4_ 6	通用输入输出。	В	GPIO4_6	0	IOCMG_GPIO4_6
	GPIO4_ 7	通用输入输出。	В	GPIO4_7	0	IOCMG_GPIO4_7
	GPIO5_ 0	通用输入输出。	В	GPIO5_0_X_P OE0	0	IOCMG_GPIO5_0_ X_POE0

Interface	Signal Name	Description	Dire ctio n	Pin Name	Fu ncti on Nu mb er	IO Config Register
	GPIO5_ 1	通用输入输出。	В	GPIO5_1	0	IOCMG_GPIO5_1
	GPIO5_ 2	通用输入输出。	В	GPIO5_2	0	IOCMG_GPIO5_2
	GPIO5_	通用输入输出。	В	GPIO5_3	0	IOCMG_GPIO5_3
	GPIO5_ 4	通用输入输出。	В	GPIO5_4	0	IOCMG_GPIO5_4
	GPIO5_ 5	通用输入输出。	В	GPIO5_5	0	IOCMG_GPIO5_5
	GPIO5_ 6	通用输入输出。	В	GPIO5_6	0	IOCMG_GPIO5_6
	GPIO5_ 7	通用输入输出。	В	GPIO5_7	0	IOCMG_GPIO5_7
	GPIO6_ 0	通用输入输出。	В	ADC2_A7	0	IOCMG_ADC2_A7
	GPIO6_ 1	通用输入输出。	В	ADC2_A8	0	IOCMG_ADC2_A8
	GPIO6_ 2	通用输入输出。	В	ADC2_A5	0	IOCMG_ADC2_A5
	GPIO6_ 3	通用输入输出。	В	ADC2_A2_X_P OE2	0	IOCMG_ADC2_A2 _X_POE2
	GPIO6_ 4	通用输入输出。	В	ADC2_A10	0	IOCMG_ADC2_A1
	GPIO6_ 5	通用输入输出。	В	GPIO6_5	0	IOCMG_GPIO6_5
	GPIO6_ 6	通用输入输出。	В	GPIO6_6	0	IOCMG_GPIO6_6
	GPIO6_ 7	通用输入输出。	В	APT3_A	0	IOCMG_APT3_A
	GPIO7_ 0	通用输入输出。	В	APT4_A	0	IOCMG_APT4_A
	GPIO7_ 1	通用输入输出。	В	APT5_A	0	IOCMG_APT5_A

Interface	Signal Name	Description	Dire ctio n	Pin Name	Fu ncti on Nu mb er	IO Config Register
	GPIO7_ 2	通用输入输出。	В	APT3_B	0	IOCMG_APT3_B
	GPIO7_ 3	通用输入输出。	В	APT4_B	0	IOCMG_APT4_B
	GPIO7_ 4	通用输入输出。	В	APT5_B	0	IOCMG_APT5_B
	GPIO7_ 5	通用输入输出。	В	GPIO7_5	0	IOCMG_GPIO7_5
	GPIO7_ 6	通用输入输出。	В	I2C0_SCL_X_ UART2_TX	0	IOCMG_I2C0_SCL _X_UART2_TX
	GPIO7_ 7	通用输入输出。	В	I2C0_SDA_X_ UART2_RX	0	IOCMG_I2C0_SDA _X_UART2_RX
	GPIO8_ 0	通用输入输出。	В	GPIO8_0	0	IOCMG_GPIO8_0
	GPIO8_ 1	通用输入输出。	В	RESETN	0	IOCMG_RESETN
	GPIO8_ 2	通用输入输出。	В	GPIO8_2	0	IOCMG_GPIO8_2
	GPIO8_	通用输入输出。	В	GPIO8_3	0	IOCMG_GPIO8_3
	GPIO8_ 4	通用输入输出。	В	GPIO8_4	0	IOCMG_GPIO8_4
	GPIO8_ 5	通用输入输出。	В	GPIO8_5	0	IOCMG_GPIO8_5
	GPIO8_ 6	通用输入输出。	В	GPIO8_6	0	IOCMG_GPIO8_6
	GPIO8_ 7	通用输入输出。	В	GPIO8_7	0	IOCMG_GPIO8_7
	GPIO9_ 0	通用输入输出。	В	GPIO9_0	0	IOCMG_GPIO9_0
GPT	GPT0_	GPT PWM 输出信号。	0	GPIO0_2	1	IOCMG_GPIO0_2
	PWM			XTAL_OUT	2	IOCMG_XTAL_OU
				GPT0	1	IOCMG_GPT0

Interface	Signal Name	Description	Dire ctio n	Pin Name	Fu ncti on Nu mb er	IO Config Register
				CAN0_RX	6	IOCMG_CAN0_RX
				QDM0_A	6	IOCMG_QDM0_A
				GPIO8_2	3	IOCMG_GPIO8_2
				GPIO8_3	2	IOCMG_GPIO8_3
				GPIO3_3	1	IOCMG_GPIO3_3
				GPIO3_4	1	IOCMG_GPIO3_4
				GPIO8_4	5	IOCMG_GPIO8_4
				GPIO8_7	4	IOCMG_GPIO8_7
				GPIO6_5	5	IOCMG_GPIO6_5
				GPIO8_0	3	IOCMG_GPIO8_0
	GPT1_	GPT PWM 输出信号。	0	GPIO8_6	1	IOCMG_GPIO8_6
	PWM			CAN0_TX	5	IOCMG_CAN0_TX
				QDM0_B	6	IOCMG_QDM0_B
				TDO_X_GPT1_ X_UART1_RX	2	IOCMG_TDO_X_G PT1_X_UART1_R X
				GPIO1_5	2	IOCMG_GPIO1_5
				GPIO3_2	7	IOCMG_GPIO3_2
				GPIO8_5	5	IOCMG_GPIO8_5
				GPIO9_0	4	IOCMG_GPIO9_0
				GPIO6_6	5	IOCMG_GPIO6_6
				GPIO7_5	4	IOCMG_GPIO7_5
I2C	I2C0_S	I2C0 总线时钟。	В	QDM0_A	4	IOCMG_QDM0_A
	CL			TDO_X_GPT1_ X_UART1_RX	5	IOCMG_TDO_X_G PT1_X_UART1_R X
				ADC1_A4_X_A PT6_B	4	IOCMG_ADC1_A4 _X_APT6_B
				GPIO3_3	4	IOCMG_GPIO3_3
				GPIO8_4	6	IOCMG_GPIO8_4

Interface	Signal Name	Description	Dire ctio n	Pin Name	Fu ncti on Nu mb er	IO Config Register
				APT1_B	2	IOCMG_APT1_B
				GPIO9_0	3	IOCMG_GPIO9_0
				GPIO6_5	1	IOCMG_GPIO6_5
				GPIO8_0	4	IOCMG_GPIO8_0
				I2C0_SCL_X_ UART2_TX	2	IOCMG_I2C0_SCL _X_UART2_TX
	12C0_S	I2C0 总线数据/地址。	В	QDM0_B	4	IOCMG_QDM0_B
	DA			TDI_X_CAPM0 _X_UART1_TX	5	IOCMG_TDI_X_C APM0_X_UART1_ TX
				ADC1_A5_X_A PT7_B	4	IOCMG_ADC1_A5 _X_APT7_B
				GPIO3_4	4	IOCMG_GPIO3_4
				GPIO8_5	6	IOCMG_GPIO8_5
				APT2_B	2	IOCMG_APT2_B
				GPIO8_7	3	IOCMG_GPIO8_7
				GPIO6_6	1	IOCMG_GPIO6_6
				GPIO7_5	5	IOCMG_GPIO7_5
				I2C0_SDA_X_ UART2_RX	2	IOCMG_I2C0_SDA _X_UART2_RX
JTAG	JTAG_ TCK	JTAG 时钟输入/SWDCK。	I	TCK_X_SWDC K	1	IOCMG_TCK_X_S WDCK
	JTAG_ TDI	JTAG 输入数据。	I	TDI_X_CAPM0 _X_UART1_TX	1	IOCMG_TDI_X_C APM0_X_UART1_ TX
	JTAG_ TDO	JTAG 输出数据。	0	TDO_X_GPT1_ X_UART1_RX	1	IOCMG_TDO_X_G PT1_X_UART1_R X
	JTAG_ TMS	JTAG 模式选择输入 /SWDIO。	В	TMS_X_SWDI O	1	IOCMG_TMS_X_S WDIO
	JTAG_ TRSTN	JTAG 复位信号。	I	TRSTN_X_AD C1_A11_X_CA PM1	1	IOCMG_TRSTN_X _ADC1_A11_X_C APM1

Interface	Signal Name	Description	Dire ctio n	Pin Name	Fu ncti on Nu mb er	IO Config Register
POE	POE0	APT PWM 输出使能。	I	GPT0	6	IOCMG_GPT0
				GPIO8_2	2	IOCMG_GPIO8_2
				GPIO1_5	1	IOCMG_GPIO1_5
				ADC1_A3	4	IOCMG_ADC1_A3
				GPIO8_4	4	IOCMG_GPIO8_4
				GPIO5_0_X_P OE0	1	IOCMG_GPIO5_0_ X_POE0
				GPIO5_3	2	IOCMG_GPIO5_3
				GPIO5_5	2	IOCMG_GPIO5_5
				GPIO6_6	4	IOCMG_GPIO6_6
	POE1	APT PWM 输出使能。		GPIO0_2	3	IOCMG_GPIO0_2
				GPIO8_3	1	IOCMG_GPIO8_3
				QDM0_INDEX_ X_POE1	2	IOCMG_QDM0_IN DEX_X_POE1
				ADC1_A6_X_A PT8_B	6	IOCMG_ADC1_A6 _X_APT8_B
				GPIO8_5	4	IOCMG_GPIO8_5
				PGA0OUT	5	IOCMG_PGA0OU T
				GPIO5_4	2	IOCMG_GPIO5_4
				ADC2_A5	3	IOCMG_ADC2_A5
				GPIO7_5	1	IOCMG_GPIO7_5
	POE2	APT PWM 输出使能。	I	GPIO8_6	3	IOCMG_GPIO8_6
				CAN0_RX	4	IOCMG_CAN0_RX
				ADC1_A2_X_P GA1IN_P0	1	IOCMG_ADC1_A2 _X_PGA1IN_P0
				GPIO3_2	4	IOCMG_GPIO3_2
				ADC2_A8	5	IOCMG_ADC2_A8
				ADC2_A2_X_P OE2	2	IOCMG_ADC2_A2 _X_POE2

Interface	Signal Name	Description	Dire ctio n	Pin Name	Fu ncti on Nu mb er	IO Config Register
				GPIO8_0	1	IOCMG_GPIO8_0
QDM	QDM0_ A	QDM0 采样输入信号。	1	QDM0_A	1	IOCMG_QDM0_A
	A			ADC2_A7	4	IOCMG_ADC2_A7
	QDM0_	QDM0 采样输入信号。	1	QDM0_B	1	IOCMG_QDM0_B
	В			ADC2_A8	4	IOCMG_ADC2_A8
	QDM0_ INDEX		В	QDM0_INDEX_ X_POE1	1	IOCMG_QDM0_IN DEX_X_POE1
				ADC2_A5	4	IOCMG_ADC2_A5
	QDM1_ A		1	TDO_X_GPT1_ X_UART1_RX	6	IOCMG_TDO_X_G PT1_X_UART1_R X
				ADC1_A10_X_ PGA1IN_N0_X _APT6_A	5	IOCMG_ADC1_A1 0_X_PGA1IN_N0_ X_APT6_A
				GPIO5_6	3	IOCMG_GPIO5_6
	QDM1_ B	DM1 __ QDM1 采样输入信号。	I	TDI_X_CAPM0 _X_UART1_TX	6	IOCMG_TDI_X_C APM0_X_UART1_ TX
				PGA1OUT0	5	IOCMG_PGA1OU T0
				GPIO5_7	3	IOCMG_GPIO5_7
	QDM1_	QDM1 采样输入信号。	В	GPIO8_2	5	IOCMG_GPIO8_2
	INDEX			ADC1_A3	6	IOCMG_ADC1_A3
				GPIO5_5	3	IOCMG_GPIO5_5
	QDM2_ A	QDM2 采样输入信号。	I	ADC1_A12_X_ CAPM2	6	IOCMG_ADC1_A1 2_X_CAPM2
				GPIO8_4	3	IOCMG_GPIO8_4
				I2C0_SCL_X_ UART2_TX	5	IOCMG_I2C0_SCL _X_UART2_TX
	QDM2_ B	QDM2 采样输入信号。	I	ADC1_A13	6	IOCMG_ADC1_A1
				GPIO8_5	3	IOCMG_GPIO8_5

Interface	Signal Name	Description	Dire ctio n	Pin Name	Fu ncti on Nu mb er	IO Config Register
				I2C0_SDA_X_ UART2_RX	5	IOCMG_I2C0_SDA _X_UART2_RX
	QDM2_ INDEX	QDM2 采样输入信号。	В	TRSTN_X_AD C1_A11_X_CA PM1	7	IOCMG_TRSTN_X _ADC1_A11_X_C APM1
				ADC1_A6_X_A PT8_B	5	IOCMG_ADC1_A6 _X_APT8_B
				APT5_B	2	IOCMG_APT5_B
	QDM3_	QDM3 采样输入信号。	I	CAN0_RX	3	IOCMG_CAN0_RX
	A			PGA0IN_P0	4	IOCMG_PGA0IN_ P0
	QDM3_ B	QDM3 采样输入信号。	I	CAN0_TX	3	IOCMG_CAN0_TX
				PGA0IN_N0	4	IOCMG_PGA0IN_ N0
	QDM3_	QDM3 采样输入信号。	В	GPT0	4	IOCMG_GPT0
	INDEX			PGA0OUT	4	IOCMG_PGA0OU T
SYS	RESET N	芯片硬件复位输入, 低有效。	Ι	RESETN	1	IOCMG_RESETN
I2C	SMB0_	SMBUS0 总线报警。	В	GPIO8_2	7	IOCMG_GPIO8_2
	ALTN			GPIO3_3	6	IOCMG_GPIO3_3
				ADC2_A2_X_P OE2	7	IOCMG_ADC2_A2 _X_POE2
				APT4_B	6	IOCMG_APT4_B
	SMB0_ SPNDN	SMBUS0 总线暂停。	В	BOOT_X_GPI O1_2	6	IOCMG_BOOT_X_ GPIO1_2
				GPIO3_4	7	IOCMG_GPIO3_4
				ADC2_A10	5	IOCMG_ADC2_A1
				APT5_B	6	IOCMG_APT5_B
SPI	SPI0_C LK	SPI0 时钟信号。	В	ADC1_A2_X_P GA1IN_P0	5	IOCMG_ADC1_A2 _X_PGA1IN_P0

Interface	Signal Name	Description	Dire ctio n	Pin Name	Fu ncti on Nu mb er	IO Config Register
				APT5_B	3	IOCMG_APT5_B
	SPIO_C SN0	SPI0 片选信号 0,低有 效。	В	TRSTN_X_AD C1_A11_X_CA PM1	5	IOCMG_TRSTN_X _ADC1_A11_X_C APM1
				APT5_A	3	IOCMG_APT5_A
	SPI0_C SN1	SPI0 片选信号 1,低有 效。	В	ADC1_A8	5	IOCMG_ADC1_A8
				GPIO7_5	3	IOCMG_GPIO7_5
	SPI0_M ISO	SPI0 接收数据输入。	В	ADC1_A13	5	IOCMG_ADC1_A1
				APT4_B	3	IOCMG_APT4_B
	SPI0_M OSI	SPI0 发送数据输出。	В	ADC1_A12_X_ CAPM2	5	IOCMG_ADC1_A1 2_X_CAPM2
				APT3_B	3	IOCMG_APT3_B
	SPI1_C LK	SPI1 时钟信号。	В	GPIO5_4	4	IOCMG_GPIO5_4
				ADC2_A10	4	IOCMG_ADC2_A1
	SPI1_C SN0	SPI1 片选信号 0,低有效。	В	GPIO5_1	4	IOCMG_GPIO5_1
				ADC2_A2_X_P OE2	4	IOCMG_ADC2_A2 _X_POE2
	SPI1_C SN1	SPI1 片选信号 1,低有 效。	В	GPIO5_5	4	IOCMG_GPIO5_5
				ADC2_A7	2	IOCMG_ADC2_A7
	SPI1_M ISO	SPI1 接收数据输入。	В	GPIO5_3	4	IOCMG_GPIO5_3
				ADC2_A5	5	IOCMG_ADC2_A5
	SPI1_M OSI	SPI1 发送数据输出。	В	GPIO5_2	4	IOCMG_GPIO5_2
				ADC2_A8	2	IOCMG_ADC2_A8
SYS	SYS_R STN_O UT	系统复位输出。 0:复位; 1:撤销复位。	0	RESETN	2	IOCMG_RESETN
SYS	TEST_ CLK	测试时钟输出。	0	BOOT_X_GPI O1_2	11	IOCMG_BOOT_X_ GPIO1_2

Interface	Signal Name	Description	Dire ctio n	Pin Name	Fu ncti on Nu mb er	IO Config Register
UART	UART0 _CTSN	UART0 发送清除信号 (Clear To Send)。	1	TCK_X_SWDC K	4	IOCMG_TCK_X_S WDCK
		, , ,		ADC1_A5_X_A PT7_B	5	IOCMG_ADC1_A5 _X_APT7_B
	UART0 _RTSN	UART0 发送请求信号 (Request To Send) 。	0	TMS_X_SWDI O	4	IOCMG_TMS_X_S WDIO
		(Nequest 10 Senu)		ADC1_A4_X_A PT6_B	5	IOCMG_ADC1_A4 _X_APT6_B
	UART0	UARTO接收数据。	I	XTAL_IN	4	IOCMG_XTAL_IN
	_RXD			ADC1_A10_X_ PGA1IN_N0_X _APT6_A	IOCMG_ADC1_A1 0_X_PGA1IN_N0_ X_APT6_A	
				GPIO3_3	2	IOCMG_GPIO3_3
				GPIO4_7	6	IOCMG_GPIO4_7
	UART0 发送数据。 _TXD		В	XTAL_OUT	4	IOCMG_XTAL_OU T
			PGA1OUT0	4	IOCMG_PGA1OU T0	
				GPIO3_4	2	IOCMG_GPIO3_4
				GPIO5_0_X_P OE0	6	IOCMG_GPIO5_0_ X_POE0
	UART1	UART1 发送清除信号	I	GPIO8_2	6	IOCMG_GPIO8_2
	_CTSN	(Clear To Send) 。		TRSTN_X_AD C1_A11_X_CA PM1	4	IOCMG_TRSTN_X _ADC1_A11_X_C APM1
				PGA0OUT	3	IOCMG_PGA0OU T
				APT3_B	4	IOCMG_APT3_B
	UART1 _RTSN		0	BOOT_X_GPI O1_2	4	IOCMG_BOOT_X_ GPIO1_2
				ADC1_A8	3	IOCMG_ADC1_A8
			-	GPIO4_7	5	IOCMG_GPIO4_7
				APT5_A	4	IOCMG_APT5_A

Interface	Signal Name	Description	Dire ctio n	Pin Name	Fu ncti on Nu mb er	IO Config Register
	UART1 _RXD	UART1 数据接收。	I	TDO_X_GPT1_ X_UART1_RX	4	IOCMG_TDO_X_G PT1_X_UART1_R X
				PGA0IN_P0	3	IOCMG_PGA0IN_ P0
				GPIO5_2	5	IOCMG_GPIO5_2
				APT3_A	2	IOCMG_APT3_A
	UART1 _TXD	UART1 发送数据。	В	TDI_X_CAPM0 _X_UART1_TX	4	IOCMG_TDI_X_C APM0_X_UART1_ TX
				PGA0IN_N0	3	IOCMG_PGA0IN_ N0
				GPIO5_1	5	IOCMG_GPIO5_1
				APT4_A	2	IOCMG_APT4_A
	UART2	UART2 发送清除信号	I	CAN0_RX	8	IOCMG_CAN0_RX
	_CTSN	(Clear To Send) .		GPIO5_6	2	IOCMG_GPIO5_6
				APT5_B	4	IOCMG_APT5_B
	UART2	UART2 发送请求信号	0	CAN0_TX	7	IOCMG_CAN0_TX
	_RTSN	(Request To Send) 。		GPIO5_7	2	IOCMG_GPIO5_7
				APT4_B	4	IOCMG_APT4_B
	UART2	UART2 接收数据。	1	QDM0_B	3	IOCMG_QDM0_B
	_RXD			APT1_A	4	IOCMG_APT1_A
				GPIO5_3	5	IOCMG_GPIO5_3
				ADC2_A8	3	IOCMG_ADC2_A8
				I2C0_SDA_X_ UART2_RX	1	IOCMG_I2C0_SDA _X_UART2_RX
	UART2	UART2 发送数据。	В	QDM0_A	3	IOCMG_QDM0_A
	_TXD	XD		APT0_A	4	IOCMG_APT0_A
				GPIO5_4	5	IOCMG_GPIO5_4
				ADC2_A7	3	IOCMG_ADC2_A7
				I2C0_SCL_X_	1	IOCMG_I2C0_SCL

Interface	Signal Name	Description	Dire ctio n	Pin Name	Fu ncti on Nu mb er	IO Config Register
				UART2_TX		_X_UART2_TX
	UART3 _CTSN		1	TRSTN_X_AD C1_A11_X_CA PM1	2	IOCMG_TRSTN_X _ADC1_A11_X_C APM1
				GPIO3_3	5	IOCMG_GPIO3_3
				APT3_B	5	IOCMG_APT3_B
	UART3	UART3 发送请求信号	0	ADC1_A8	4	IOCMG_ADC1_A8
	_RTSN	(Request To Send) 。		GPIO3_4	6	IOCMG_GPIO3_4
				APT5_A	5	IOCMG_APT5_A
	UART3	UART3 数据接收。		GPIO1_5	4	IOCMG_GPIO1_5
	_RXD			ADC1_A12_X_ CAPM2	2	IOCMG_ADC1_A1 2_X_CAPM2
				GPIO8_4 1 I	IOCMG_GPIO8_4	
				GPIO6_5	6	IOCMG_GPIO6_5
	UART3	UART3 发送数据。 _TXD	B GPIO8_2 ADC1_A1	GPIO8_2	4	IOCMG_GPIO8_2
	_IXD			ADC1_A13	2	IOCMG_ADC1_A1
				GPIO8_5	1	IOCMG_GPIO8_5
				GPIO6_6	6	IOCMG_GPIO6_6
	UART4 _CTSN	UART4 发送清除信号 (Clear To Send)。	1	TCK_X_SWDC K	5	IOCMG_TCK_X_S WDCK
		(Clear to Geria) .		QDM0_A	7	IOCMG_QDM0_A
				GPIO5_6	4	IOCMG_GPIO5_6
				APT5_B	5	IOCMG_APT5_B
	UART4 _RTSN		0	TMS_X_SWDI O	5	IOCMG_TMS_X_S WDIO
				QDM0_B	7	IOCMG_QDM0_B
				GPIO5_7	4	IOCMG_GPIO5_7
				APT4_B	5	IOCMG_APT4_B
	UART4	UART4 接收数据。	I	GPIO0_2	4	IOCMG_GPIO0_2

Interface	Signal Name	Description	Dire ctio n	Pin Name	Fu ncti on Nu mb er	IO Config Register
	_RXD			CAN0_RX	7	IOCMG_CAN0_RX
				GPIO9_0	2	IOCMG_GPIO9_0
				ADC2_A2_X_P OE2	1	IOCMG_ADC2_A2 _X_POE2
				GPIO8_0	5	IOCMG_GPIO8_0
	UART4	UART4 发送数据。	В	GPIO8_6	4	IOCMG_GPIO8_6
	_TXD			CAN0_TX	6	IOCMG_CAN0_TX
				GPIO8_7	2	IOCMG_GPIO8_7
				ADC2_A10	1	IOCMG_ADC2_A1 0
				GPIO7_5	6	IOCMG_GPIO7_5
SYS	UPDAT E_MOD E	系统升级标志,芯片上电 锁存。 1 : UPDATE_MODE; 0 : NORMAL_MODE。	I	BOOT_X_GPI O1_2	1	IOCMG_BOOT_X_ GPIO1_2
WAKEU P	WAKEU P0	deep sleep 唤醒信号。	I	TCK_X_SWDC K	3	IOCMG_TCK_X_S WDCK
	WAKEU P1	deep sleep 唤醒信号。	1	TMS_X_SWDI O	3	IOCMG_TMS_X_S WDIO
	WAKEU P2	deep sleep 唤醒信号。	I	I2C0_SCL_X_ UART2_TX	3	IOCMG_I2C0_SCL _X_UART2_TX
	WAKEU P3	deep sleep 唤醒信号。	I	I2C0_SDA_X_ UART2_RX	3	IOCMG_I2C0_SDA _X_UART2_RX
ANALO G	ACMP0 _ANA_ N1	ACMP0_N1 通道模拟输入信号。	I	GPIO4_7	14	IOCMG_GPIO4_7
	ACMP0 _ANA_ P1	ACMP0_P1 通道模拟输入信号。	I	GPIO5_5	14	IOCMG_GPIO5_5
	ACMP1 _ANA_ N2	ACMP1_N2 通道模拟输入信号。	I	TRSTN_X_AD C1_A11_X_CA PM1	13	IOCMG_TRSTN_X _ADC1_A11_X_C APM1

Interface	Signal Name	Description	Dire ctio n	Pin Name	Fu ncti on Nu mb er	IO Config Register
	ACMP1 _ANA_ N3	ACMP1_N3 通道模拟输入信号。	I	ADC1_A5_X_A PT7_B	13	IOCMG_ADC1_A5 _X_APT7_B
	ACMP1 _ANA_ P2	ACMP1_P2 通道模拟输入信号。	I	ADC1_A8	13	IOCMG_ADC1_A8
	ACMP1 _ANA_ P3	ACMP1_P3 通道模拟输入信号。	I	ADC1_A6_X_A PT8_B	13	IOCMG_ADC1_A6 _X_APT8_B
	ACMP2 _ANA_ N1	ACMP2_N1 通道模拟输入信号。	I	ADC2_A7	13	IOCMG_ADC2_A7
	ACMP2 _ANA_ P1	ACMP2_P1 通道模拟输入信号。	I	ADC2_A8	13	IOCMG_ADC2_A8
	ADC0_ ANA_A 10	ADC0_A10 通道模拟输入信号。	I	ADC1_A8	14	IOCMG_ADC1_A8
	ADC0_ ANA_A 12	ADC0_A12 通道模拟输入信号。	I	I2C0_SCL_X_ UART2_TX	14	IOCMG_I2C0_SCL _X_UART2_TX
	ADC0_ ANA_A 13	ADC0_A13 通道模拟输入信号。	I	ADC2_A7	14	IOCMG_ADC2_A7
	ADC0_ ANA_A 14	ADC0_A14 通道模拟输入信号。	I	ADC2_A2_X_P OE2	13	IOCMG_ADC2_A2 _X_POE2
	ADC0_ ANA_A 15	ADC0_A15 通道模拟输入信号。	I	ADC2_A10	13	IOCMG_ADC2_A1
	ADC0_ ANA_A 2	ADC0_A2 通道模拟输入信号。	I	ADC1_A13	13	IOCMG_ADC1_A1
	ADC0_ ANA_A 3	ADC0_A3 通道模拟输入信号。	I	GPIO4_6	12	IOCMG_GPIO4_6
	ADC0_ ANA_A 4	ADC0_A4 通道模拟输入信号。	I	GPIO4_7	12	IOCMG_GPIO4_7

Interface	Signal Name	Description	Dire ctio n	Pin Name	Fu ncti on Nu mb er	IO Config Register
	ADC0_ ANA_A 6	ADC0_A6 通道模拟输入信号。	I	ADC1_A5_X_A PT7_B	14	IOCMG_ADC1_A5 _X_APT7_B
	ADC0_ ANA_A 7	ADC0_A7 通道模拟输入信号。	I	PGA0IN_P0	12	IOCMG_PGA0IN_ P0
	ADC0_ ANA_A 8	ADC0_A8 通道模拟输入信号。	I	PGA0IN_N0	12	IOCMG_PGA0IN_ N0
	ADC0_ ANA_A 9	ADC0_A9 通道模拟输入信号。	I	ADC1_A12_X_ CAPM2	13	IOCMG_ADC1_A1 2_X_CAPM2
	ADC1_ ANA_A 10	ADC1_A10 通道模拟输入信号。	I	ADC1_A10_X_ PGA1IN_N0_X _APT6_A	12	IOCMG_ADC1_A1 0_X_PGA1IN_N0_ X_APT6_A
	ADC1_ ANA_A 11	ADC1_A11 通道模拟输入信号。	I	TRSTN_X_AD C1_A11_X_CA PM1	12	IOCMG_TRSTN_X _ADC1_A11_X_C APM1
	ADC1_ ANA_A 12	ADC1_A12 通道模拟输入信号。	I	ADC1_A12_X_ CAPM2	12	IOCMG_ADC1_A1 2_X_CAPM2
	ADC1_ ANA_A 13	ADC1_A13 通道模拟输入信号。	I	ADC1_A13	12	IOCMG_ADC1_A1
	ADC1_ ANA_A 14	ADC1_A14 通道模拟输入信号。	I	PGA0IN_P0	14	IOCMG_PGA0IN_ P0
	ADC1_ ANA_A 15	ADC1_A15 通道模拟输入信号。	I	PGA0IN_N0	14	IOCMG_PGA0IN_ N0
	ADC1_ ANA_A 2	ADC1_A2 通道模拟输入信号。	I	ADC1_A2_X_P GA1IN_P0	12	IOCMG_ADC1_A2 _X_PGA1IN_P0
	ADC1_ ANA_A 3	ADC1_A3 通道模拟输入信号。	I	ADC1_A3	12	IOCMG_ADC1_A3
	ADC1_ ANA_A 4	ADC1_A4 通道模拟输入信号。	I	ADC1_A4_X_A PT6_B	12	IOCMG_ADC1_A4 _X_APT6_B

Interface	Signal Name	Description	Dire ctio n	Pin Name	Fu ncti on Nu mb er	IO Config Register
	ADC1_ ANA_A 5	ADC1_A5 通道模拟输入信号。	I	ADC1_A5_X_A PT7_B	12	IOCMG_ADC1_A5 _X_APT7_B
	ADC1_ ANA_A 6	ADC1_A6 通道模拟输入信号。	I	ADC1_A6_X_A PT8_B	12	IOCMG_ADC1_A6 _X_APT8_B
	ADC1_ ANA_A 7	ADC1_A7 通道模拟输入信号。	I	ADC2_A5	13	IOCMG_ADC2_A5
	ADC1_ ANA_A 8	ADC1_A8 通道模拟输入信号。	I	ADC1_A8	12	IOCMG_ADC1_A8
	ADC1_ ANA_A 9	ADC1_A9 通道模拟输入信号。	I	ADC2_A8	14	IOCMG_ADC2_A8
	ADC2_ ANA_A 10	ADC2_A10 通道模拟输入信号。	I	ADC2_A10	12	IOCMG_ADC2_A1
	ADC2_ ANA_A 12	ADC2_A12 通道模拟输入信号。	I	ADC1_A3	13	IOCMG_ADC1_A3
	ADC2_ ANA_A 13	ADC2_A13 通道模拟输入信号。	I	ADC1_A4_X_A PT6_B	13	IOCMG_ADC1_A4 _X_APT6_B
	ADC2_ ANA_A 14	ADC2_A14 通道模拟输入信号。	I	GPIO4_6	14	IOCMG_GPIO4_6
	ADC2_ ANA_A 15	ADC2_A15 通道模拟输入信号。	I	GPIO4_7	15	IOCMG_GPIO4_7
	ADC2_ ANA_A 2	ADC2_A2 通道模拟输入信号。	I	ADC2_A2_X_P OE2	12	IOCMG_ADC2_A2 _X_POE2
	ADC2_ ANA_A 3	ADC2_A3 通道模拟输入信号。	I	I2C0_SCL_X_ UART2_TX	12	IOCMG_I2C0_SCL _X_UART2_TX
	ADC2_ ANA_A 4	ADC2_A4 通道模拟输入信号。	I	I2C0_SDA_X_ UART2_RX	12	IOCMG_I2C0_SDA _X_UART2_RX

Interface	Signal Name	Description	Dire ctio n	Pin Name	Fu ncti on Nu mb er	IO Config Register
	ADC2_ ANA_A 5	ADC2_A5 通道模拟输入信号。	I	ADC2_A5	12	IOCMG_ADC2_A5
	ADC2_ ANA_A 6	ADC2_A6 通道模拟输入信号。	I	GPIO5_6	12	IOCMG_GPIO5_6
	ADC2_ ANA_A 7	ADC2_A7 通道模拟输入信号。	I	ADC2_A7	12	IOCMG_ADC2_A7
	ADC2_ ANA_A 8	ADC2_A8 通道模拟输入信号。	I	ADC2_A8	12	IOCMG_ADC2_A8
	ADC2_ ANA_A 9	ADC2_A9 通道模拟输入信号。	I	GPIO5_5	12	IOCMG_GPIO5_5
	ANA_T EST	ADCVREF 测试信号。	0	APT2_B	12	IOCMG_APT2_B
	DAC0_ ANA_O UT	DAC0 模拟输出信号。	0	ADC2_A10	14	IOCMG_ADC2_A1
	DAC1_ ANA_O UT	DAC1 模拟输出信号。	0	I2C0_SCL_X_ UART2_TX	13	IOCMG_I2C0_SCL _X_UART2_TX
	DAC2_ ANA_O UT	DAC2 模拟输出信号。	0	I2C0_SDA_X_ UART2_RX	13	IOCMG_I2C0_SDA _X_UART2_RX
	HOSC_ TEST	HOSC TEST_ANALOG 信号	0	GPT0	12	IOCMG_GPT0
	PGA0_ ANA_E XT0	PGA0 模拟输出信号。	0	PGA0OUT	13	IOCMG_PGA0OU T
	PGA0_ ANA_N 0	PGA0_N0 通道模拟输入信号。	I	PGA0IN_N0	13	IOCMG_PGA0IN_ N0
	PGA0_ ANA_P 0	PGA0_P0 通道模拟输入信号。	I	PGA0IN_P0	13	IOCMG_PGA0IN_ P0

Interface	Signal Name	Description	Dire ctio n	Pin Name	Fu ncti on Nu mb er	IO Config Register
	PGA1_ ANA_E XT0	PGA1 模拟输出信号。	0	PGA1OUT0	13	IOCMG_PGA1OU T0
	PGA1_ ANA_E XT1	PGA1 模拟输出信号。	0	GPIO5_0_X_P OE0	13	IOCMG_GPIO5_0_ X_POE0
	PGA1_ ANA_N 0	PGA1_N0 通道模拟输入信号。	I	ADC1_A10_X_ PGA1IN_N0_X _APT6_A	13	IOCMG_ADC1_A1 0_X_PGA1IN_N0_ X_APT6_A
	PGA1_ ANA_N 3	PGA1_N3 通道模拟输入信号。	I	GPIO4_7	13	IOCMG_GPIO4_7
	PGA1_ ANA_P 0	PGA1_P0 通道模拟输入信号。	I	ADC1_A2_X_P GA1IN_P0	13	IOCMG_ADC1_A2 _X_PGA1IN_P0
	PGA1_ ANA_P 3	PGA1_P3 通道模拟输入信号。	I	GPIO4_6	13	IOCMG_GPIO4_6
	PGA2_ ANA_E XT0	PGA2 模拟输出信号。	0	GPIO5_7	13	IOCMG_GPIO5_7
	PGA2_ ANA_N 0	PGA2_N0 通道模拟输入信号。	I	GPIO5_6	13	IOCMG_GPIO5_6
	PGA2_ ANA_P 0	PGA2_P0 通道模拟输入信号。	I	GPIO5_5	13	IOCMG_GPIO5_5
	XTAL_I N	晶振输入端。	В	XTAL_IN	12	IOCMG_XTAL_IN
	XTAL_ OUT	晶振输出端/外部时钟输入 端。	В	XTAL_OUT	12	IOCMG_XTAL_OU T

4 电气特性

4.1 绝对最大额定值

绝对最大额定值仅为应力额定值,并不保证最大值时的功能操作。超过表 4-1 中指定的值可能对 MCU 造成永久性损坏。

须知

极限工作电压参数如表 4-1 所示,超过这些数值,可能导致 MCU 损坏,可能导致可靠性问题。

表4-1 极限工作条件参数 a

符号	参数	最小值	最大值	单位
V _{DD}	外部电源	-0.3	4	V
V _{DDA}	外部模拟电源 b	-0.3	4	V
I _{VDD/VDDA}	流经电源管脚 VDD 或 VDDA 的最大电流	-	110	mA
Ivss/vssa	流经电源地管脚 VSS 或 VSSA 的最大电流	-	110	mA
V _{IN}	耐压 5V 管脚的输入电压	-0.3	6	V
	除耐压 5V 之外的其他管脚的输入电压	-0.3	4	V

符号	参数	最小值	最大值	单位
lio	I/O 管脚的最大电流	-	±25	mA
ΣΙιο	流入所有 I/O 管脚的最大电流	-	90	mA
	流出所有 I/O 管脚的最大电流	-	90	mA
T _A	工作环境温度	-40	+105	°C
Tstg	存储环境温度	-55	+150	°C
TJ	最大结温	-	125	°C

a:由设计保证。

b:推荐 VDD和 VDDA接同一个电源。

4.2 工作环境参数

推荐工作条件如表 4-2 所示。


表4-2 推荐工作条件

符号	参数	条件	最小值	典型值	最大值	单位
V _{DDA}	外部模拟电源	-	2.4	3.3	3.63	V
V_{DD}	外部电源	-	V_{DDA}	3.3	3.63	V

4.3 供电框图

供电框图如图 4-1 所示。

图4-1 供电框图



4.4 芯片功耗

表4-3 工作电流 a

工作条件			典型值 b		最大值 °		单位	
CPU 状态	PLL	MCU 主 频	外设时 钟	I _{VDD}	I _{VDDA}	I _{VDD}	IVDDA	-
执行 while(1)	on	25MHz	on	8.6	8.1	20.0	8.7	mA
执行 while(1)	on	50MHz	on	13.9	8.1	25.0	8.7	
执行	on	100MHz	on	23.9	8.1	34.4	8.7	

工作条件				典型值 b	直 b 最大值 c		单位	
while(1)								
执行 while(1)	on	150MHz	on	30.3	8.1	40.4	8.7	
执行 while(1)	on	200MHz	on	38.9	8.1	48.4	8.7	

- a:数据来源于实验室测试数据,程序在 eFlash 中执行。
- b: V_{DD}=3.3V, V_{DDA}=3.3V, 环境温度 25℃。
- c: V_{DD}=3.6V, V_{DDA}=3.6V, 环境温度 105℃。

表4-4 sleep 模式工作电流

符号	典型值(主频 25MHz) a	典型值(主频 200MHz) a	单位
I _{VDD}	4.2	11.2	mA
I _{VDDA}	0.7	0.8	mA
a: 外设模块关闭			

表4-5 deepsleep 模式工作电流

符号	典型值 a	单位
I _{VDD}	15.0	μΑ
Ivdda	0.05	μΑ
a: 未使能内部定时唤醒功能。		

4.5 电源上下电斜率

表4-6 电源上下电斜率

符号	参数	条件	最小值	最大值	単位
				-124 1.—	· .—

符号	参数	条件	最小值	最大值	单位
tV_{DD}	VDD 上升斜率	-	-	∞	ms/V
	VDD 下降斜率	-	1	-	ms/V

4.6 电磁兼容 (EMC) 特性

EMS (Electromagnetic Susceptibility): 电磁敏感度。

测试条件:运行一个控制 LED 闪烁的简单应用程序,同时对 MCU 管脚注入一个干扰信号,不断提高注入的干扰信号的等级,直到 LED 闪烁出现故障。

- ESD (Electrostatic Discharge): MCU 所有管脚注入 ESD 信号,直到出现功能 异常。测试需要遵循 IEC 61000-4-2 标准。
- EFT (Electrical Fast Transient): 通过一个 100pF 电容对 VDD 和 VSS 注入一个 EFT 信号,直到出现功能故障,该测试遵循 IEC 61000-4-4 标准。

设备允许程序运行异常,但重启后 MCU 必须能恢复。测试结果如表 4-7 所示。

表4-7 EMS 特性

符号	说明	条件	级别
VFESD	在任意管脚施加极限电压,直到出现功能故障。	VDD = 3.3 V, TA = 25 °C, fHCLK = 150 MHz, 遵循 IEC 61000-4-2。	2B
VEFTB	通过一个 100pF 电容对 VDD 和 VSS 施加一个瞬时高压,直到出现 功能故障。	VDD = 3.3 V, TA = 25 °C, fHCLK = 150 MHz, 遵循 IEC 61000-4-4。	5A

4.7 电气敏感特性

ESD (HBM (Human Body Model)、CDM (Charge Device Model)) 和 Latch UP 按照通用标准测试满足的等级如表 4-8 和表 4-9 所示。

表4-8 ESD 极限参数

符号	描述	条件	等级	最大值	单位
VESD(HBM)	ESD (HBM) 静电 放电电压 (人体模 型)	TA=+25°C,遵循 ANSI/ESDA/JEDEC JS- 001。	3A	4000	<
VESD(CDM)	ESD (CDM) 静电 放电电压 (带电设 备模型)	TA=+25°C,遵循 ANSI/ESDA/JEDEC JS- 002。	CLASS III	1000	

表4-9 电气敏感度

符号	描述	条件	等级
LU	静态闩锁等级	TA = +105 °C,遵循 JESD78 IC 闩锁标准。	II level A

4.8 IO 电气特性

一般输入输出特性

表 4-10 中给出的参数是从表 4-1 下进行试验得到的,另有特别说明的除外。所有 I/O 设计均符合 CMOS(Complementary Metal Oxide Semiconductor)标准。

表4-10 I/O 静态特性 a

符号	参数	条件		最小值	典型值	最大值	单位
VIL	I/O 输入低电 平电压	除耐 5V I/O 之外的所有 类型 I/O	2.4 V < VDD < 3.63 V	-	-	0.35x VDD ^a	>
		耐 5V I/O	2.4 V < VDD < 3.63 V	-	-	0.35x VDD ^a	
VIH	I/O 输入高电	除耐 5V I/O	2.4 V < VDD	0.65 x VDD ^a	-	-	V

符号	参数	条件		最小值	典型值	最大值	单位
	平电压	之外的所有 类型 I/O	< 3.63 V				
		耐 5V I/O	2.4 V < VDD < 3.63 V	0.65x VDD ^a	-	-	
V _{hys} ^a	I/O 输入迟滞	除耐 5V I/O 之外的所有 类型 I/O	2.4 V < VDD < 3.63 V	-	300	-	mV
		耐 5V I/O	2.4V < VDD < 3.63 V	-	300	-	
likg	输入漏电流 ^a	除耐 5V I/O 之外的所有 类型 I/O	0 < VIN ≤ VDD	-	-	±170	nA
		耐 5V I/O	VDD < VIN ≤ 5 V ^a	-	-	±130	
R _{PU}	弱上拉等效电 阻 ^b	所有类型 I/O	VIN = VSS	-	25	-	kΩ
R _{PD}	弱下拉等效电 阻 ^b	除耐 5V I/O 之外的所有 类型 I/O	V _{IN} = VDD	-	25	-	kΩ
		耐 5V I/O	V _{IN} = VDD	-	25	-	kΩ
C _{IO}	I/O 引脚电容	耐 5V I/O	-	-	4.4	-	pF
		数模 I/O	-	-	3	-	
		晶振 I/O	-	-	6.4	-	

a:设计值。

b:上拉电阻和下拉电阻采用真实电阻串联 PMOS/NMOS 开关设计,PMOS/NMOS 等效串联电阻占比约 5%。

输出电压电平

表 4-11 中给出的参数来自于表 4-1 中总结的环境温度和电源电压条件下进行的试验, 另有特别说明的除外。所有 I/O 设计均为符合 CMOS 标准。

表4-11 输出电压特性 a

符号	参数	条件	最小值	最大值	单位
VoLb	I/O 管脚输出低电平电压	所有类型 I/O Iıo = 7 mA VDD ≥ 2.4 V	-	0.45	V
		所有类型 I/O Iıo =14mA VDD ≥ 2.4 V	-	1.3	
Vон ^b	I/O 管脚输出高电平电压	所有类型 I/O I _{IO} = 7mA VDD ≥ 2.4 V	VDD - 0.45	-	
		所有类型 I/O I _{IO} = 14mA VDD ≥ 2.4 V	VDD - 1.3	-	

a: 所有 I/O (I/O 端口和控制引脚) 输入或输出的电流之和必须始终符合表 4-3 中规定的 VDD 工作电流。

b: 由设计保证。

表4-12 输出电流特性 a

符号	参数	条件	驱动 档位 (DS0/ 1)	最小值	最大值	单位
lo _L ^b	I/O 管脚输出低电平驱动 电流 (灌电流)	所有类型 I/O, V _{OL} = 0.45V	00	1.1 (非数模 IO 外的全部 IO) 1.7 (数模 IO)	3.3 (非数模 IO 外的全部 IO) 5	mA

符号	参数	条件	驱动 档位 (DS0/ 1)	最小值	最大值	单位
			10	3.4 (非数模 IO 外的全部 IO) 4.3 (数模 IO)	(数模 IO) 10 (非数模 IO 外的全部 IO) 12.6 (数模 IO)	
			01	5.6 (非数模 IO 外的全部 IO) 6 (数模 IO)	16.8 (非数模 IO 外的全部 IO) 17.6 (数模 IO)	
			11	7.9 (非数模 IO 外的全部 IO) 8.6 (数模 IO)	23.5 (非数模 IO 外的全部 IO) 25.2 (数模 IO)	
		所有类型 I/O, VoL= 1.3V	00	2 (非数模 IO 外的全部 IO) 3.1 (数模 IO)	7 (非数 模 IO 外的全部 IO) 10.6 (数模 IO)	
			10	6.2 (非数模 IO 外的全部 IO) 7.7 (数模 IO)	24.1 (非数模 IO 外的全部 IO) 26.6 (数模 IO)	
			01	10.3 (非数模 IO 外的全部 IO) 10.8 (数模 IO)	38.7 (非数模 IO 外的全部 IO) 37.3 (数模 IO)	
			11	14.4 (非数模 IO 外的全部 IO) 15.5 (数模 IO)	54.3 (非数模 IO 外的全部 IO) 53.3 (数模 IO)	
IOHb	I/O 管脚输出高电平驱动	所有类型	00	1 (非数模	2.7 (非数模	

符号	参数	条件	驱动 档位 (DS0/ 1)	最小值	最大值	単位
	电流 (拉电流)	I/O, VOH = VDD - 0.45V		IO 外的全部 IO) 1.2 (数模 IO)	IO 外的全部 IO) 3.3 (数模 IO)	
			10	3 (非数模 IO 外的全部 IO) 3.1 (数模 IO)	7.9 (非数模 IO 外的全部 IO) 8.3 (数模 IO)	
			01	5.1 (非数模 IO 外的全部 IO) 5.2 (数模 IO)	13.1 (非数模 IO 外的全部 IO) 13.5 (数模 IO)	
			11	7 (非数模 IO 外的全部 IO) 7.1 (数模 IO)	17.4 (非数模 IO 外的全部 IO) 17.9 (数模 IO)	
		所有类型 I/O, VOH = VDD - 1.3V	00	2.1 (非数模 IO 外的全部 IO) 2.5 (数模 IO)	8.6 (非数模 IO 外的全部 IO) 10.3 (数模 IO)	
			10	6.3 (非数模 IO 外的全部 IO) 6.5 (数模 IO)	25.1 (非数模 IO 外的全部 IO) 26.2 (数模 IO)	
			01	10.7 (非数模 IO 外的全部 IO) 10.9 (数模 IO)	42.3 (非数模 IO 外的全部 IO) 43.3 (数模 IO)	
			11	14.6 (非数模 IO 外的全部 IO) 14.8 (数模 IO)	57 (非数 模 IO 外的全部 IO) 57.9 (数模 IO)	

符号	参数	条件	驱动 档位	最小值	最大值	单位
			1∃1⊻ (DS0/			
			(DSU)			
			1)			

a: 所有 I/O (I/O 端口和控制引脚) 输入或输出的电流之和必须始终符合表 4-3 中规定的 VDD 工作电流。

b: 由设计保证。

输入输出交流特性

表 4-13 中给出的参数来自于表 4-1 中总结的环境温度和电源电压条件下进行的试验,另有特别说明的除外。

表4-13 I/O 交流特性 a

驱动档位 (DS0/DS1)	符号	参数	条件	最小值	最大值	单位
00	Fmax	最大频率	C=50 pF, 2.97 V ≤ VDD ≤ 3.63 V	-	5	MHz
			C=50 pF, 2.4 V ≤ VDD ≤ 2.926 V	-	4	
			C=10 pF, 2.97 V ≤ VDD ≤ 3.63 V	-	20	
			C=10 pF, 2.4 V ≤ VDD ≤ 2.926 V	-	15	
	Tr/Tf	输出上升下降时 间	C=50 pF, 2.97 V ≤ VDD ≤ 3.63 V	-	53	ns
			C=50 pF, 2.4 V ≤ VDD ≤ 2.926 V	-	63	
			C=10 pF, 2.97 V ≤ VDD ≤ 3.63 V	-	15	
			C=10 pF, 2.4 V ≤ VDD ≤ 2.926 V	-	18	

驱动档位 (DS0/DS1)	符号	参数	条件	最小值	最大值	单位
10	Fmax	最大频率	C=50 pF, 2.97 V ≤ VDD ≤ 3.63 V	-	16	MHz
			C=50 pF, 2.4 V ≤ VDD ≤ 2.926 V	-	12	
			C=10 pF, 2.97 V ≤ VDD ≤ 3.63 V	-	60	
			C=10 pF, 2.4 V ≤ VDD ≤ 2.926 V	-	50	
	Tr/Tf	输出上升下降时 间	C=50 pF, 2.97 V ≤ VDD ≤ 3.63 V	-	18	ns
			C=50 pF, 2.4 V ≤ VDD ≤ 2.926 V	-	21	
			C=10 pF, 2.97 V ≤ VDD ≤ 3.63 V	-	5.4	
			C=10 pF, 2.4 V ≤ VDD ≤ 2.926 V	-	6.4	
01	Fmax	最大频率	C=50 pF, 2.97 V ≤ VDD ≤ 3.63 V	-	22	MHz
			C=50 pF, 2.4 V ≤ VDD ≤ 2.926 V	-	18	
			C=10 pF, 2.97 V ≤ VDD ≤ 3.63 V	-	70	
			C=10 pF, 2.4 V ≤ VDD ≤ 2.926 V	-	60	
	Tr/Tf	输出上升下降时 间	C=50 pF, 2.97 V ≤ VDD ≤ 3.63 V	-	11.2	ns
			C=50 pF, 2.4 V ≤ VDD ≤ 2.926 V	-	13.3	
			C=10 pF, 2.97 V ≤ VDD ≤ 3.63 V	-	3.4	
			C=10 pF, 2.4 V ≤ VDD ≤	-	4.1	

驱动档位 (DS0/DS1)	符号	参数	条件	最小值	最大值	单位
			2.926 V			
11	Fmax	最大频率	C=50 pF, 2.97 V ≤ VDD ≤ 3.63 V	-	30	MHz
			C=50 pF, 2.4 V ≤ VDD ≤ 2.926 V	-	26	
			C=10 pF, 2.97 V ≤ VDD ≤ 3.63 V	-	105	
			C=10 pF, 2.4 V ≤ VDD ≤ 2.926 V	-	85	
	Tr/Tf	输出上升下降时 间	C=50 pF, 2.97 V ≤ VDD ≤ 3.63 V	-	3.8	ns
			C=50 pF, 2.4 V ≤ VDD ≤ 2.926 V	-	6	
			C=10 pF, 2.97 V ≤ VDD ≤ 3.63 V	-	2.6	
			C=10 pF, 2.4 V ≤ VDD ≤ 2.926 V	-	3.1	

a:由设计保证。

4.9 RESETN 电气特性

RESETN 输入管脚使用 CMOS 技术。它连接到一个固定上拉电阻 Rpu。

表 4-14 中给出的参数来自于表 4-1 中总结的环境温度和电源电压条件下进行的试验,另有特别说明的除外。

表4-14 RESETN 引脚特性 a

参数	描述	条件	最小值	典型值	最大值	单位
VIL(RESETN)	RESETN 输入低 电平电压	-	-	1	0.35 x VDD	V

参数	描述	条件	最小值	典型值	最大值	单位
V _{IH} (RESETN)	RESETN 输入高 电平电压	-	0.65 x VDD	-	-	V
V _{hys} (RESETN)	RESETN 施密特 触发电压迟滞	-	-	300	-	mV
R _{PU} (RESETN)	弱上拉等效电阻 b	VIN = VSS		25		kΩ

a: 由设计保证。

b:上拉电阻采用真实电阻串联 PMOS 开关设计,PMOS 等效串联电阻占比约 5%。

4.10 闪存 (Flash memory)

闪存特性如表 4-15 所示, 闪存耐用性与数据保持特性如表 4-16 所示。

表4-15 闪存特性

符号	参数	条件	典型值	最大值	单位
tprog	4 Byte 编程时间	-	100	240	μs
tprog_row	512 Byte 编程时间	-	4.6	10.7	ms
tERASE	Page Erase 时间	-	0.8	29.3	ms
tME	Mass Erase 时间	-	20	-	ms
Idd(VDD)	Core 电压平均电流	Read	4.11	-	mA
		Program/Erase	0.7	-	mA
Idd(VDIO)	平均电流	Read	0.25	-	mA
		Program	6	-	mA
		Erase	4	-	mA

表4-16 闪存耐用性与数据保持特性

符号参数	条件	最小值	最大值	单位
------	----	-----	-----	----

符号	参数	条件	最小值	最大值	单位
N _{END}	Endurance	T _J = -40°C ~ +125 °C	100	-	干次
T _{DR}	Data retention	T _J = 125 ℃	10	-	年

4.11 电源管理单元 (PMU)

- 提供上电解复位电路 (POR),与 SOC 数字一起完成上电时序。
- 提供数字 Core 域供电。
- 提供电源解复位功能。
- PMU(Power Manager Unit)的控制寄存器,MCU 顶层可读写。

表4-17 PMU 特性

符号	参数	条件	最小值	典型值	最大值	单位
V _{DD}	外部电源	-	2.4	3.3	3.63	V
V _{DD_AON} a	常电域电源	-	-	1.1	-	V
V _{DD_CORE} ^a	Core 域电源	-	-	1.12	-	V
V _{POR} ^a	V _{DD} 上电阈值	-	2.2	2.3	2.4	V
V _{PDR} ^a	VDD下电阈值	-	2.1	2.2	2.3	V
V _{PVD0}	可编程电压检测 (PVD)	V _{DD} rising	2.34	2.38	2.42	V
	國值 0	V _{DD} falling	2.24	2.28	2.32	V
V _{PVD1}	PVD 阈值 1	V _{DD} rising	2.44	2.48	2.52	V
		V _{DD} falling	2.34	2.38	2.42	V
V _{PVD2}	PVD 阈值 2	V _{DD} rising	2.54	2.58	2.62	٧
		V _{DD} falling	2.44	2.48	2.52	V
V _{PVD3}	PVD 阈值 3	V _{DD} rising	2.64	2.68	2.72	V

符号	参数	条件	最小值	典型值	最大值	单位
		V _{DD} falling	2.54	2.58	2.62	V
V _{PVD4}	PVD 阈值 4	V _{DD} rising	2.74	2.78	2.82	V
		V _{DD} falling	2.64	2.68	2.72	V
V _{PVD5}	PVD 阈值 5	V _{DD} rising	2.84	2.88	2.92	V
		V _{DD} falling	2.74	2.78	2.82	V
I _{DD(POR)} ^a	POR 功耗	-	-	2.5	-	uA
a. 中份计保	. т	<u>.</u>	•	•	•	•

a:由设计保证。

4.12 内置参考电压 (VREF)

内置 VREF 模块的作用主要为 ADC 电路提供参考电压。内置 VREFBUF 的具体电路组成模块及电气特性如表 4-18 所示。

表4-18 内置 VREF 的电气特性 a

符号	参数	条件	最小值	典型值	最大值	单位	备注
V _{DDA}	电源电压	-	2.4	3.3	3.63	V	-
Vouт	输出电压	-	-	1.1	-	V	-
ACC _{VREF}	输出电压精度	-	-	±4	±8	mV	-40°C ~ +125°C
γvref	温度系数	-	-	20	30	ppm/°C	-40°C ~ +125°C
a: 由设计俱						•	

a:由设计保证。

4.13 内置 32K 振荡器 (LOSC)

内置 32K 振荡器的电气特性如表 4-19 所示。

表4-19 内置 32K 振荡器电气特性

符号	参数	条件	最小值	典型值	最大值	单位
f _L SOSC ^a	内置 32K 振荡	V _{DDA} =3.3V, T _J =27°C	32.44	32.768	33.096	kHz
	器频率	V _{DDA} = 2.4V ~ 3.63V,	31.785	32.768	33.751	kHz
		T _J = -40°C ~ +125°C				
$\Delta_{TEMP(LSOSC)^b}$	内置 32K 振荡 器温漂	T _J = -40°C ~ +125°C	-3	-	3	%
tsu(Lsosc)b	内置 32K 振荡 器频率启动时间	-	-		100	μs
tstab(lsosc)b	内置 32K 振荡 器频率稳定时间	最终频率的 3%	-		150	μs
IDD(LSOSC) ^b	内置 32K 振荡 器工作功耗	-	-	0.6	0.8	μА

a: 基于特性测试, 未在生产中测试。

b: 由设计保证。

4.14 内置 25M 振荡器 (HOSC)

内置 25M 振荡器的电气特性如表 4-20 所示。

表4-20 内置 25M 振荡器电气特性

符号	参数	条件	最小值	典型值	最大值	単位
f _H sosc ^a	内置 25M 振荡器 频率	V _{DDA} =2.4V~3.63V, T _J =-40°C~+125°C	24.75	25	25.25	MHz
Δ TEMP(HSOSC) ^b	内置 25M 振荡器 温漂	T _J =-40°C~+125°C	-1	-	1	%
tsu(HSOSC) ^b	内置 25M 振荡器 频率启动时间	-	-	3	9	μs

符号	参数	条件	最小值	典型值	最大值	单位
tstab(hsosc) ^b	内置 25M 振荡器 频率稳定时间	最终频率的 1%	-	5.5	15	μs
IDD(HSOSC) ^b	内置 25M 振荡器 工作功耗	-	-	300	400	μΑ

a: 基于特性测试, 未在生产中测试。

b: 由设计保证。

4.15 锁相环 (PLL)

锁相环的电气特性如表 4-21 所示。

表4-21 PLL 电气特性 abc

符号	参数	条件	最小值	典型值	最大值	单位
f _{PLL_REF}	PLL 输入参考频率	-	4	-	30	MHz
f _{PLL_PFD}	PLL 内置 PFD 的输 入频率	-	4	-	10	MHz
D _P LL_IN	PLL 输入参考频率占 空比	-	45	-	55	%
D _{PLL_OUT}	PLL 输出时钟占空比	经过后置分频器	45	50	55	%
fvco_ouт	PLL VCO 输出频率	不经过后置分频器	200	-	400	MHz
f _{PLL_OUT}	PLL 输出频率	经过后置分频器	25	-	400	MHz
tLOCK	PLL 锁定时间	-	-	40	50	μs
Jitter	RMS 周期抖动	fPLL_OUT=200MHz; fvco_out=400MHz	-	350	400	ps
IDD(PLL)	PLL V _{DD} 功耗	f _{PLL_OUT} =200MHz; f _{VCO_OUT} =400MHz	-	200	600	μΑ
a: 由设计保	· 张证。		•	<u>'</u>	<u>'</u>	

符号	参数	条件	最小值	典型值	最大值	单位	
b: fpll_pfd = fpll_ref ÷ 前置分频器分频比,需确保 fpll_pfd 频率处于 4MHz ~ 10MHz 之间。							
c: f _{VCO_OUT} =	= f _{PLL_PFD} * 环路分频	器分频比,需确保环路分	频比在 30 ~	80 之间。			

4.16 模数转换器 (ADC)

模拟转换器的电器特性如表 4-22、表 4-23 和表 4-24 所示。

表4-22 ADC 电气特性 1ª

符号	参数	条件	最小值	典型值	最大值	单位
fadc	ADC 工作时钟	-	25	100	100	MHz
fs	采样率	-	0.0473	-	3.03	MSPS
ftrig	外部触发频率	f _{ADC} =100 MHz	-	-	3.03	MHz
VAIN	输入电压范围	V _{DDA} <3.3 V	0	-	V _{DDA}	V
	(ADCINx) ^b	V _{DDA} ≥3.3 V	0	-	3.3	V
Rs	采样通道输入阻抗	-	-	1	1.5	kΩ
C _{SH_S}	采样保持电容 ^c	-	-	2	-	pF

a: 由设计保证。

b: 当 ADCINx 大于最大值时,将导致不准确的转换。

c: ADC IP 内部采样保持电容。

表4-23 ADC 电气特性 2ª

符号	参数	条件	最小值	典型值	最大值	单位
tpu	上电时间	-	-	350	1	μs
t _{LATR}	触发转换延时	-	36	36	-	ns

符号	参数	条件	最小值	典型值	最大值	单位
tsamp	采样时间	-	5	-	500	1/f _{ADC}
tconv	转换时间	-	-	28	-	1/f _{ADC}
tconv_tot	总采样转换 时间	-	33	-	528	1/f _{ADC}
I _{DD(ADC)}	功耗	fs=3.03MSP S	-	2.3	2.7	mA
a. 由沿井伊道	 т					

a:由设计保证。

表4-24 ADC 电气特性 3ab

符号	参数	条件	最小值	典型值	最大值	単位
Offset Error	失调误差	V _{DDA} ≥ 2.4 V;	-	±2	-	LSBd
Gain Error ^c	増益误差	VREFP = 1.1V; f _{ADC} = 100MHz;	-	±0.1%	-	LSB
DNL	微分非线性	fs ≤ 3MSPS;	-	±1.5	-	LSB
INL	积分非线性	-40°C ~ +125°C	-	±3	-	LSB
ENOB	有效位数		10	10.5	-	bit
SINAD	信纳比		62	65	-	dB
SNR	信噪比		63	66	-	dB

a: 由设计保证。

b: ADC 性能在内部校准后测量。

c: 不包含 VREFBUF 偏差。

d: LSB = 0.805mV.

图4-2 ADC 特性图





图4-3 ADC 输入模型



- 1. Rs和 CsH_s 的值参见表 4-22。
- 2. 为保证 ADC 性能,需要在 ADC 的输入通道前加电容 Cin,推荐容值为 100pF。

4.17 数模转换器 (DAC)

DAC 为 10bit 分辨率, 支持 300kHz 的转换速率, 如表 4-25 所示。

表4-25 DAC 电气特性 a

符号	参数	条件	最小值	典型值	最大值	单位
V _{DDA}	电源电压	-	2.4	3.3	3.63	V
V _{REFP}	正参考电压	-	2.4	3.3	V_{DDA}	V
IDD(DAC)	功耗	-	-	-	100	μΑ
t _{stb}	稳定时间	-	-	3.33	5	μs
ENOB	有效位数	-	-	9	-	bit
DNL	微分非线性	-	-1	-	1	LSBb
INL	积分非线性	-	-2	-	2	LSB
Gain Error	增益误差	-	-0.5	-	0.5	%
Offset Error	失调误差	-	-8	-	8	LSB

a: 由设计保证。

b: 1LSB=V_{DDA}/1024。

4.18 可编程增益放大器 (PGA)

可编程增益放大器电气特性如表 4-26 所示。

表4-26 PGA 电气特性 abc

符号	参数	条件	最小值	典型值	最大值	单位
V _{DDA}	电源电压	-	2.4	-	3.63	V
Vouт	输出电压	-	0.3	-	V _{DDA} -0.3	V
CMIR	共模输入范围 d	-	0	-	0.5*V _{DDA}	V
VIOFFSET	输入失调电压	-	-	±1.5	-	mV
ΔV _{IOFFSET}	输入失调电压偏 移	-40°C ~ +125°C	-	-	10	μV/°C

符号	参数	条件	最小值	典型值	最大值	单位
I _{DD (PGA)}	功耗	空载	-	1.5	1.8	mA
CMRR	共模抑制比	直流测试	60		-	dB
PSRR	电源抑制比	10kHz	60	-	-	dB
Gain	正相增益值	-	-	2	-	-
		-	-	4	-	-
		-	-	8	-	-
		-	-	16	-	-
Rnetwork	R _{network} =RF/RIN ^e	Gain=2	-	20/20	-	kΩ
		Gain=4	-	20/60	-	
		Gain=8	-	20/140	-	
		Gain=16	-	20/300	-	
Gain Error	增益误差	内置电阻模式	-1	-	1	%
GBW	不同正相增益下	Gain=2	30	-	-	MHz
	的带宽值	Gain=4	20	-	-	
	(负载电容	Gain=8	15	-	-	
	5pF)	Gain=16	10	-	-	
SR	摆率	-	8	-	-	V/µs

a: 由设计保证。


b: 除非另有说明, 典型数据基于 TA=25℃, V_{DDA}=3.3V。

c: PGA 内置电阻模式。

d:增益较大时,共模输入范围受到输出摆幅的限制。

e: PGA gain =1+RF/RIN.

图4-4 PGA 结构框图



4.19 模拟比较器 (ACMP)

电压比较器, 其特性指标描述如表 4-27 所示。

表4-27 ACMP 电气特性 a

符号	参数	条件	最小值	典型值	最大值	单位
V _{DDA}	电源电压	-	2.4	3.3	3.63	V
V _{COM}	共模电压	-	0	-	V_{DDA}	V
VDIFF	有效差分输入电压 VINP-VINN	-	10	-	-	mV
t _{PU}	上电时间	-	-	100	-	μs
V _H ysb	迟滞电压	-	-	0	-	mV
		-	-	10	-	
		-	-	20	-	
		-	-	30	-	

符号	参数	条件	最小值	典型值	最大值	单位
IDD (ACMP)	功耗	-	-	250	290	μΑ
Vos	失调电压	-	-20	-	20	mV
t _{delay}	比较器翻转延时	1.65V/us for VINP&VINN	-	30	50	ns
		V _{DDA} /ns for VINP&VINN	-	20	50	

a: 由设计保证。

b: 迟滞电压偏差受供电和温度影响变化范围大,建议使用 30mV 档位。

4.20 温度传感器 (TSensor)

支持-40℃ ~ +125℃范围的检测,输出电压通过 ADC 进行采样,然后将码字转换成温度值。

表4-28 TSensor 电气特性 a

符号	参数	条件	最小值	典型值	最大值	单位
V _{DDA}	电源电压	-	2.4	3.3	3.63	V
Еоит	校准后精度 b	-	-3	-	3	℃
t _{PU}	上电时间 °	-	-	40	-	μs
tades	ADC 通道建立 时间 ^d	-	1	3	5	μs

a: 由设计保证。

b: 不包含环境温度误差和测试误差。

c: TSensor 跟随内部参考电压 VREF 启动。

d: TSensor 采样周期配置需大于 1us。

数据手册

4.21 集成电路 (I2C) 接口

I2C 接口满足 I2C 标准协议的时序要求,标准模式最大支持 100 kbit/s,快速模式最大支持 400 kbit/s。

图4-5 I2C 标准协议时序图




表4-29 标准模式 I2C 接口时序参数表

参数	符号	最小值	最大值	单位
SCL 时钟频率	f _{SCL}	0	100	kHz
启动保持时间	thd;sta	4.0	-	μs
SCL 低电平周期	t _{LOW}	4.7	-	μs
SCL 高电平周期	thigh	4.0	-	μs
启动建立时间	tsu;sta	4.7	-	μs
数据保持时间	thd;dat	0	3.45	μs
数据建立时间	tsu;dat	250	-	ns
SDA、SCL 上升 时间	tr	-	1000	ns
SDA、SCL 下降 时间	tr	-	300	ns
结束建立时间	tsu;sto	4.0	-	μs
开始与结束之间的 总线释放时间	tbuf	4.7	-	μs
总线负载	Сь	-	400	pF

表4-30 快速模式 I2C 接口时序参数表

参数	符号	最小值	最大值	单位
SCL 时钟频率	fscl	0	400	kHz
启动保持时间	thd;sta	0.6	-	μs
SCL 低电平周期	tLOW	1.3	-	μs
SCL 高电平周期	tнівн	0.6	-	μs
启动建立时间	tsu;sta	0.6	-	μs
数据保持时间	thd;dat	0	0.9	μs
数据建立时间	tsu;dat	100	-	ns
SDA、SCL 上升时间	tr	20	300	ns
SDA、SCL 下降时间	tf	20 × (V _{DD} / 5.5V)	300	ns
结束建立时间	tsu;sto	0.6	-	μs
开始与结束之间的总线释放时间	tBUF	1.3	-	μs
总线负载	Сь	-	400	pF

4.22 通用异步收发传输器 (UART)

UART 波特率配置的典型值为: 9,600bit/s、14,400bit/s、19,200bit/s、38,400bit/s、57,600bit/s、76,800bit/s、115,200bit/s、230,400bit/s、460,800bit/s。

波特率计算公式为: 当前波特率=uart_clk /(过采样倍数 x 分频系数)。用户可以根据需要配置合适的分频系数 (分频系数由整数分频和小数分频系数构成)。

4.23 同步串行外设接口 (SPI)

4.23.1 Motorola SPI Master 模式时序信息

表4-31 Motorola SPI Master 模式时序要求 (TBD)


缩写	含义	最小值	典型值	最大值	单位
t _{rsu}	建立时间,在 SPI_CLK 有效沿之前 SPI_RX 有效。	2	-	-	ns
t _{rho}	保持时间,在 SPI_CLK 有效沿之前 SPI_RX 有效。	1	-	-	ns

表4-32 Motorola SPI Master 模式波形特征 (TBD)

缩写	含义	最小值	典型值	最大值	单位
Fspi_clk ^a = 1/t _p	SPI_CLK 频率 =1/SPI_CLK 周期	-	-	33	MHz
tw	持续时间,SPI_CLK 高电 平和低电平持续时间。	-	0.5 * t _p	-	ns
t _{sd0}	延迟时间,SPI_CS_N 到 SPI_TX。	t _p - 5.2	t _p	t _p + 4.2	ns
t _{sd1}	延迟时间,SPI_TX 到 SPI_CS_N。	t _p - 4.2	t _p	t _p + 5.2	ns
t _{sd2}	延迟时间,SPI_CS_N 到 SPI_CLK。	2.0 * t _p - 5	2.0 * t _p	2.0 * t _p + 3.6	ns
t _{sd3}	延迟时间,SPI_CLK 到 SPI_CS_N。	t _p - 5	t _p	t _p + 3.6	ns
ttd	延迟时间,SPI_CLK 到 SPI_TX。	-3.6	0	3.9	ns
t _{tho}	保持时间,SPI_CLK 到 SPI_TX。	t _p * 0.50 - 3.6	t _p * 0.50	t _p * 0.50 + 3.9	ns

缩写	含义	最小值	典型值	最大值	单位
a: SPI_CLK 是	指 MCU 的 SPI_CLK 管脚,見	是 SPI 接口的时	钟。F _{SPI_CLK} 是护	旨 SPI 接口时钟的	り频率。

图4-6 Motorola SPI Master 模式时序图



4.23.2 Motorola SPI Slave 模式时序信息

表4-33 Motorola SPI Slave 模式时序要求 (TBD)

缩写	含义	最小值	典型值	最大值	单位
F _{SPI_CLK} = 1/t _p	SPI_CLK 频率 =1/SPI_CLK 周期	-	5	10	MHz
tw	持续时间,SPI_CLK 高电平和 低电平持续时间。	-	0.5 * t _p	-	ns
trsu	建立时间,在 SPI_CLK 有效 沿之前 SPI_RX 有效。	2	-	-	ns
trho	保持时间,在 SPI_CLK 有效 沿之前 SPI_RX 有效。	1	-	-	ns
tssu	建立时间,SPI_CS_N 有效到 SPI_CLK 有效。	2 * T _{clk_spi} ^a + 2	2 * t _p	-	ns

4 电气特性 数据手册

缩写	含义	最小值	典型值	最大值	単位			
t _{sho}	保持时间,SPI_CLK 无效到 SPI_CS_N 无效。	T _{clk_spi} + 2.5	t _p	1	ns			
a: T _{clk_spi} 是指:	a:Tclk_spi 是指 SPI 模块工作参考时钟的周期。							

表4-34 Motorola SPI Slave 模式波形特征 (Clock Phase = 0) (TBD)

	含义	最小值	典型值	最大值	单位
;	延迟时间, SPI_CS_N 有效到 SPI_TX 有效。	-	3 * T _{clk_spi} ^a + 8	4 * T _{clk_spi} ^a + 8	ns
;	延迟时间, SPI_CLK 有效到 SPI_TX 有效。	3 * T _{clk_spi} ^a + 5	3 * T _{clk_spi} ^a + 8	4 * T _{clk_spi} ^a + 10	ns
;	保持时间, SPI_CLK 有效到 SPI_TX 有效。	t _p * 0.50	-	-	ns

表4-35 Motorola SPI Slave 模式波形特征 (Clock Phase = 1) (TBD)

缩写	含义	最小值	典型值	最大值	单位
t _{td}	延迟时间, SPI_CLK 有效 到 SPI_TX 有 效。	3 * T _{clk_spi} ^a + 5	3 * T _{clk_spi} ^a + 8	4 * T _{clk_spi} ^a + 10	ns
ttho	保持时间, SPI_CLK 有效 到 SPI_TX 有 效。	t _p * 0.50	-	-	ns

2024-10-11 137

缩写	含义	最小值	典型值	最大值	单位
a: T _{clk_spi} 是指	SPI 模块工作参	考时钟的周期。			

图4-7 Motorola SPI Slave 模式时序图 (Clock Phase = 0)





图4-8 Motorola SPI Slave 模式时序图 (Clock Phase = 1)



4.23.3 TI 同步串行接口 Master 模式时序信息

表4-36 TI 同步串行接口 Master 模式时序要求 (TBD)

缩写	含义	最小值	典型值	最大值	单位
trsu	建立时间,在 SPI_CLK 有效沿 之前 SPI_RX 有效。	2	-	-	ns
trho	保持时间,在 SPI_CLK 有效沿	1	-	-	ns


缩写	含义	最小值	典型值	最大值	单位
	之前 SPI_RX 有效。				

表4-37 TI 同步串行接口 Master 模式波形特征 (TBD)

缩写	含义	最小值	典型值	最大值	单位
$F_{SPI_CLK}^a = 1/t_p$	SPI_CLK 频率 =1/SPI_CLK 周期	-	-	33	MHz
tw	持续时间,SPI_CLK 高电平 和低电平持续时间。	-	0.5 * t _p	-	ns
t _{sd0}	延迟时间,SPI_CLK 有效到 SPI_CS_N。	t _p - 5	t _p	t _p + 3.6	ns
ttd	延迟时间,SPI_CLK 到 SPI_TX。	-3.6	0	3.9	ns
t _{tho}	保持时间,SPI_CLK 到 SPI_TX。	t _p * 0.50 - 3.6	t _p * 0.50	t _p * 0.50 + 3.9	ns

a: SPI_CLK 是指 MCU 的 SPI_CLK 管脚,是 SPI 接口的时钟。FSPI_CLK 是指 SPI 接口时钟的频率。

图4-9 TI 同步串行接口 Master 模式时序图



4.23.4 TI 同步串行接口 Slave 模式时序信息

表4-38 TI 同步串行接口 Slave 模式时序要求 (TBD)

缩写	含义	最小值	典型值	最大值	单位
F _{SPI_CLK} = 1/t _p	SPI_CLK 频率 = 1/SPI_CLK 周期	-	5	10	MHz
tw	持续时间,SPI_CLK 高电平 和低电平持续时间。	-	0.5 * t _p	-	ns
t _{rsu}	建立时间,在 SPI_CLK 有效 沿之前 SPI_RX 有效。	2	-	-	ns
t _{rho}	保持时间,在 SPI_CLK 有效 沿之前 SPI_RX 有效。	1	-	-	ns
t _{ssu}	建立时间,SPI_CS_N 有效 到 SPI_CLK 有效。	2 * T _{clk_spi} ^a + 2	2 * t _p	-	ns
tsho	保持时间,SPI_CLK 无效到 SPI_CS_N 无效。	T _{clk_spi} + 2.5	t _p	-	ns

a: Tclk_spi 是指 SPI 模块工作参考时钟的周期。


表4-39 TI 同步串行接口 Slave 模式波形特征 (TBD)

缩写	含义	最小值	典型值	最大值	单位
t _{td}	延迟时间,SPI_CLK 有效到 SPI_TX 有 效。	3 * T _{clk_spi} ^a + 5	3 * T _{clk_spi} ^a + 8	4 * T _{clk_spi} ^a + 10	ns
t _{tho}	保持时间,SPI_CLK 有效到 SPI_TX 有 效。	t _p * 0.50	-	-	ns

a: Tclk_spi 是指 SPI 模块工作参考时钟的周期。

图4-10 TI 同步串行接口 Slave 模式时序图

Slave Mode



4.23.5 Microwire 接口 Master 模式时序信息


表4-40 Microwire 接口 Master 模式时序要求 (TBD)

缩写	含义	最小值	典型值	最大值	单位
t _{rsu}	建立时间,在 SPI_CLK 有效沿之前 SPI_RX 有效。	2	1	-	ns
trho	保持时间,在 SPI_CLK 有效沿之前 SPI_RX 有效。	1	-	-	ns

表4-41 Microwire 接口 Master 模式波形特征 (TBD)

缩写	含义	最小值	典型值	最大值	单位
FSPI_CLK = 1/tp	SPI_CLK 频率 = 1/SPI_CLK 周期	-	-	25	MHz
t _w	持续时间,SPI_CLK 高电平和低电平持续时间。	-	t _p * 0.50	-	ns
t _{sd0}	延迟时间,SPI_CS_N 有 效到 SPI_TX 有效。	t _p - 5.2	t _p	t _P + 4.2	ns
t _{sd1}	延迟时间,SPI_CLK 有效 到 SPI_CS_N 无效。	t _p - 5	t _p	t _p + 3.6	ns
ttho	保持时间,SPI_CLK 到 SPI_TX。	t _p * 0.50 - 3.6	t _p * 0.50	t _p * 0.50 + 3.9	ns

图4-11 Microwire 接口 Master 模式时序图



4.23.6 Microwire 接口 Slave 模式时序信息

表4-42 Microwire 接口 Slave 模式时序要求 (TBD)

缩写	含义	最小值	典型值	最大值	単位
FSPI_CLK = 1/tp	SPI_CLK 频率 = 1/SPI_CLK 周期	-	5	10	MHz
tw	持续时间,SPI_CLK 高电平和低电平持续时间。	-	t _p * 0.50	-	ns
trsu	建立时间,在 SPI_CLK 有 效沿之前 SPI_RX 有效。	2	-	-	ns
t _{rho}	保持时间,在 SPI_CLK 有 效沿之前 SPI_RX 有效。	1	-	-	ns
t _{ssu}	建立时间,SPI_CS_N 有 效到 SPI_CLK 有效。	2 * T _{clk_spi} ^a + 2	2 * t _p	-	ns
t _{sho}	保持时间,SPI_CLK 无效 到 SPI_CS_N 无效。	T _{clk_spi} + 2.5	t _p	-	ns
a: T _{clk_spi} 是指:	SPI 模块工作参考时钟的周期。	0			

表4-43 Microwire 接口 Slave 模式波形特征 (TBD)


缩写	含义	最小值	典型值	最大值	单位

2024-10-11 142

缩写	含义	最小值	典型值	最大值	单位
t _{td}	延迟时间,SPI_CLK 有效到 SPI_TX 有效。	3 * T _{clk_spi} ^a + 5	3 * T _{clk_spi} ^a + 8	4 * T _{clk_spi} a + 10	ns
ttho	保持时间,SPI_CLK 有效到 SPI_TX 有效。	t _p * 0.50	-	-	ns
					l.

a: Tclk_spi 是指 SPI 模块工作参考时钟的周期。

图4-12 Microwire 接口 Slave 模式时序图



5 封装信息

5.1 封装信息


3066M/3065P 系列产品采用 LQFP 封装,封装 Pin 脚数有 64/80,详细信息请见如下章节。

5.1.1 LQFP64 封装视图和封装参数

封装视图

LQFP64 封装外形图如图 5-1 所示。

图5-1 LQFP64 封装外形图



封装参数

封装参数如表 5-1 所示。

表5-1 LQFP64 封装参数表

参数	尺寸 (mm)		
	最小值	典型值	最大值
Α	-	-	1.60
A ₁	0.05	-	0.15
A ₂	1.35	1.40	1.45


参数	尺寸 (mm)		
	最小值	典型值	最大值
A ₃	0.59	0.64	0.69
b	0.18		0.27
b ₁	0.17	0.20	0.23
С	0.13	-	0.18
C1	0.117	0.127	0.137
D	11.95	12.00	12.05
D ₁	9.90	10.00	10.10
E	11.95	12.00	12.05
E ₁	9.90	10.00	10.10
е	0.50BSC		
L	0.53	-	0.70
L ₁	1.00REF		
R ₁	0.15REF		
R ₂	0.13REF		
θ	0°	3.5°	7°
θ ₁	0°	-	-
θ_2	11°	12°	13°
θ ₃	11°	12°	13°
aaa	0.08		
bbb	0.08		

5.1.2 LQFP80 封装视图和封装参数

封装视图

LQFP80 封装外形图如图 5-2 所示。

图5-2 LQFP80 封装外形图



封装参数

封装参数如表 5-2 所示。

表5-2 LQFP80 封装参数表

参数	尺寸 (mm)		
	最小值	典型值	最大值
Α	-	-	1.60
A1	0.05	-	0.15
A2	1.35	1.40	1.45

参数	尺寸 (mm)			
	最小值	典型值	最大值	
A3	0.59	0.64	0.69	
b	0.18	-	0.27	
b ₁	0.17	0.20	0.23	
С	0.13	-	0.18	
C1	0.12	0.127	0.134	
D	13.80	14.00	14.20	
D1	11.90	12.00	12.10	
Е	13.80	14.00	14.20	
E1	11.90	12.00	12.10	
е	0.50 BSC	0.50 BSC		
L	0.45	0.60	0.75	
L1	1.00REF			
L2	0.25BSC			
R1	0.08	-	-	
R2	0.08	-	0.20	
θ	0°	3.5°	7°	
θ ₁	0°	-	-	
θ_2	11°	12°	13°	
θ_3	11°	12°	13°	
aaa	0.08			
bbb	0.08			

5.1.3 物理参数

封装物理参数如表 5-3 所示。

表5-3 3066M/3065P 系列封装参数

参数 LQFP64	LQFP80
-----------	--------

参数	LQFP64	LQFP80
封装尺寸	12mm×12mmx1.6mm	14mm×14mmx1.6mm
管脚间距	0.5mm	0.5mm
管脚总数	64	80

5.2 封装热阻

在 JEDEC 标准环境中, 封装热阻如表 5-4 所示。

表5-4 封装热阻

封装类型	Өда	Өлв	θις	Unit
	(Thermal resistance of Junction to ambient)	(Thermal resistance of Junction to board)	(Thermal resistance of Junction to case)	
LQFP64	67.14	63.43	23.85	°C/W
LQFP80	61.16	56.86	23.24	°C/W

MCU 使用时应确保 MCU 结温不超过目标温度 (T_{J_max}: 125°C)。以 JEDEC 标准环境为例,MCU 在特定环境下的耗散功耗应满足以下等式:


 $T_J = T_A + P_H \times \theta_{JA}$, $T_J < T_{J_max}$

- θ_{JA}= MCU 与环境温度的热阻;
- T」= MCU 在施加耗散功耗 PH达到稳态后结温 (°C);
- T_A= 环境温度 (°C);
- P_H = MCU 使用功耗 (W);

Ref. JESD51-2, Integrated Circuit Thermal Test Method Environmental Conditions - Natural Convection (Still Air).

6 订购信息

图6-1 MCU mark 命名规则





缩略语

表A-1 缩略语

缩略语	英文	中文
ACK	Acknowledge	应答
ACMP	Analog Comparator	模拟比较器
ADC	Analog Digital Converter	模数转换器
AHB	Advanced High-performance Bus	先进高性能总线
APT	Advanced PWM Timer	高级 PWM 定时器
BSC	Basic dimension	基本尺寸
CAMP	Capture Module	捕捉器
CAN	Controller Area Network	控制器域网
CDM	Charge Device Model	器件带电模式
CFD	Clock Failure Detector	时钟失效检测
СММ	Clock Monitor Module	时钟频率监测
CMOS	Complementary Metal Oxide Semiconductor	互补金属氧化物半导体
CRC	Cyclic Redundancy Check	循环冗余校验
CRG	Clock and Reset Generator	时钟复位生成模快
DAC	Digital-to-analog converter	数模转换器
DMA	Direct Memory Access	直接内存访问

数据手册 A 缩略语

缩略语	英文	中文	
DMAC	Direct Memory Access Controller	直接存储器访问控制器	
DTCM	Data Tightly-Coupled Memory	数据紧耦合内存	
eAl	Embedded Artificial Intelligence	嵌入式智能	
EFT	Electrical Fast Transient	电快速瞬变脉冲群	
EMC	Electromagnetic Compatibility	电磁兼容性	
EMS	Electromagnetic Susceptibility	电磁敏感度	
EOC	End-of-Conversion	结束转换标志	
ESD	Electrostatic Discharge	静电放电	
FIFO	First In First Out	先进先出	
FPU	Floating Point Unit	浮点处理单元	
GPIO	General-purpose input/output	通用输入输出	
GPT	General PWM Timer	通用 PWM 定时器	
НВМ	Human Body Model	人体模式	
I2C	Inter-Integrated Circuit	集成电路接口	
IOCMG	I/O Control & Multiplex Generater	I/O 复用控制	
ITCM	Instruction Tightly-Coupled Memory	指令紧密耦合内存	
IWDG	Independent Watch Dog	独立看门狗	
JTAG	Joint Test Action Group	联合测试行动小组调试接口	
LQFP	Low-profile Quad Flat Package	薄型四方扁平封装	
LSB	Least Significant Bit	最低有效位	
MCU	Microcontroller Unit	微控制器单元	
MSB	Most Significant Bit	最高有效位	
NACK	Not Acknowledge	非应答	
PDR	Power Down Reset	掉电复位	

缩略语	英文	中文
PFC	Power Factor Correction	功率因数校正
PGA	Programmable Gain Amplifier	可编程增益放大器
PLL	Phase Locked Loop	锁相环
PMC	Power Manage Controller	电源控制
PMP	Physical Memory Protection	物理内存保护
PMU	Power Manager Unit	电源管理单元
POE	Port Output Enable	端口输出使能
POR	Power On Reset	上电复位
PPU	Position Process Unit	位置处理单元
PTU	Period Trigger Unit	周期触发单元
PVD	Programmable Voltage Detector	可编程电压检测器
PWM	Pulse Width Modulation	脉冲宽度调制
QDM	Quadrature Decoder Module	正交解码模块
QDU	Quadrature Decoder Unite	正交解码单元
QFN	Quad Flat No-lead Package	方形扁平式无引脚封装
REF	Reference dimension	参考尺寸
SARADC	Successive Approximation ADC	逐次逼近型 ADC
SCL	Serial Clock Line	串行时钟线
SDA	Serial Data Line	串行数据线
SOC	Start Of Conversion	启动转换
SPI	Serial Peripheral Interface	串行外设接口
SRAM	Static Random Access Memory	静态随机存取存储器
SYSCTRL	System Controller	系统控制
TSU	Time Stamp Unit	时间戳单元

数据手册 A 缩略语

缩略语	英文	中文
UART	Universal Asynchronous Receiver Transmitter	通用异步收发传输器
WDG	Watch Dog	看门狗
WFI	Wait For Interrupt	等待中断指令
WWDG	Windowed Watch Dog	窗口看门狗
XIP	Execute In Place	就地执行