3061M 系列

数据手册

文档版本 01

发布日期 2024-04-17

前言

概述

本文档提供 3061M 系列 MCU (Microcontroller Unit) 的功能概述、引脚定义、电气特性、封装和订购信息等。有关寄存器信息和更详细描述请参见《3061M 系列 技术参考指南》。

产品版本

与本文档相对应的产品版本如下。

产品名称	产品版本
3061M 系列	-

读者对象

本文档主要适用于以下工程师:

- 技术支持工程师。
- 软件/硬件开发工程师。

符号约定

在本文中可能出现下列标志,它们所代表的含义如下。

2024-04-17

符号	说明
▲ 危险	表示如不避免则将会导致死亡或严重伤害的具有高等级风险的危害。
▲ 警告	表示如不避免则可能导致死亡或严重伤害的具有中等级风险的危害。
<u></u> 注意	表示如不避免则可能导致轻微或中度伤害的具有低等级风险的危害。
须知	用于传递设备或环境安全警示信息。如不避免则可能会导致设备 损坏、数据丢失、设备性能降低或其他不可预知的结果。 "须知"不涉及人身伤害。
□ 说明	对正文中重点信息的补充说明。 "说明"不是安全警示信息,不涉及人身、设备及环境伤害信息。

修订记录

修订日期	版本	修订说明
2023-08-04	00B01	第 1 次临时版本发布。
2023-08-21	00B02	第 2 次临时版本发布。 刷新 2 功能概述,更新 3061M 系列化特性差 异表;
		刷新 4.13 内置 32K 振荡器(LOSC),优化 电气特性条件单位;
		刷新第 4.14 内置 25M 振荡器 (HOSC) ,优化电气特性条件单位;
		刷新 6 订购信息,更新 MCU mark 命名规则。
2023-08-31	00B03	第 3 次临时版本发布。
		刷新 3 引脚排列、引脚描述 pinout,补充

2024-04-17 ii

修订日期	版本	修订说明
		QFN32、QFN48 引脚排列图。
2023-10-08	00B04	第 4 次临时版本发布。
		刷新 2 功能概述功能概述中的表 1。
2024-02-02	00B05	第 5 次临时版本发布。
		补充 ADC 的输入通道 DAC_OUT 和 AVDD/3,刷新 ADC GPIO 触发源描述为 IO
		触发。 将部分 PGA 替换为 PGA1。
2024-02-26	00B06	第 6 次临时版本发布。
		删除 IWDG 中断规格。
2024-04-17	01	第 1 次正式版本发布。
		增加 2.1 系统系统功能框图。
		修改 3 引脚排列、引脚描述 pinout 内容。
		修改 4.4 MCU 功耗 MCU 功耗内容。
		修改 4.6 电磁兼容 (EMC) 特性节电磁兼容 (EMC) 特性内容。
		修改 4.8 IO 电气特性 IO 电气特性的表 1 内容。
		修改 4.12 内置参考电压 (VREF) 内置参考 电压 (VREF) 内容。
		修改 4.16 模数转换器 (ADC) 章节模数转换器 (ADC) 内容。
		修改 4.17 数模转换器 (DAC) 章节数模转换器 (DAC) 内容。
		修改 4.18 可编程增益放大器 (PGA) 章节可编程增益放大器 (PGA) 内容。
		修改 4.19 模拟比较器 (ACMP) 章节模拟比较器 (ACMP) 内容。
		修改 4.20 温度传感器 (TSensor) 章节温度 传感器 (TSensor) 内容。

2024-04-17 iii

修订日期	版本	修订说明
		修改 2.10 直接存储器访问控制器 (DMA) 章 节直接存储器访问控制器 (DMA) 内容。
		修改 2.13 正交编码器解码模块 (QDM) 章节 正交编码器解码模块 (QDM) 内容。
		修改 2.22 模数转换器 (ADC) 章节模数转换器 (ADC) 内容。
		修改 2 功能概述章节功能概述内容。
		修改 4.3 供电框图章节图 4-1 供电框图内容。

2024-04-17 iv

目 录

前 言	i
1 说明	1
2 功能概述	2
2.1 系统	4
2.2 处理器	4
2.3 嵌入式闪存 (eFLASH)	5
2.4 电源控制 (PMC)	6
2.4.1 供电方案	6
2.4.2 电源监控	7
2.4.3 低功耗模式	8
2.5 时钟复位生成 (CRG)	8
2.6 时钟监测模块 (CMM)	10
2.7 I/O 复用控制 (IOCMG)	11
2.8 通用 I/O (GPIO)	11
2.9 系统配置控制器 (SYSCTRL)	11
2.10 直接存储器访问控制器 (DMA)	12
2.11 循环冗余校验计算单元 (CRC)	12
2.12 捕获模块 (CAPM)	13
2.13 正交编码器解码模块 (QDM)	13
2.14 高级 PWM 定时器 (APT)	14
2.15 通用 PWM 定时器 (GPT)	15
2.16 基本定时器 (TIMER)	15
2.17 看门狗 (WDG)	16

2.18 集成电路接口 (I2C)	16
2.19 通用异步收发传输器 (UART)	17
2.20 同步串行外设接口 (SPI)	18
2.21 CAN 控制器	18
2.22 模数转换器 (ADC)	19
2.23 可编程增益放大器 (PGA)	20
2.24 数模转换器 (DAC)	20
2.25 模拟比较器 (ACMP)	21
3 引脚排列、引脚描述 pinout	22
4 电气特性	
4.1 绝对最大额定值	
4.2 工作环境参数	
4.3 供电框图	
4.4 MCU 功耗	
4.5 电源上下电斜率	
4.6 电磁兼容 (EMC) 特性	
4.7 电气敏感特性	63
4.8 IO 电气特性	64
4.9 RESETN 电气特性	69
4.10 闪存 (Flash memory)	70
4.11 电源管理单元 (PMU)	71
4.12 内置参考电压 (VREF)	72
4.13 内置 32K 振荡器(LOSC)	72
4.14 内置 25M 振荡器(HOSC)	73
4.15 锁相环 (PLL)	74
4.16 模数转换器 (ADC)	75
4.17 数模转换器 (DAC)	77
4.18 可编程增益放大器 (PGA)	78
4.19 模拟比较器 (ACMP)	80
4.20 温度传感器 (TSensor)	81
4.21 集成由改(120)培口	82

4.22 通用异步收发传输器 (UART)	83
4.23 同步串行外设接口 (SPI)	84
4.23.1 Motorola SPI Master 模式时序信息	84
4.23.2 Motorola SPI Slave 模式时序信息	85
4.23.3 TI 同步串行接口 Master 模式时序信息	87
4.23.4 TI 同步串行接口 Slave 模式时序信息	89
4.23.5 Microwire 接口 Master 模式时序信息	90
4.23.6 Microwire 接口 Slave 模式时序信息	91
5 封装信息	93
5.1 封装信息	93
5.1.1 LQFP32 封装视图/封装参数	93
5.1.2 LQFP48 封装视图/封装参数	95
5.1.3 QFN32 封装视图/封装参数	97
5.1.4 QFN48 封装视图/封装参数	99
5.1.5 物理参数	101
5.2 封装热阻	101
6 订购信息	103
	404

插图目录

图 2-2 系统功能框图	4
图 2-3 MCU 供电示意图	7
图 2-4 低功耗模式切换示意图	8
图 3-1 LQFP32 引脚排列	22
图 3-2 LQFP48 引脚排列	23
图 3-3 QFN32 引脚排列	24
图 3-4 QFN48 引脚排列	25
图 4-1 供电框图	61
图 4-2 ADC 特性图	77
图 4-3 ADC 输入模型	77
图 4-4 PGA 结构框图	80
图 4-5 I2C 标准协议时序图	82
图 4-6 Motorola SPI Master 模式时序图	85
图 4-7 Motorola SPI Slave 模式时序图 (Clock Phase = 0)	87
图 4-8 Motorola SPI Slave 模式时序图 (Clock Phase = 1)	87
图 4-9 TI 同步串行接口 Master 模式时序图	88
图 4-10 TI 同步串行接口 Slave 模式时序图	90
图 4-11 Microwire 接口 Master 模式时序图	91
图 4-12 Microwire 接口 Slave 模式时序图	92
图 5-1 LQFP32 封装外形图	94

2024-04-17 viii

图 5-2 LQFP48 封装外形图	96
图 5-3 QFN32 封装外形图	98
图 5-4 QFN48 封装外形图	100
图 6-1 MCU mark 命名规则	103

2024-04-17 ix

表格目录

表 2-1 3061M 系列化特性差异表	2
表 2-2 读/编程/擦除权限控制关系表	6
表 3-1 管脚信息表	25
表 3-2 管脚复用信号描述列表	48
表 4-1 极限工作条件参数 ^a	59
表 4-2 推荐工作条件	60
表 4-3 工作电流 ^a	61
表 4-4 sleep 模式工作电	62
表 4-5 deepsleep 模式工作电流	62
表 4-6 电源上下电斜率	62
表 4-7 EMS 特性	63
表 4-8 ESD 极限参数	63
表 4-9 电气敏感度	64
表 4-10 I/O 静态特性	64
表 4-11 输出电压特性 ^a	65
表 4-12 输出电流特性 ^a	66
表 4-13 I/O 交流特性 ^a	67
表 4-14 RESETN 引脚特性 ^a	69
表 4-15 闪存特性	70
表 4-16 闪存耐用性与数据保持特性	70

2024-04-17

表 4-17 PMU 特性71
表 4-18 内置 VREF 的电气特性 ^a 72
表 4-19 内置 32K 振荡器电气特性72
表 4-20 内置 25M 振荡器电气特性73
表 4-21 PLL 电气特性 ^{ab}
表 4-22 ADC 电气特性 1 ^a
表 4-23 ADC 电气特性 2 ^a
表 4-24 ADC 电气特性 3 ^{ab}
表 4-25 DAC 电气特性 ^a
表 4-26 PGA 电气特性 abc
表 4-27 ACMP 电气特性 ^a 80
表 4-28 TSensor 电气特性 a
表 4-29 标准模式 I2C 接口时序参数表82
表 4-30 快速模式 I2C 接口时序参数表83
表 4-31 Motorola SPI Master 模式时序要求84
表 4-32 Motorola SPI Master 模式波形特征84
表 4-33 Motorola SPI Slave 模式时序要求85
表 4-34 Motorola SPI Slave 模式波形特征(Clock Phase = 0)86
表 4-35 Motorola SPI Slave 模式波形特征(Clock Phase = 1)86
表 4-36 TI 同步串行接口 Master 模式时序要求87
表 4-37 TI 同步串行接口 Master 模式波形特征88
表 4-38 TI 同步串行接口 Slave 模式时序要求89
表 4-39 TI 同步串行接口 Slave 模式波形特征89
表 4-40 Microwire 接口 Master 模式时序要求90
表 4-41 Microwire 接口 Master 模式波形特征90
表 4-42 Microwire 接口 Slave 模式时序要求91
表 4-43 Microwire 培口 Slave 模式油形特征 91

表 5-1 LQFP32 封装参数表	94
表 5-2 LQFP48 封装参数表	
表 5-3 QFN32 封装参数表	98
表 5-4 QFN48 封装参数表	100
表 5-5 3061M 系列封装参数	101
表 5-6 封装热阻	102
表 A-1 缩略语	104

2024-04-17 xii

数据手册 1 说明

1 说明

本文档提供有关 3061M 系列产品 MCU 的功能概述、引脚定义、电气特性、封装和订购信息等。有关寄存器信息和更详细描述请参见《3061M 系列 技术参考指南》。

2 功能概述

3061M 系列 MCU 产品基于高性能 RISC-V CPU 核,工作频率最高到 150MHz,集成了 FPU(Floating Point Unit)浮点处理单元,支持浮点乘法、除法和开方等复杂数学运算指令,支持 32KB 的 SRAM(Static Random Access Memory)和最高 128KB 的 Flash 存储单元。该 MCU 集成最多 4 组高级 PWM(Pulse Width Modulation)定时器,最多可支持 1 路独立电机 PWM 控制和 1 路 PFC(Power Factor Correction)控制应用。内置 1 个 12bit ADC(Analog Digital Converter)(3MSPS,最多 19 通道)、1 个 10bit DAC(Digital to Analog Conversion)、2 个正交解码器、1 个比较器和 2 个 PGA(Programmable Gain Amplifier)放大器。最多支持 2 个 SPI(Serial Peripheral Interface)、4 个 UART(Universal Asynchronous Receiver Transmitter)、2 个 I2C(Inter-Integrated Circuit)等通讯接口、2 个看门狗模块、4 个基本 Timer、1 个系统Timer,支持多达 44 个通用 GPIO(General-purpose input/output)管脚。支持环境温度-40°C ~+105°C,电压范围 2.4V ~ 3.63V。产品系列提供 32pin ~ 48pin 封装。

表2-1 3061M 系列化特性差异表


型号		3061MNPICA/ 3061MNNICA	3061MNPIKA/ 3061MNNIKA	3061MNPIC8/ 3061MNNIC8	3061MNPIK8/ 3061MNNIK8	
封装 L		LQFP48/ QFN48	LQFP32/ QFN32	LQFP48/ QFN48	LQFP32/ QFN32	
Code Fla	sh	128 KB 64KB		64KB		
Data Flas	sh	Configurable				
SRAM		32KB				
CPU		RISC-V, 150MHz				
		FPU				
PWM	APT (每组	4 (APT0~3)	3 (APT0~2)	4 (APT0~3)	3 (APT0~2)	

型号		3061MNPICA/ 3061MNNICA	3061MNPIKA/ 3061MNNIKA	3061MNPIC8/ 3061MNNIC8	3061MNPIK8/ 3061MNNIK8		
	APT含						
	2路						
	PWM)						
	GPT	4					
	CAPM	3					
	QDM	2	1	2	1		
通用 32 位 timer		4					
通讯	SPI	2					
	UART	4					
	I2C	2					
	CAN	1					
模拟	ADC	1					
	通道数	14ch	11ch	14ch	11ch		
	DAC	1					
	ACMP	1					
	PGA	2					
	TSenso r	支持					
GPIO	GPIO 总数	44	28	44	28		
	5V 容忍 GPIO 数	27	14	27	14		
Watchdog 2, IWDG+WWDG							
时钟		内部时钟: 25MHz ±1%, 32kHz; 外部时钟: 4MHz~30MHz					
DMA 通道数		6					
供电范围		2.4V ~ 3.63V					
工作温度		T _A : -40°C ~ +105°C					
		TJ: -40℃ ~ +125℃					

2.1 系统

MCU 集成高性能 RISC-V CPU 内核,可为浮点或定点程序提供高达 150MHz 的信号处理能力。内部集成高性能模拟模块,并与 APT 模块紧密耦合,支持更好的实时信号链性能。各种业界通用通信接口(如 UART、I2C、SPI 等)不仅支持与其他设备连接,还提供了多个管脚复用选项,可实现灵活的单板布局。MCU 能够应用于众多场景,如消费类、工业类或 IoT 类等场景。

图2-2 系统功能框图



2.2 处理器

处理器是一个基于 RISC-V ISA 设计的 32bit MCU 核, 具有以下特点:

- 支持 RV32IMCF 指令集(I: 32bit 整型基础指令集; M: 整型乘除扩展; C: 16bit 压缩指令扩展; F: 单精度浮点扩展) + 自定义指令集。
- 支持 Machine 和 User 特权模式。
- 支持物理内存保护 PMP (Physical Memory Protection)。
- 单发射 3 级顺序流水线微架构。

- 支持静态分支预测。
- 支持最大 4G Byte 地址空间,具体可访问范围由 MCU 总线架构决定。
- 支持通过 ITCM (Instruction Tightly-Coupled Memory) 接口访问指令和数据。
- 支持通过 DTCM (Data Tightly-Coupled Memory) 接口访问数据。
- 支持系统通过外部 AHB (Advanced High-performance Bus) 总线接口 (AHBS)
 访问 ITCM 和 DTCM。
- 支持 AHB 外设总线 (AHBM) 访问系统外设寄存器。
- 支持小端数据排布。
- 支持直接和向量中断模式。
- 支持 WFI (Wait For Interrupt) 低功耗模式。
- 支持 RISC-V 标准调试机制。
- 支持通过 AHB 外设总线访问的定时器 Mtimer。

RISC-V 相关文档:

- RISC-V 指令集非特权标准, https://github.com/riscv/riscv-isa-manual/releases/download/archive/riscv-spec-v2.2.pdf。
- RISC-V 指令集特权标准, https://github.com/riscv/riscv-isa-manual/releases/download/archive/riscv-privileged-v1.10.pdf。
- RISC-V 汇编编程手册, https://github.com/riscv-non-isa/riscv-asm-manual/blob/master/riscv-asm.md。
- RISC-V 调试标准, https://github.com/riscv/riscv-debug-spec/releases/download/task_group_vote/riscv-debug-draft.pdf。

2.3 嵌入式闪存 (eFLASH)

提供高达 128KB 的嵌入式闪存,可以用于程序与数据的存储。

提供保护机制控制不同的操作源对 4 个分区读/编程/擦除权限, 提供 2 个保护状态控制:

- protection_level 0: 无特殊保护
- protection level 1:调试接口部分区域无法操作

具体如表 2-2 所示。

表2-2 读/编程/擦除权限控制关系表

区域	protection_level	用户程序		调试接口			
		读	编程	擦除	读	编程	擦除
main_rgn0	0	是	是	是	是	是	是
	1	是	是	是	否	否	否
main_rgn1	0	是	是	是	是	是	是
	1	是	是	是	是	是	是
info_rgn0	1/0	是	否	否	是	否	否
info_rgn1	0	是	是	是	是	是	是
	1	是	否	否	是	否	否

- 支持 XIP (eXecute In Place)。
- 支持指令执行加速。
- 支持错误码纠错能力:纠一检二。

2.4 电源控制 (PMC)

PMC (Power Manage Controller) 通过对 MCU 内部电源的管理,实现 MCU 的上/下电时序、开/关机功能和低功耗模式切换。


2.4.1 供电方案

MCU 支持的工作电压范围为 $2.4V \sim 3.63V$ 。针对特定外设,MCU 提供了几种不同的电源:

- V_{DD} 是数字域电源,为内部调压器、FLASH、I/O 管脚、LOSC 等供电,通过 VDD/VDDA 管脚从外部提供。
- V_{DDA} 是模拟域电源,为模拟资源,如 ADC、DAC、ACMP、PGA、温度传感器 (TSensor)、PLL、HOSC 等供电,通过 VDD/VDDA 管脚从外部提供。
- V_{AON} 是常电域电源,为常电电路、PMC、唤醒 IO 等供电,通过 VDD/VDDA 管脚从外部提供。

● V_{CORE} 是 MCU 内部 CORE 域的数字电源,为数字外设、SYSRAM 和 FLASH 供电。V_{CORE} 由嵌入式线性调压器 CLDO 提供,可配置关闭。

图2-3 MCU 供电示意图



2.4.2 电源监控

上电复位 (POR) /掉电复位 (PDR)

MCU 具有一个集成的 POR(Power On Reset)/ PDR(Power Down Reset),在所有功耗模式下都有效。

上电期间,POR 将使 MCU 保持复位状态,直到 V_{DD} 电源电压达到 POR 阈值。此时,将释放 MCU 复位信号并使能 CLDO,启动用户程序。在掉电期间, V_{DD} 电源电压降至 PDR 阈值时,MCU 再次被置于复位状态。

可编程电压检测器 (PVD)

可以使用 PVD(Programmable Voltage Detector)监视 V_{DD} 电源电压,方法是将 V_{DD} 与预设阈值电压比较,判断电压是否超出预期。当 V_{DD} 低于 PVD 下降沿阈值或上升 沿阈值时,可以产生 PVD 输出中断。该功能的用处之一是可以在中断服务程序中执行 紧急关闭系统的任务。

2.4.3 低功耗模式


默认情况下,系统复位或上电复位后,MCU进入工作模式。系统提供了多个低功耗模式,可在 CPU 不需要运行时节省功耗。由用户根据应用选择具体的低功耗模式,以在低功耗、短启动时间和可用唤醒源之间寻求最佳平衡。MCU 有两种低功耗模式:

- 睡眠模式: CPU 时钟关闭,但所有外设都可以运行,并在发生中断时唤醒 CPU。
- 深睡眠模式: CLDO 关闭, V_{CORE} 域断电。此时, V_{CORE} 域中的时钟都会停止, PLL、HOSC 和 XTAL 振荡器被禁止。仅 AON 域正常工作, LOSC 为 V_{AON} 域提供工作时钟。

此外,还可以通过以下方法降低工作模式下的功耗:

- 降低系统时钟频率。
- 不使用某外设时,关闭其时钟。

图2-4 低功耗模式切换示意图



2.5 时钟复位生成 (CRG)

CRG (Clock and Reset Generator) 时钟复位生成器为 MCU 各模块提供时钟和复位控制。将不同的源时钟分发到系统总线和各个外设,也对时钟进行门控管理用于低功耗控制。

MCU 共有 5 种类型的复位源: 电源复位、管脚复位、电压监控复位、看门狗复位和软件复位。

源时钟用于衍生 MCU 各模块所需的时钟。MCU 共有三个源时钟:HOSC、LOSC 和XTAL。

HOSC

HOSC 是 MCU 集成的高精度高速振荡器,提供 25MHz 时钟 clk_hosc。clk_hosc 是 MCU CORE 电源域的默认时钟。

• LOSC

LOSC 是 MCU 集成的低速振荡器,提供 32kHz 时钟 clk_losc。clk_losc 是 MCU AON 电源域的默认时钟,也为 IWDG(Independent Watch Dog)模块提供计数时钟。

XTAL

XTAL 支持高速外部晶体或外部时钟源,提供 4MHz~30MHz 时钟 clk_xtal。

衍生时钟为 MCU 内部各模块提供工作时钟,主要有以下时钟资源:

hclk

hclk 为系统主工作时钟,系统复位后默认选择 clk_hosc 为系统时钟。其时钟源有:

- clk_hosc (默认值)
- clk xtal
- clk_pll_pst1 (PLL 输出,最大 150MHz)
- clk_losc (clock_fail 模式触发时,切换到该时钟;功能详细描述请参见 《3061M 系列 技术参考指南》中"6 时钟频率监控(CMM)"的内容)

hclk 为 CPU、SYSRAM、高速外设以及总线 SYS_BUS 提供时钟。高速外设有:

- DMA
- CMM
- GPIO0~5
- APT0~3
- GPT0~3
- QDM0~1
- CRC (Cyclic Redundancy Check)
- CAPM0~2
- EFC
- SPI0~1
- UART0~3
- I2C0~1
- TIMER0~3

- WWDG (Windowed Watch Dog)
- ADC 控制器
- PGA 控制器
- ACMP 控制器
- DAC 控制器
- ADCVREF 控制器
- clk_pst2_100m

clk_pst2_100m 主要为 ADC 提供工作时钟,最大支持 100MHz,其时钟源有:

- clk_hosc (默认值)
- clk xtal
- clk_pll_pst2 (PLL 输出时钟,最大 100MHz)
- clk_adc

clk_adc 为 ADC 部分工作时钟,最大支持 100MHz 。其时钟源有:

- clk_pst2_100m (默认值)
- hclk
- clk_1m

clk_1m 为 ADC 和 eFLASH 做计数时钟使用,最大支持 1MHz, 其时钟源有:

- clk_hosc (默认值)
- clk_xtal

2.6 时钟监测模块 (CMM)

CMM (Clock Monitor Module) 时钟监测模块使用参考时钟来检测目标时钟的频率和目标时钟是否失效。

CMM 模块有以下特件:

- 支持参考时钟 4 选 1。
- 支持参考时钟最大 32 分频。
- 支持目标时钟 4 选 1。
- 支持目标时钟最大8192分频。
- 支持检测目标时钟的频率。
- 支持检测目标时钟是否失效 (CFD 功能)。
- 支持目标时钟失效自动保护,产生系统事件输出到 APT 模块。

CMM 模块功能详细描述请参见《3061M 系列 技术参考指南》中"6 时钟频率监控(CMM)"的内容。

2.7 I/O 复用控制 (IOCMG)

IOCMG (I/O Control & Multiplex Generater) 实现对 MCU I/O 管脚的状态控制和功能复用管理。除特殊说明外,所有 I/O 管脚默认为 GPIO 输入功能。

IOCMG 能够为 I/O 管脚提供以下可配置特性:

- 上/下拉
- 施密特输入开/关
- 输出驱动能力
- 输出信号边沿快/慢
- 数字/模拟模式切换
- 复用功能选择

2.8 通用 I/O (GPIO)

本系统支持 6 组 GPIO 控制器,即 GPIO0 ~ GPIO5。每组 GPIO 控制器提供 8 个可编程的 GPIO。

每个 GPIO 可以独立配置为输入或者输出,输入和输出的电平状态均可以通过寄存器读出。作为输入 GPIO 时,可作为中断源,中断触发类型可以配置为高电平/低电平/上升沿/下降沿/双沿触发;作为输出 GPIO 时,每个 GPIO 都可以独立地清 0 或置 1。

2.9 系统配置控制器 (SYSCTRL)

系统控制器 SYSCTRL (System Controller) 包含一组配置寄存器,其主要用途如下:

- 为系统关键寄存器提供写保护控制。
- 系统复位事件次数统计。
- 触发系统软件复位。
- 触发软件中断。
- 系统状态查询。

2024-04-17

- 提供可读可写的通用寄存器。
- APT 同时启动配置。
- APT 管脚事件数字滤波配置。
- PVD 阈值和使能控制。
- XTAL 管脚时钟模式控制。
- SYSRAM 分区配置。

2.10 直接存储器访问控制器 (DMA)

DMA (Direct Memory Access) 是一种高速的数据传输操作,不通过 CPU,直接在存储器和外设、外设和外设、存储器和存储器之间进行数据传输,减轻 CPU 的负担并减少了 CPU 中断处理开销。

MCU 中 DMA 有如下特性:

- 支持 8bit、16bit、32bit 数据位宽传输。
- 支持 1 个位宽为 32bit 的 Master 总线接口用于数据传输。
- 支持6个DMA通道,每个通道可配置用于一种单向传输。
- 支持 4 级优先级,每个通道可配置不同的优先级。
- 支持 Burst 传输,每个通道可配置 Burst 传输的个数。
- 支持源地址和目的地址自动递增或不递增。
- 支持 DMA (Direct Memory Access) 流控和外设流控。
- 支持链表。

DMA 控制的功能详细描述请参见《3061M 系列 技术参考指南》中"10 直接存储器访问控制器(DMA)"的内容。

2.11 循环冗余校验计算单元 (CRC)

本系统提供 1 个 CRC 模块。CRC 是循环冗余校验计算单元的简称,支持 4 种多项式 (CRC8-07 / CRC16-1021 / CRC16-8005 / CRC32-04C11DB7) 可配,并支持初始值、结果异或值、输入数据反转、输出数据反转等参数可配,可以被使用以产生 CRC 码值。

CRC 校验通常用来校验数据传输或者存储过程的数据完整性,是数据通信领域最常用的一种差错校验码。

2.12 捕获模块 (CAPM)

CAPM (Capture Module) 用于捕获 MCU 管脚输入信号的边沿,记录边沿到来时对应的时间戳,可用于通用数字信号捕获场景,也可实现电机专用场景,如:霍尔传感器,PWM 波通信等应用。

CAPM 模块有如下特性:

- 支持 3 路捕获通道 (分别是 CAPM0、CAPM1 和 CAPM2)。
- 支持输入滤波(支持过滤毛刺宽度 1~8192 个时钟周期),输入预分频(2~510 偶数分频)。
- 支持输入电平实时检测。
- 支持对边沿个数的统计。
- 支持对统计的边沿个数进行比较。
- 支持 32bit TSR (Time-Stamp Register) 计数器,支持使用分频时钟进行计数。
- 支持每路通道捕获最多 4 个事件,保存最多 4 个事件时间戳,支持捕获溢出检测。
- 支持循环捕获,单轮次捕获。
- 支持时间计数相位同步功能,同步输入(APT硬件同步、软件同步),同步输出。
- 支持复位工作状态,不复位配置寄存器。
- 支持产生 DMA 请求。
- 支持仿真器调试,暂停捕获通道中的 TSR 计数。

2.13 正交编码器解码模块 (QDM)

QDM(Quadrature Decoder Module)用于对接增量编码器,针对增量编码器输出的 A/B/Z 三相信号进行解码,记录位置信息、方向信息和时间信息。QDM 内部集成了正交解码单元 QDU(Quadrature Decoder Unite)、位置处理单元 PPU(Position Process Unit)、时间戳单元 TSU(Time Stamp Unit)、周期触发单元 PTU(Period Trigger Unit),实现了多种类型的增量编码器解码,支持 1X/2X/4X 倍频解码,支持位置计数的多种校准模式、初始化模式、锁存模式,可编程的位置区间内计时,可编程的时间区间内计数位置,A/B 相信号看门狗等功能。用于绝对位置记录、相对位置记录、旋转速度计算等应用场景。

QDM 模块有以下特性:

- 支持解码 4 种类型的增量编码器:正交型编码器、脉冲方向型编码器、非标准 TYPE1 型编码器和非标准 TYPE2 型编码器。
- 支持 A/B/Z 相信号滤波(支持过滤毛刺宽度 1~8192 个时钟周期),支持 A/B/Z 相信号极性选择,支持 A/B 相信号互换。
- 支持倍频解码: 1X, 2X, 4X 倍频解码。
- 支持 PPU 位置计数,位宽 32bit,支持独立使能,支持 3 种计数模式。
- 支持 PPU 位置计数复位, 4 种复位模式。
- 支持 PPU 位置计数初始化, 3 种初始化模式。
- 支持 PPU 位置计数锁存, 3 种 Z 相锁存模式, 2 种锁存模式 (支持软件触发锁存, PTU 触发锁存)。
- 支持 PPU 位置计数比较功能,支持位置比较缓存模式,支持比较输出同步信号。
- 支持 TSU 时间戳记录,位宽 32bit,可配置的位置区间内,TSU 产生时间戳(记录时间),用于速度计算。
- 支持 PTU 周期触发,位宽 32bit,可配置的时间区间内,触发 PPU 产生位置记录 (记录位置)。
- 支持 PTU 看门狗模式, 位宽 32bit, 检测 A/B 信号输入。
- 支持 DMA 访问。
- 支持仿真器接入,3种接入模式。

QDM 功能详细描述请参见《3061M 系列 技术参考指南》中"13 正交解码模块(QDM)"的内容。

2.14 高级 PWM 定时器 (APT)

APT: 高级 PWM 定时器,可以产生 PWM 波控制外部开关器件的导通和关断,广泛应用于数字电机控制、开关电源控制等领域。

每个 APT 模块有两个 PWM 输出 (APTx_PWMA 和 APTx_PWMB), 支持以下特性:

- 用于周期和频率控制的专用 12 位分频计数器 DIVCNT 和 16 位时基计数器 TCCNT。
- 两个 PWM 输出(APTx_PWMA 和 APTx_PWMxB),可配置成以下波形:
 - 两个独立 PWM 输出,单向计数非对称模式;
 - 两个独立 PWM 输出,双向计数对称模式;

- 两个独立 PWM 输出,双向计数非对称模式。
- 通过软件对 PWM 信号进行异步控制。
- 支持与其他 APT 同步相位操作。
- 支持死区生成,具有独立的上升沿和下降沿延迟控制。
- 故障条件下支持周期性保护和持续性保护。
- 故障条件下可以强制 PWM 输出为高电平、低电平或高阻态。
- 故障信号可以触发事件中断。
- 计数器计数到指定时刻可以触发定时中断,可以按比例缩减定时中断以减少 CPU 开销。
- 计数器计数到指定时刻可以触发 ADC 启动转换 (Start Of Conversion, SOC)、
 产生 DMA 传输请求。

2.15 通用 PWM 定时器 (GPT)

GPT (General PWM Timer) 通用 PWM 定时器可以产生 PWM 波。

MCU 提供 4 个 GPT 模块,每个 GPT 模块可以输出一路 PWM 波,对于每个 GPT 支持以下特性:

- 支持 12 位分频计数器 DIVCNT、16 位时基计数器 TCCNT。
- 占空比 0~100%可配。
- 支持输出无限个数或有限个数 PWM 波。
- 支持在 TCCNT 计数到计数周期值时产生周期中断、DMA 请求、触发 ADC 采样。
- 支持在有限个数 PWM 输出结束时产生通道输出完成中断、DMA 请求、触发ADC 采样。

2.16 基本定时器 (TIMER)

TIMER 模块主要实现定时和计数功能,可以供程序用作定时和计数。

TIMER 模块具有以下特点:

- 支持将 clk_timer 在 TIMER 内部进行 3 档预分频: 1、16、256 倍分频。
- 支持 32bit/16bit 减计数。

- 支持3种计数模式:自由运行模式、周期模式和单次计数模式。
- 支持随时读取当前的计数值。
- 支持产生 DMA 请求、产生触发 ADC 启动采样的信号。
- 支持当计数值减到 0 时会产生 TIMER 定时中断。
- 支持当 DMA 请求溢出时产生 DMA 请求溢出中断。

2.17 看门狗 (WDG)

本系统提供 2 个看门狗模块,分别为 WWDG(Windowed Watch Dog)和 IWDG (Independent Watch Dog)。

WWDG 基于总线时钟进行计数,计数支持分频。内部 16bit 减法计数器自由计数,支持超时时间间隔可配置,支持寄存器锁定,支持超时中断和复位信号产生,并在调试模式下自动停止计数。支持窗口模式和非窗口模式,支持计数当前值可查询。

IWDG 基于内部 LOSC 时钟进行计数,计数支持分频,内部 8bit 减法计数器自由计数,不支持中断信号产生,除此之外的行为与 WDG (Watch Dog) 一致。

看门狗用于在系统异常情况下,一定时间内发出中断或复位信号,防止 MCU 挂死。

2.18 集成电路接口 (I2C)

I2C 控制器支持 Master (主机)和 Slave (从机)接口,完成 CPU 对 I2C 总线上连接的从机的读写访问,或者响应 I2C 总线上连接的主机的读写访问。I2C 控制器的主机和从机兼容 NXP I2C-bus specification and user manual version 6.0 协议。

I2C 控制器具有以下特性:

- 支持 Master (主机) 作为 Master-Transmitter 或者 Master-Receiver 工作。
- 支持 Slave (从机) 作为 Slave-Transmitter 或者 Slave-Receiver 工作。
- 支持 I2C 标准时序和各种非标准时序。
- 支持 16 x 12bit 的 TX FIFO 和 16 x 8bit 的 RX FIFO。
- 支持标准地址(7bit)和扩展地址(10bit)。
- 支持标准模式 (最高 100 kHz) 和快速模式 (最高 400 kHz)。
- 支持 DMA 操作。

- 支持多主机总线仲裁。
- 支持 SCL (Serial Clock Line) 时钟线和 SDA (Serial Data Line) 数据线 Spike Suppression (数字滤波) 功能。
- 支持 Clock synchronization (时钟同步), SCL Stretching (SCL 延长)。
- 支持 General Call, Software Reset 和 Start Byte 功能。
- 支持灵活配置的 ACK (Acknowledge) /NACK (Not Acknowledge)。
- 支持 2 个 Slave 地址和地址掩码。
- 支持 I2C 总线 SCL 时钟低电平超时检测。
- 不支持 CBUS 器件。

2.19 通用异步收发传输器 (UART)

UART 是一个异步串行的通信接口,主要功能是与外围设备的 UART 进行对接,从而实现设备间的通信。

本系统提供3个UART控制器,均为4线UART,支持硬件流控。

UART 模块有以下特点:

- 支持 16 x 8bit 的发送 FIFO (First In First Out) 和 16 x 12bit 的接收 FIFO。
- 支持数据位和停止位的位宽可编程。数据位可通过编程设定为 5/6/7/8bit; 停止位可通过编程设定为 1bit 或 2bit。
- 支持奇校验、偶校验、0/1 校验或无校验。
- 支持传输速率 (波特率) 可编程。
- 支持字符匹配中断、自动波特率检测错误中断、自动波特率检测完成中断、接收 FIFO 满中断、接收 FIFO 非空中断、接收 FIFO 空中断、发送 FIFO 非空中断、 发送 FIFO 空中断、溢出错误中断、break 错误中断、校验中断、帧错误中断、接收 FIFO 水线中断、发送 FIFO 水线中断、接收超时中断、CTS 调制状态中断。
- 支持原始中断状态查询和屏蔽后中断状态查询。
- 支持发送完成状态查询和清除。
- 支持通过编程禁止 UART 模块或者单独禁能 UART 发送/接收功能。
- 支持关断 UART 时钟(通过 CRG 模块配置)。
- 支持 DMA 操作 (与 DMA 模块配合使用)。

- 支持发送数据和接收数据位序可配置 (MSB (Most Significant Bit) /LSB (Least Significant Bit) first)。
- 支持 12~16 倍过采样可配置。
- 支持接收超时时长可配置,配置范围为 1~65536 个 bit 时长。
- 支持波特率自动检测。
- 支持字符检测,字符可配置。

2.20 同步串行外设接口 (SPI)

SPI 控制器实现数据的串并、并串转换,可以作为 Master (主机) 与外部设备进行同步串行通信,也可作为 Slave (从机) 与外设对接。支持 Motorola SPI 接口、TI 串行同步接口和 MicroWire 接口三种外设接口协议。

SPI 模块有以下特性:

- 支持接口时钟频率可编程。
- 支持主模式和从模式。
- 支持双片选。
- 支持 16 x 16 bit 的 TX(发送) FIFO 和 16 x 16 bit 的 RX(接收) FIFO。
- 支持 4bit ~ 16bit 可编程串行数据帧长度。
- 支持单帧和连续帧格式。
- 支持 Motorola SPI 全双工工作模式,时钟极性、相位可配置。
- 支持 MicroWire 半双工工作模式。
- 支持 TI 同步串行接口全双工工作模式。
- 支持 DMA 操作。

SPI 功能详细描述请参见《3061M 系列 技术参考指南》中"21 同步串行外设接口(SPI)"的内容。

2.21 CAN 控制器

控制器域网 CAN (Controller Area Network) 是国际上应用最广泛的现场总线之一, 具有高性能、高可靠性、高实时性的特点。MCU 中 CAN 控制器支持 CAN Protocol Version 2.0 part A 和 B。

CAN 总线控制器模块有以下特点:

- CAN 总线控制器的工作时钟可选 CLK_XTAL 或者 CLK_HOSC。
- 支持标准技术规范 CAN 2.0A 和 CAN 2.0B。
- 支持多设备时的总线仲裁。
- 支持传输速率可编程,最高可达 1Mbps。
- 支持32个报文对象,每个报文对象均可编程。
- 支持主动错误和被动错误的自我判定以及故障节点的隔离。
- 支持错误的自我修复。
- 支持自动重传模式。
- 支持报文接收过滤功能。
- 支持中断屏蔽。
- 支持连续报文接收。
- 支持测试模式,支持 Loop-back、Silent 模式以及两者同时开启。
- 支持 CAN 总线物理层测试,支持软件强制 Tx 输出,和回读 Rx 输入。
- 支持 Basic 模式。

2.22 模数转换器 (ADC)

ADC 模块实现模拟信号到数字信号的转换,采用 SARADC (Successive Approximation ADC)。ADC 支持 12bit 采样精度,最多有 16 个采样通道。支持单次采样模式和连续采样模式,支持硬件过采样。

- 12bit 采样精度。
- 19 个模拟输入。
- 采样率最高 3MSPS。
- 可编程控制采样时间。
- 支持误差校准功能。
- 支持单次转换模式。
- 支持连续转换模式。
- 具有 16 个独立配置的 SOC。
- 具有两种可配置优先级组。

2024-04-17

- 20 个硬件触发源(APT/GPT/TIMER/GPIO)和 1 个软件触发源可选择。
- 16 个独立寻址的转换结果寄存器和结束转换标志 EOC (End-of-Conversion)。
- 支持硬件过采样, 12bit~16bit 过采样精度, 8~256 倍硬件过采样。
- 4个可灵活配置的数据中断、1个事件中断和1个异常中断。
- 支持 DMA 请求。
- 4个采样后处理模块,支持数据偏移、误差计算、阈值检测、过零点检测、采样 延迟记录功能。

2.23 可编程增益放大器 (PGA)

PGA (Programmable Gain Amplifier) 是 ADC 的高性能模拟前端。PGA 集成多个内部增益选项,用于调整宽范围的输入电压信号。

- 支持内部电阻模式,增益可编程为 2、4、8 或 16。
- 支持外部电阻模式,增益灵活可调。
- 输入失调 <±2.4mV (校准后)。
- 增益误差 <±1%。
- 增益带宽积 >10MHz。
- 重要 >8V/us。
- 电源抑制比@10kHz>50dB。
- 共模抑制比@10kHz>60dB。

2.24 数模转换器 (DAC)

DAC 将软件配置的 10bit 数字信号,转换成对应的模拟电压量,实现了数字到模拟的转换,转换成模拟信号后便可以进行模拟运算。

- 10bit 分辨率。
- 并行数据输入。
- 300kHz 转换速率。

2.25 模拟比较器 (ACMP)

ACMP 为模拟电压比较器,选择两个输入源进行电压比较,ACMP 的比较信号有三个来源,即管脚输入、DAC 输出或 PGA 输出。

- 支持6组比较源可配置选择。
- 支持最小有效差分输入电压为 20mV。
- 共模输入电压范围支持 0V~输入电源大小。
- 支持最大 65536 个系统时钟周期的可配滤波档位。
- 支持可配置比较结果屏蔽。

3 引脚排列、引脚描述 pinout

各种封装的 MCU 引脚排列如图 3-1、图 3-2、图 3-3 和图 3-4 所示。

图3-1 LQFP32 引脚排列




图3-2 LQFP48 引脚排列




图3-3 QFN32 引脚排列





图3-4 QFN48 引脚排列



引脚描述和复用关系列表请参考表 3-1 和表 3-2。

表3-1 管脚信息表

Pin	Pin	Pin	Pin	Pin	Suppor	IO	Function	on Description	on	
Numbe r QFP48 /QFN4 8	Numbe r QFP32 /QFN3 2	Name	Gro up	Defa ult Stat e	t 5V Tolera nce Input	Config Regist er	Func tion Num ber	Signal Name	Direc tion	Descriptio n
1	2	PA7/T RSTN	CO RE	PD	-	IOCF G_PA 7	0	GPIO0_7	В	通用输入输出。
							1	JTAG_T RSTN	1	JTAG 复 位信号, 低有效。

Pin	Pin	Pin	Pin	Pin	Suppor	10	Functi	on Description	on	
Numbe r QFP48 /QFN4 8	Numbe r QFP32 /QFN3 2	Name	Gro up	Defa ult Stat e	t 5V Tolera nce Input	Config Regist er	Func tion Num ber	Signal Name	Direc tion	Descriptio n
							2	SPIO_CS NO	В	SPI0 片选 信号 0, 低有效。
							3	UART1_ CTSN	I	UART1 发 送清除信 号 (Clear To Send), 低有效。
							4	CAPM1_I N	I	CAPM1 采样输入 信号。
							5	POE0	I	APT PWM 输 出使能。
							6	ACMP0_ OUT	0	ACMP 比较结果输出信号。
							12	ADC_AIN 4	I	ADC 模拟 输入通道 4。
2	-	PF1	CO RE	-	-	IOCF G_PF 1	0	GPIO5_1	В	通用输入输出。
							5	ADC0_S TATUS	0	ADC 状态 标识。
							6	ADC_EX T_TRIG3	I	ADC 采样 外部触发 信号 3。

Pin	Pin	Pin	Pin	Pin	Suppor	10	Functi	on Description	on	
Numbe r QFP48 /QFN4 8	Numbe r QFP32 /QFN3 2	Name	Gro up	Defa ult Stat e	t 5V Tolera nce Input	Config Regist er	Func tion Num ber	Signal Name	Direc tion	Descriptio n
							12	ADC_AIN 5	I	ADC 模拟 输入通道 5。
3	3	PC7	CO RE	-	-	IOCF G_PC 7	0	GPIO2_7	В	通用输入输出。
							2	SPI0_CL K	В	SPI0 时钟 信号。
							3	UART1_ RTSN	0	UART1 发 送请求信 号 (Request To Send), 低有效。
							13	PGA0_O UT	0	PGA0 模 拟输出 端。
4	4	PC6	CO RE	-	-	IOCF G_PC 6	0	GPIO2_6	В	通用输入输出。
							2	SPI0_RX D	I	SPI0 接收 数据输 入。
					6	APT_EV TMP5	I	APT 多功 能事件 5。		
							12	ADC_AIN 6	I	ADC 模拟 输入通道 6。

Pin	Pin	Pin	Pin	Pin	Suppor	IO (Functi	on Description	on	
Numbe r QFP48 /QFN4 8	Numbe r QFP32 /QFN3 2	Name	Gro up	Defa ult Stat e	t 5V Tolera nce Input	Config Regist er	Func tion Num ber	Signal Name	Direc tion	Descriptio n
							13	PGA0_N 0	I	PGA0 模 拟输入 N0 端。
							14	ACMP_N 3	I	ACMP 模 拟输入 N3 端。
5	5	PC5	CO RE	-	-	IOCF G_PC 5	0	GPIO2_5	В	通用输入输出。
							2	SPIO_TX D	0	SPIO 发送 数据输 出。
							6	APT_EV TIO5	I	APT IO事件5。
							12	ADC_AIN 7	I	ADC 模拟 输入通道 7。
							13	PGA0_P 0	I	PGA0 模 拟输入 P0 端。
							14	ACMP_P 3	1	ACMP 模 拟输入 P3 端。
6	-	PF2	CO RE	-	-	IOCF G_PF 2	0	GPIO5_2	В	通用输入输出。
							1	GPT2_P WM	0	GPT2 PWM 输 出信号。

Pin	Pin	Pin	Pin	Pin	Suppor	10	Functi	on Description	on	
Numbe r QFP48 /QFN4 8	Numbe r QFP32 /QFN3 2	Name	Gro up	Defa ult Stat e	t 5V Tolera nce Input	Config Regist er	Func tion Num ber	Signal Name	Direc tion	Descriptio n
							5	ADC0_S TATUS	0	ADC 状态 标识。
							6	ADC_EX T_TRIG2	I	ADC 采样 外部触发 信号 2。
							12	ADC_AIN 8	I	ADC 模拟 输入通道 8。
7	6	PD7	CO RE	-	-	IOCF G_PD 7	0	GPIO3_7	В	通用输入输出。
							1	GPT3_P WM	0	GPT3 PWM 输 出信号。
							2	SPI0_CS N1	В	SPI0 片选 信号 1, 低有效。
							6	ACMP0_ OUT	0	ACMP 比较结果输出信号。
							12	ADC_AIN 9	I	ADC 模拟 输入通道 9。
8	7	PD6	CO RE	-	-	IOCF G_PD 6	0	GPIO3_6	В	通用输入输出。
							1	CAN_RX	I	CAN 接收 数据。
							12	ADC_AIN 10	1	ADC 模拟

Pin	Pin	Pin	Pin	Pin	Suppor	IO (Functi	on Description	on	
Numbe r QFP48 /QFN4 8	Numbe r QFP32 /QFN3 2	Name	Gro up	Defa ult Stat e	t 5V Tolera nce Input	Config Regist er	Func tion Num ber	Signal Name	Direc tion	Descriptio n
										输入通道 10。
							13	ACMP_N 4	I	ACMP 模 拟输入 N4 端。
9	8	PD5	CO RE	-	-	IOCF G_PD 5	0	GPIO3_5	В	通用输入输出。
							1	CAN_TX	0	CAN 发送 数据。
							4	ADC_EX T_TRIG0	I	ADC 采样外部触发信号 0。
							12	ADC_AIN 11	I	ADC 模拟 输入通道 11。
							13	ACMP_P 4	I	ACMP 模 拟输入 P4 端。
10	-	PF3	CO RE	-	-	IOCF G_PF 3	0	GPIO5_3	В	通用输入输出。
						5	ADC0_S TATUS	0	ADC 状态 标识。	
					6	ADC_EX T_TRIG1	I	ADC 采样外部触发信号 1。		
							12	ADC_AIN 12	I	ADC 模拟 输入通道

Pin	Pin	Pin	Pin	Pin	Suppor	10	Functi	on Description	on	
Numbe r QFP48 /QFN4 8	Numbe r QFP32 /QFN3 2	Name	Gro up	Defa ult Stat e	t 5V Tolera nce Input	Config Regist er	Func tion Num ber	Signal Name	Direc tion	Descriptio n
										12。
11	9	PB5	CO RE	-	-	IOCF G_PB 5	0	GPIO1_5	В	通用输入输出。
							2	SMB1_A LERTN	В	SMBUS1 ALERT信 号,低有 效。
							3	UART2_ TXD	0	UART2 发 送数据。
							4	CAPM1_I N	I	CAPM1 采样输入 信号。
							12	ADC_AIN 13	I	ADC 模拟 输入通道 13。
							13	PGA1_P 0	I	PGA1 模 拟输入 P0 端。
12	10	PB6	CO RE	-	-	IOCF G_PB 6	0	GPIO1_6	В	通用输入输出。
							2	SMB1_S USN	В	SMBUS1 SUSPEN D信号, 低有效。
						3	UART2_ RXD	I	UART2 接 收数据。	
							4	CAPM2_I N	I	CAPM2 采样输入 信号。

Pin	Pin	Pin	Pin	Pin	Suppor	IO	Functi	on Description	on	
Numbe r QFP48 /QFN4 8	Numbe r QFP32 /QFN3 2	Name	Gro up	Defa ult Stat e	t 5V Tolera nce Input	Config Regist er	Func tion Num ber	Signal Name	Direc tion	Descriptio n
							12	ADC_AIN 14	I	ADC 模拟 输入通道 14。
							13	PGA1_N 0	1	PGA1 模 拟输入 N0 端。
13	11	PB7	CO RE	-	-	IOCF G_PB 7	0	GPIO1_7	В	通用输入输出。
							2	I2C1_SC L	В	I2C1 时钟 信号。
							3	UART2_ CTSN	I	UART2 发 送清除信 号 (Clear To Send), 低有效。
							4	CAPM0_I N	I	CAPM0 采样输入 信号。
							6	APT_EV TMP6	I	APT 多功 能事件 6。
							13	PGA1_O UT	0	PGA1 模 拟输出 端。
14	12	PE7	CO RE	-	-	IOCF G_PE 7	0	GPIO4_7	В	通用输入输出。
							1	POE1	I	APT

Pin	Pin	Pin	Pin	Pin	Suppor	10	Functi	on Description	on	
Numbe r QFP48 /QFN4 8	Numbe r QFP32 /QFN3 2	Name	Gro up	Defa ult Stat e	t 5V Tolera nce Input	Config Regist er	Func tion Num ber	Signal Name	Direc tion	Descriptio n
										PWM 输 出使能。
							2	I2C1_SD A	В	I2C1 数据 /地址信 号。
							3	UART2_ RTSN	0	UART2 发 送请求信 号 (Request To Send), 低有效。
							4	ADC0_S TATUS	0	ADC 状态 标识。
							12	ADC_AIN 15	I	ADC 模拟 输入通道 15。
							13	DAC_OU T	0	DAC 模拟 输出端。
15	-	PE5	CO RE	-	YES	IOCF G_PE 5	0	GPIO4_5	В	通用输入 输出。
							2	I2C0_SC L	В	I2C0 时钟 信号。
							3	UART3_ CTSN	I	UART3 发 送清除信 号 (Clear To Send), 低有效。

Pin	Pin	Pin	Pin	Pin	Suppor	IO "	Functi	on Description	on	
Numbe r QFP48 /QFN4 8	Numbe r QFP32 /QFN3 2	Name	Gro up	Defa ult Stat e	t 5V Tolera nce Input	Config Regist er	Func tion Num ber	Signal Name	Direc tion	Descriptio n
							4	SPI1_CS N0	В	SPI1 片选 信号 0, 低有效。
							5	QDM0_A	1	QDM0 A 相輸入信 号。
16	-	PE6	CO RE	-	YES	IOCF G_PE 6	0	GPIO4_6	В	通用输入输出。
							2	I2C0_SD A	В	I2C0 数据 /地址信 号。
							3	UART3_ RTSN	0	UART3 发 送请求信 号
										(Request To Send), 低有效。
							4	SPI1_CL K	В	SPI1 时钟 信号。
							5	QDM0_B	I	QDM0 B 相输入信 号。
17	-	PB3	CO RE	-	YES	IOCF G_PB 3	0	GPIO1_3	В	通用输入输出。
							1	CAN_RX	I	CAN 接收 数据。
							2	SMB0_A LERTN	В	SMBUS0 ALERT信

Pin	Pin	Pin	Pin	Pin	Suppor	IO "	Functi	on Description	on	
Numbe r QFP48 /QFN4 8	Numbe r QFP32 /QFN3 2	Name	Gro up	Defa ult Stat e	t 5V Tolera nce Input	Config Regist er	Func tion Num ber	Signal Name	Direc tion	Descriptio n
										号,低有效。
							3	UART3_ TXD	Ο	UART3 发 送数据。
							4	SPI1_TX D	0	SPI1 发送 数据输 出。
							5	QDM0_I NDEX	I	QDM0 INDEX 相 输入信 号。
							6	QDM0_S YNC	0	QDM0 同 步输出信 号。
18	-	PB4	CO RE	-	YES	IOCF G_PB 4	0	GPIO1_4	В	通用输入输出。
							1	CAN_TX	0	CAN 发送 数据。
							2	SMB0_S USN	В	SMBUS0 SUSPEN D信号, 低有效。
							3	UART3_ RXD	I	UART3 接 收数据。
							4	SPI1_RX D	I	SPI1 接收 数据输 入。
19	13	PD0	СО	-	YES	IOCF	0	GPIO3_0	В	通用输入

Pin	Pin	Pin	Pin	Pin	Suppor	10	Functi	on Description	on	
Numbe r QFP48 /QFN4 8	Numbe r QFP32 /QFN3 2	Name	Gro up	Defa ult Stat e	t 5V Tolera nce Input	Config Regist er	Func tion Num ber	Signal Name	Direc tion	Descriptio n
			RE			G_PD 0				输出。
							1	APT0_P WMA	0	APT0 PWM A 相输出。
							4	SPI1_CS N1	В	SPI1 片选 信号 1, 低有效。
20	14	PD1	CO RE	-	YES	IOCF G_PD 1	0	GPIO3_1	В	通用输入输出。
							1	APT1_P WMA	0	APT1 PWM A 相输出。
							2	I2C1_SC L	В	I2C1 时钟 信号。
21	15	PD2	CO RE	-	YES	IOCF G_PD 2	0	GPIO3_2	В	通用输入输出。
							1	APT2_P WMA	0	APT2 PWM A 相输出。
							2	I2C1_SD A	В	I2C1 数据 /地址信 号。
							4	SPI1_CS N0	В	SPI1 片选 信号 0, 低有效。
22	-	PD3	AO N	-	YES	IOCF G_PD 3	0	GPIO3_3	В	通用输入输出。
							1	APT3_P WMA	0	APT3 PWM A

Pin	Pin	Pin	Pin	Pin	Suppor	Ю	Functi	on Description	on	
Numbe r QFP48 /QFN4 8	Numbe r QFP32 /QFN3 2	Name	Gro up	Defa ult Stat e	t 5V Tolera nce Input	Config Regist er	Func tion Num ber	Signal Name	Direc tion	Descriptio n
										相输出。
							2	POE2	I	APT PWM 输 出使能。
							6	WAKEUP 2	I	deep sleep 唤 醒信号。
23	16	PE0	CO RE	-	YES	IOCF G_PE 0	0	GPIO4_0	В	通用输入输出。
							1	APT0_P WMB	0	APT0 PWM B 相输出。
							3	UART3_ TXD	0	UART3 发 送数据。
							4	SPI1_CL K	В	SPI1 时钟 信号。
24	17	PE1	CO RE	-	YES	IOCF G_PE 1	0	GPIO4_1	В	通用输入输出。
							1	APT1_P WMB	0	APT1 PWM B 相输出。
							3	UART3_ RXD	I	UART3接 收数据。
							4	SPI1_RX D	I	SPI1 接收 数据输 入。
25	18	PE2	CO RE	-	YES	IOCF G_PE	0	GPIO4_2	В	通用输入输出。

Pin	Pin	Pin	Pin	Pin	Suppor	10	Functi	on Description	on	
Numbe r QFP48 /QFN4 8	Numbe r QFP32 /QFN3 2	Name	Gro up	Defa ult Stat e	t 5V Tolera nce Input	Config Regist er	Func tion Num ber	Signal Name	Direc tion	Descriptio n
						2	1	APT2_P WMB	0	APT2 PWM B 相输出。
							2	I2C0_SC L	В	I2C0 时钟 信号。
							4	SPI1_TX D	0	SPI1 发送 数据输 出。
26	-	PE3	CO RE	-	YES	IOCF G_PE 3	0	GPIO4_3	В	通用输入输出。
							1	APT3_P WMB	0	APT3 PWM B 相输出。
							2	I2C0_SD A	В	I2C0 数据 /地址信 号。
							4	SPI1_CS N1	В	SPI1 片选 信号 1, 低有效。
							5	SPIO_CS NO	В	SPIO 片选 信号 0, 低有效。
27	-	РВ0	CO RE	-	YES	IOCF G_PB 0	0	GPIO1_0	В	通用输入输出。
							1	APT0_P WMA	0	APT0 PWM A 相输出。
							3	UART1_ TXD	0	UART1 发 送数据。

Pin	Pin	Pin	Pin	Pin	Suppor	10	Functi	on Description	on	
Numbe r QFP48 /QFN4 8	Numbe r QFP32 /QFN3 2	Name	Gro up	Defa ult Stat e	t 5V Tolera nce Input	Config Regist er	Func tion Num ber	Signal Name	Direc tion	Descriptio n
							5	SPI0_CL K	В	SPI0 时钟 信号。
28	-	PB1	CO RE	-	YES	IOCF G_PB 1	0	GPIO1_1	В	通用输入输出。
							1	APT1_P WMA	0	APT1 PWM A 相输出。
							3	UART1_ RXD	I	UART1 数 据接收。
							5	SPIO_RX D	I	SPI0 接收 数据输 入。
29	-	PD4	CO RE	-	YES	IOCF G_PD 4	0	GPIO3_4	В	通用输入输出。
							1	APT2_P WMA	0	APT2 PWM A 相输出。
							2	I2C1_SC L	В	I2C1 时钟 信号。
							3	UART1_ CTSN	I	UART1 发 送清除信 号 (Clear To Send), 低有效。
							5	SPI0_TX D	0	SPI0 发送 数据输 出。
30	-	PE4	СО	-	YES	IOCF	0	GPIO4_4	В	通用输入

Pin	Pin	Pin	Pin	Pin	Suppor	10	Functi	on Description	on	
Numbe r QFP48 /QFN4 8	Numbe r QFP32 /QFN3 2	Name	Gro up	Defa ult Stat e	t 5V Tolera nce Input	Config Regist er	Func tion Num ber	Signal Name	Direc tion	Descriptio n
			RE			G_PE 4				输出。
							1	APT3_P WMA	0	APT3 PWM A 相输出。
							2	I2C1_SD A	В	I2C1 数据 /地址信 号。
							3	UART1_ RTSN	0	UART1 发 送请求信 号
										(Request To Send), 低有效。
							5	SPIO_CS N1	В	SPI0 片选 信号 1, 低有效。
31	19	PC0	CO RE	-	YES	IOCF G_PC 0	0	GPIO2_0	В	通用输入输出。
							1	I2C0_SC L	В	I2C0 时钟 信号。
							2	SMB1_A LERTN	В	SMBUS1 ALERT信 号,低有 效。
							3	UART3_ TXD	0	UART3 发 送数据。
							4	CAPM2_I N	I	CAPM2 采样输入

Pin	Pin	Pin	Pin	Pin	Suppor	10	Functi	on Description	on	
Numbe r QFP48 /QFN4 8	Numbe r QFP32 /QFN3 2	Name	Gro up	Defa ult Stat e	t 5V Tolera nce Input	Config Regist er	Func tion Num ber	Signal Name	Direc tion	Descriptio n
										信号。
							5	QDM1_A	I	QDM1 A 相输入信 号。
							6	APT_EV TMP4	I	APT 多功 能事件 4。
32	20	PC1	CO RE	-	YES	IOCF G_PC 1	0	GPIO2_1	В	通用输入输出。
							1	I2C0_SD A	В	I2C0 数据 /地址信 号。
							2	SMB1_S USN	В	SMBUS1 SUSPEN D信号, 低有效。
							3	UART3_ RXD	I	UART3 接 收数据。
							4	CAPM1_I N	1	CAPM1 采样输入 信号。
							5	QDM1_B	I	QDM1 B 相输入信 号。
							6	APT_EV TIO4	I	APT IO事件4。
33	21	PF0	AO N	-	YES	IOCF G_PF	0	GPIO5_0	В	通用输入输出。

Pin	Pin	Pin	Pin	Pin	Suppor	10	Functi	on Description	on	
Numbe r QFP48 /QFN4 8	Numbe r QFP32 /QFN3 2	Name	Gro up	Defa ult Stat e	t 5V Tolera nce Input	Config Regist er	Func tion Num ber	Signal Name	Direc tion	Descriptio n
						0	1	GPT2_P WM	0	GPT2 PWM 输 出信号。
							3	QDM1_S YNC	0	QDM1 同 步输出信 号。
							4	CAPM0_I N	I	CAPM0 采样输入 信号。
							5	QDM1_I NDEX	I	QDM1 INDEX 相 输入信 号。
							6	WAKEUP 0	I	deep sleep 唤 醒信号。
34	-	PC2	CO RE	-	YES	IOCF G_PC 2	0	GPIO2_2	В	通用输入输出。
							1	CAN_RX	I	CAN 接收 数据。
							2	UARTO_ TXD	0	UART0 发 送数据。
							3	UART2_ TXD	0	UART2 发 送数据。
							4	CAPM2_I N	I	CAPM2 采样输入 信号。
35	-	PC3	СО	-	YES	IOCF	0	GPIO2_3	В	通用输入

Pin	Pin	Pin	Pin	Pin	Suppor	IO "	Functi	on Description	on	
Numbe r QFP48 /QFN4 8	Numbe r QFP32 /QFN3 2	Name	Gro up	Defa ult Stat e	t 5V Tolera nce Input	Config Regist er	Func tion Num ber	Signal Name	Direc tion	Descriptio n
			RE			G_PC 3				输出。
							1	CAN_TX	0	CAN 发送 数据。
							2	UART0_ RXD	I	UART0 接 收数据。
							3	UART2_ RXD	I	UART2 接 收数据。
							4	CAPM1_I N	I	CAPM1 采样输入 信号。
36	22	PA0/T CK	CO RE	PD	YES	IOCF G_PA 0	0	GPIO0_0	В	通用输入输出。
							1	JTAG_T CK	I	JTAG 时 钟输入 /SWDCK 。
							3	UARTO_ CTSN	I	UARTO 发 送清除信 号 (Clear To Send), 低有效。
							4	UART2_ CTSN	I	UART2 发 送清除信 号 (Clear To Send), 低有效。
37	23	PA1/T	СО	PU	YES	IOCF	0	GPIO0_1	В	通用输入

Pin	Pin	Pin	Pin	Pin	Suppor	IO "	Functi	on Description	on	
Numbe r QFP48 /QFN4 8	Numbe r QFP32 /QFN3 2	Name	Gro up	Defa ult Stat e	t 5V Tolera nce Input	Config Regist er	Func tion Num ber	Signal Name	Direc tion	Descriptio n
		MS	RE			G_PA 1				输出。
							1	JTAG_T MS	В	JTAG 模 式选择输 入 /SWDIO 。
							3	UARTO_ RTSN	0	UARTO 发 送请求信 号 (Request To Send), 低有效。
							4	UART2_ RTSN	0	UART2 发 送请求信 号 (Request To Send), 低有效。
38	24	PA2/R ESETN	AO N	PU	YES	IOCF G_PA 2	0	GPIO0_2	В	通用输入输出。
							1	RESETN	I	MCU 硬件 复位输 入,低有 效。
							2	SYS_RS TN_OUT	0	系统复位 输出。 0:复位; 1:撤销复

Pin	Pin	Pin	Pin	Pin	Suppor	IO "	Functi	on Description	on	
Numbe r QFP48 /QFN4 8	Numbe r QFP32 /QFN3 2	Name	Gro up	Defa ult Stat e	t 5V Tolera nce Input	Config Regist er	Func tion Num ber	Signal Name	Direc tion	Descriptio n
										位。
39	25	PA3/X OUT	CO RE	-	YES	IOCF G_PA 3	0	GPIO0_3	В	通用输入输出。
							3	UART0_ TXD	0	UART0 发 送数据。
							12	XTAL_O UT	0	晶体振荡 器输出。
40	26	PA4/XI N	CO RE	-	YES	IOCF G_PA 4	0	GPIO0_4	В	通用输入输出。
							2	GPT0_P WM	0	GPT0 PWM 输 出信号。
							3	UART0_ RXD	I	UARTO接 收数据。
							12	XTAL_IN	I	晶体振荡 器输入。
41	-	PC4	AO N	-	YES	IOCF G_PC 4	0	GPIO2_4	В	通用输入输出。
							2	GPT0_P WM	0	GPT0 PWM 输 出信号。
							4	CAPM2_I N	I	CAPM2 采样输入 信号。
							6	WAKEUP 3	I	deep sleep 唤 醒信号。

Pin	Pin	Pin	Pin	Pin	Suppor	IO "	Functi	on Description	on	
Numbe r QFP48 /QFN4 8	Numbe r QFP32 /QFN3 2	Name	Gro up	Defa ult Stat e	t 5V Tolera nce Input	Config Regist er	Func tion Num ber	Signal Name	Direc tion	Descriptio n
42	27	PB2/B OOT	CO RE	-	-	IOCF G_PB 2	0	GPIO1_2	В	通用输入输出。
							1	UPDATE _MODE	I	系统升级标志,MCU上电锁存。
										0 : NORMAL _MODE;
										1 : UPDATE _MODE。
							3	UART2_ TXD	0	UART2 发 送数据。
							5	TEST_C LK	0	测试时钟 输出。
43	28	VDD	-	-	-	-	-	-	-	数字电源 供电。
44	29	VDDA	-	-	-	-	-	-	-	模拟电源 供电。
45	30	VSSA	-	-	-	-	-	-	-	模拟地。
46	31	VSS	-	-	-	-	-	-	-	数字地。
47	32	PA5/T DO	CO RE	-	-	IOCF G_PA 5	0	GPIO0_5	В	通用输入输出。
							1	JTAG_T DO	0	JTAG 输 出数据。
							2	GPT1_P WM	0	GPT1

Pin	Pin	Pin	Pin	Pin	Suppor	10	Functi	on Description	on	
Numbe r QFP48 /QFN4 8	Numbe r QFP32 /QFN3 2	Name	Gro up	Defa ult Stat e	t 5V Tolera nce Input	Config Regist er	Func tion Num ber	Signal Name	Direc tion	Descriptio n
										PWM 输 出信号。
							3	UART1_ RXD	I	UART1 数 据接收。
							4	CAPM2_I N	I	CAPM2 采样输入 信号。
							12	ADC_AIN 2	I	ADC 模拟 输入通道 2。
							13	ACMP_P 2	I	ACMP 模 拟输入 P2 端。
48	1	PA6/T DI	CO RE	PU	-	IOCF G_PA 6	0	GPIO0_6	В	通用输入输出。
							1	JTAG_T DI	I	JTAG 输 入数据。
							3	UART1_ TXD	0	UART1 发 送数据。
							4	CAPM0_I N	1	CAPM0 采样输入 信号。
							12	ADC_AIN 3	I	ADC 模拟 输入通道 3。
							13	ACMP_N 2	1	ACMP 模 拟输入 N2 端。

表3-2 管脚复用信号描述列表

Interfa ce	Signal Name	Description	Directi on	Pin Name	Function Number	IO Config Register
ACMP	ACMP0_OU	ACMP 比较结果输	0	PA7	6	IOCFG_PA7
	Т	出信号。		PD7	6	IOCFG_PD7
ADC	ADC0_STAT	ADC 状态标识。	0	PF1	5	IOCFG_PF1
	US			PF2	5	IOCFG_PF2
				PF3	5	IOCFG_PF3
				PE7	4	IOCFG_PE7
	ADC_EXT_T RIG0	ADC 采样外部触发信号 0。	1	PD5	4	IOCFG_PD5
	ADC_EXT_T RIG1	ADC 采样外部触发信号 1。	I	PF3	6	IOCFG_PF3
	ADC_EXT_T RIG2	ADC 采样外部触发信号 2。	I	PF2	6	IOCFG_PF2
	ADC_EXT_T RIG3	ADC 采样外部触发信号 3。	I	PF1	6	IOCFG_PF1
APT	APT0_PWM	APT0 PWM A 相输	0	PD0	1	IOCFG_PD0
	A	出。		PB0	1	IOCFG_PB0
	APT0_PWM B	APT0 PWM B 相输 出。	0	PE0	1	IOCFG_PE0
	APT1_PWM	APT1 PWM A 相输	0	PD1	1	IOCFG_PD1
	A	出。		PB1	1	IOCFG_PB1
	APT1_PWM B	APT1 PWM B 相输 出。	0	PE1	1	IOCFG_PE1
	APT2_PWM	APT2 PWM A 相输	0	PD2	1	IOCFG_PD2
	A	出。		PD4	1	IOCFG_PD4
	APT2_PWM B	APT2 PWM B 相输 出。	0	PE2	1	IOCFG_PE2

Interfa ce	Signal Name	Description	Directi on	Pin Name	Function Number	IO Config Register
	APT3_PWM	APT3 PWM A 相输	0	PD3	1	IOCFG_PD3
	A	出。		PE4	1	IOCFG_PE4
	APT3_PWM B	APT3 PWM B 相输 出。	0	PE3	1	IOCFG_PE3
APT_E VT	APT_EVTIO4	APT IO 事件 4。	1	PC1	6	IOCFG_PC1
	APT_EVTIO5	APT IO 事件 5。	1	PC5	6	IOCFG_PC5
	APT_EVTMP 4	APT 多功能事件 4。	I	PC0	6	IOCFG_PC0
	APT_EVTMP 5	APT 多功能事件 5。	I	PC6	6	IOCFG_PC6
	APT_EVTMP 6	APT 多功能事件 6。	I	PB7	6	IOCFG_PB7
CAN	CAN_RX	CAN 接收数据。	I	PD6	1	IOCFG_PD6
				PB3	1	IOCFG_PB3
				PC2	1	IOCFG_PC2
	CAN_TX	CAN 发送数据。	0	PD5	1	IOCFG_PD5
				PB4	1	IOCFG_PB4
				PC3	1	IOCFG_PC3
CAPM	CAPM0_IN	CAPM0 采样输入信	I	PB7	4	IOCFG_PB7
		号。		PF0	4	IOCFG_PF0
				PA6	4	IOCFG_PA6
	CAPM1_IN	CAPM1 采样输入信	I	PA7	4	IOCFG_PA7
		号。		PB5	4	IOCFG_PB5
				PC1	4	IOCFG_PC1
				PC3	4	IOCFG_PC3
	CAPM2_IN	CAPM2 采样输入信	I	PB6	4	IOCFG_PB6
		号。		PC0	4	IOCFG_PC0
				PC2	4	IOCFG_PC2
				PC4	4	IOCFG_PC4

Interfa ce	Signal Name	Description	Directi on	Pin Name	Function Number	IO Config Register
				PA5	4	IOCFG_PA5
GPIO	GPIO0_0	通用输入输出。	В	PA0	0	IOCFG_PA0
	GPIO0_1	通用输入输出。	В	PA1	0	IOCFG_PA1
	GPIO0_2	通用输入输出。	В	PA2	0	IOCFG_PA2
	GPIO0_3	通用输入输出。	В	PA3	0	IOCFG_PA3
	GPIO0_4	通用输入输出。	В	PA4	0	IOCFG_PA4
	GPIO0_5	通用输入输出。	В	PA5	0	IOCFG_PA5
	GPIO0_6	通用输入输出。	В	PA6	0	IOCFG_PA6
	GPIO0_7	通用输入输出。	В	PA7	0	IOCFG_PA7
	GPIO1_0	通用输入输出。	В	PB0	0	IOCFG_PB0
	GPIO1_1	通用输入输出。	В	PB1	0	IOCFG_PB1
	GPIO1_2	通用输入输出。	В	PB2	0	IOCFG_PB2
	GPIO1_3	通用输入输出。	В	PB3	0	IOCFG_PB3
	GPIO1_4	通用输入输出。	В	PB4	0	IOCFG_PB4
	GPIO1_5	通用输入输出。	В	PB5	0	IOCFG_PB5
	GPIO1_6	通用输入输出。	В	PB6	0	IOCFG_PB6
	GPIO1_7	通用输入输出。	В	PB7	0	IOCFG_PB7
	GPIO2_0	通用输入输出。	В	PC0	0	IOCFG_PC0
	GPIO2_1	通用输入输出。	В	PC1	0	IOCFG_PC1
	GPIO2_2	通用输入输出。	В	PC2	0	IOCFG_PC2
	GPIO2_3	通用输入输出。	В	PC3	0	IOCFG_PC3
	GPIO2_4	通用输入输出。	В	PC4	0	IOCFG_PC4
	GPIO2_5	通用输入输出。	В	PC5	0	IOCFG_PC5
	GPIO2_6	通用输入输出。	В	PC6	0	IOCFG_PC6

Interfa ce	Signal Name	Description	Directi on	Pin Name	Function Number	IO Config Register
	GPIO2_7	通用输入输出。	В	PC7	0	IOCFG_PC7
	GPIO3_0	通用输入输出。	В	PD0	0	IOCFG_PD0
	GPIO3_1	通用输入输出。	В	PD1	0	IOCFG_PD1
	GPIO3_2	通用输入输出。	В	PD2	0	IOCFG_PD2
	GPIO3_3	通用输入输出。	В	PD3	0	IOCFG_PD3
	GPIO3_4	通用输入输出。	В	PD4	0	IOCFG_PD4
	GPIO3_5	通用输入输出。	В	PD5	0	IOCFG_PD5
	GPIO3_6	通用输入输出。	В	PD6	0	IOCFG_PD6
	GPIO3_7	通用输入输出。	В	PD7	0	IOCFG_PD7
	GPIO4_0	通用输入输出。	В	PE0	0	IOCFG_PE0
	GPIO4_1	通用输入输出。	В	PE1	0	IOCFG_PE1
	GPIO4_2	通用输入输出。	В	PE2	0	IOCFG_PE2
	GPIO4_3	通用输入输出。	В	PE3	0	IOCFG_PE3
	GPIO4_4	通用输入输出。	В	PE4	0	IOCFG_PE4
	GPIO4_5	通用输入输出。	В	PE5	0	IOCFG_PE5
	GPIO4_6	通用输入输出。	В	PE6	0	IOCFG_PE6
	GPIO4_7	通用输入输出。	В	PE7	0	IOCFG_PE7
	GPIO5_0	通用输入输出。	В	PF0	0	IOCFG_PF0
	GPIO5_1	通用输入输出。	В	PF1	0	IOCFG_PF1
	GPIO5_2	通用输入输出。	В	PF2	0	IOCFG_PF2
	GPIO5_3	通用输入输出。	В	PF3	0	IOCFG_PF3
GPT	GPT0_PWM	GPT0 PWM 输出信	0	PA4	2	IOCFG_PA4
		号。		PC4	2	IOCFG_PC4
	GPT1_PWM	GPT1 PWM 输出信	0	PA5	2	IOCFG_PA5

Interfa ce	Signal Name	Description	Directi on	Pin Name	Function Number	IO Config Register
		号。				
	GPT2_PWM	GPT2 PWM 输出信	0	PF2	1	IOCFG_PF2
		号。		PF0	1	IOCFG_PF0
	GPT3_PWM	GPT3 PWM 输出信 号。	0	PD7	1	IOCFG_PD7
I2C0	I2C0_SCL	I2C0 时钟信号。	В	PE5	2	IOCFG_PE5
				PE2	2	IOCFG_PE2
				PC0	1	IOCFG_PC0
	I2C0_SDA	I2C0 数据/地址信	В	PE6	2	IOCFG_PE6
		号。		PE3	2	IOCFG_PE3
				PC1	1	IOCFG_PC1
I2C1	I2C1_SCL	I2C1 时钟信号。	В	PB7	2	IOCFG_PB7
				PD1	2	IOCFG_PD1
				PD4	2	IOCFG_PD4
	I2C1_SDA	I2C1 数据/地址信 号。	В	PE7	2	IOCFG_PE7
				PD2	2	IOCFG_PD2
				PE4	2	IOCFG_PE4
JTAG	JTAG_TCK	JTAG 时钟输入 /SWDCK。	I	PA0	1	IOCFG_PA0
	JTAG_TDI	JTAG 输入数据。	I	PA6	1	IOCFG_PA6
	JTAG_TDO	JTAG 输出数据。	0	PA5	1	IOCFG_PA5
	JTAG_TMS	JTAG 模式选择输入/SWDIO。	В	PA1	1	IOCFG_PA1
	JTAG_TRST N	JTAG 复位信号,低 有效。	I	PA7	1	IOCFG_PA7
POE	POE0	APT PWM 输出使 能。	I	PA7	5	IOCFG_PA7
	POE1	APT PWM 输出使	I	PE7	1	IOCFG_PE7

Interfa ce	Signal Name	Description	Directi on	Pin Name	Function Number	IO Config Register
		能。				
	POE2	APT PWM 输出使 能。	I	PD3	2	IOCFG_PD3
QDM0	QDM0_A	QDM0 A 相输入信 号。	I	PE5	5	IOCFG_PE5
	QDM0_B	QDM0 B 相输入信 号。	I	PE6	5	IOCFG_PE6
	QDM0_INDE X	QDM0 INDEX 相输 入信号。	I	PB3	5	IOCFG_PB3
	QDM0_SYN C	QDM0 同步输出信号。	0	PB3	6	IOCFG_PB3
QDM1	QDM1_A	QDM1 A 相输入信 号。	I	PC0	5	IOCFG_PC0
	QDM1_B	QDM1 B 相输入信 号。	I	PC1	5	IOCFG_PC1
	QDM1_INDE X	QDM1 INDEX 相输 入信号。	I	PF0	5	IOCFG_PF0
	QDM1_SYN C	QDM1 同步输出信号。	0	PF0	3	IOCFG_PF0
SYS	RESETN	MCU 硬件复位输 入,低有效。	I	PA2	1	IOCFG_PA2
SMBU S0	SMB0_ALER TN	SMBUS0 ALERT 信 号,低有效。	В	PB3	2	IOCFG_PB3
	SMB0_SUSN	SMBUS0 SUSPEND 信号,低 有效。	В	PB4	2	IOCFG_PB4
SMBU S1	SMB1_ALER TN	SMBUS1 ALERT信	В	PB5	2	IOCFG_PB5
31		号,低有效。		PC0	2	IOCFG_PC0
	SMB1_SUSN	SMBUS1	В	PB6	2	IOCFG_PB6

Interfa ce	Signal Name	Description	Directi on	Pin Name	Function Number	IO Config Register
		SUSPEND 信号,低 有效。		PC1	2	IOCFG_PC1
SPI0	SPI0_CLK	SPI0 时钟信号。	В	PC7	2	IOCFG_PC7
				PB0	5	IOCFG_PB0
	SPI0_CSN0	SPI0 片选信号 0,	В	PA7	2	IOCFG_PA7
		低有效。		PE3	5	IOCFG_PE3
	SPI0_CSN1	SPI0 片选信号 1,	В	PD7	2	IOCFG_PD7
		低有效。		PE4	5	IOCFG_PE4
	SPI0_RXD	SPI0 接收数据输	I	PC6	2	IOCFG_PC6
		入。		PB1	5	IOCFG_PB1
	SPI0_TXD	SPI0 发送数据输	0	PC5	2	IOCFG_PC5
		出。		PD4	5	IOCFG_PD4
SPI1	SPI1_CLK	SPI1 时钟信号。	В	PE6	4	IOCFG_PE6
				PE0	4	IOCFG_PE0
	SPI1_CSN0	SPI1 片选信号 0, 低有效。	В	PE5	4	IOCFG_PE5
				PD2	4	IOCFG_PD2
	SPI1_CSN1	SPI1 片选信号 1,	В	PD0	4	IOCFG_PD0
		低有效。		PE3	4	IOCFG_PE3
	SPI1_RXD	SPI1 接收数据输	I	PB4	4	IOCFG_PB4
		入。		PE1	4	IOCFG_PE1
	SPI1_TXD	SPI1 发送数据输	0	PB3	4	IOCFG_PB3
		出。		PE2	4	IOCFG_PE2
SYS	SYS_RSTN_	系统复位输出。	0	PA2	2	IOCFG_PA2
	OUT	 0: 复位;				
		1: 撤销复位。				
	TEST_CLK	测试时钟输出。	0	PB2	5	IOCFG_PB2
UART0	UARTO_CTS N	UART0 发送清除信 号 (Clear To	I	PA0	3	IOCFG_PA0

Interfa ce	Signal Name	Description	Directi on	Pin Name	Function Number	IO Config Register
		Send) , 低有效。				
	UARTO_RTS N	UART0 发送请求信 号(Request To Send),低有效。	0	PA1	3	IOCFG_PA1
	UART0_RXD	UARTO 接收数据。	1	PC3	2	IOCFG_PC3
				PA4	3	IOCFG_PA4
	UART0_TXD	UARTO 发送数据。	0	PC2	2	IOCFG_PC2
				PA3	3	IOCFG_PA3
UART1	UART1_CTS	UART1 发送清除信	1	PA7	3	IOCFG_PA7
	N	号(Clear To Send),低有效。		PD4	3	IOCFG_PD4
	UART1_RTS	UART1 发送请求信	0	PC7	3	IOCFG_PC7
	N 号(Request To Send),低有效。		PE4	3	IOCFG_PE4	
	UART1_RXD	UART1 数据接收。	I	PB1	3	IOCFG_PB1
				PA5	3	IOCFG_PA5
	UART1_TXD	UART1 发送数据。	0	PB0	3	IOCFG_PB0
				PA6	3	IOCFG_PA6
UART2	UART2_CTS	UART2 发送清除信	1	PB7	3	IOCFG_PB7
	N	号(Clear To Send),低有效。		PA0	4	IOCFG_PA0
	UART2_RTS	UART2 发送请求信	0	PE7	3	IOCFG_PE7
	N	号(Request To Send),低有效。		PA1	4	IOCFG_PA1
	UART2_RXD	UART2 接收数据。	I	PB6	3	IOCFG_PB6
				PC3	3	IOCFG_PC3
	UART2_TXD	UART2 发送数据。	0	PB5	3	IOCFG_PB5
				PC2	3	IOCFG_PC2
				PB2	3	IOCFG_PB2
UART3	UART3_CTS	UART3 发送清除信	I	PE5	3	IOCFG_PE5

Interfa ce	Signal Name	Description	Directi on	Pin Name	Function Number	IO Config Register
	N	号(Clear To Send),低有效。				
	UART3_RTS N	UART3 发送请求信 号(Request To Send),低有效。	0	PE6	3	IOCFG_PE6
	UART3_RXD	UART3接收数据。	1	PB4	3	IOCFG_PB4
				PE1	3	IOCFG_PE1
				PC1	3	IOCFG_PC1
	UART3_TXD	UART3 发送数据。	0	PB3	3	IOCFG_PB3
				PE0	3	IOCFG_PE0
				PC0	3	IOCFG_PC0
SYS	UPDATE_M ODE	系统升级标志, MCU 上电锁存。 0 : NORMAL_MODE; 1 : UPDATE_MODE。	I	PB2	1	IOCFG_PB2
WAKE UP	WAKEUP0	deep sleep 唤醒信号。	I	PF0	6	IOCFG_PF0
	WAKEUP2	deep sleep 唤醒信号。	1	PD3	6	IOCFG_PD3
	WAKEUP3	deep sleep 唤醒信号。	1	PC4	6	IOCFG_PC4
ANAL OG	ACMP_N2	ACMP 模拟输入 N2 端。	I	PA6	13	IOCFG_PA6
	ACMP_N3	ACMP 模拟输入 N3 端。	I	PC6	14	IOCFG_PC6
	ACMP_N4	ACMP 模拟输入 N4 端。	I	PD6	13	IOCFG_PD6

Interfa ce	Signal Name	Description	Directi on	Pin Name	Function Number	IO Config Register
	ACMP_P2	ACMP 模拟输入 P2 端。	I	PA5	13	IOCFG_PA5
	ACMP_P3	ACMP 模拟输入 P3 端。	1	PC5	14	IOCFG_PC5
	ACMP_P4	ACMP 模拟输入 P4 端。	I	PD5	13	IOCFG_PD5
	ADC_AIN10	ADC 模拟输入通道 10。	I	PD6	12	IOCFG_PD6
	ADC_AIN11	ADC 模拟输入通道 11。	I	PD5	12	IOCFG_PD5
	ADC_AIN12	ADC 模拟输入通道 12。	I	PF3	12	IOCFG_PF3
	ADC_AIN13	ADC 模拟输入通道 13。	I	PB5	12	IOCFG_PB5
	ADC_AIN14	ADC 模拟输入通道 14。	1	PB6	12	IOCFG_PB6
	ADC_AIN15	ADC 模拟输入通道 15。	I	PE7	12	IOCFG_PE7
	ADC_AIN2	ADC 模拟输入通道 2。	I	PA5	12	IOCFG_PA5
	ADC_AIN3	ADC 模拟输入通道 3。	I	PA6	12	IOCFG_PA6
	ADC_AIN4	ADC 模拟输入通道 4。	I	PA7	12	IOCFG_PA7
	ADC_AIN5	ADC 模拟输入通道 5。	I	PF1	12	IOCFG_PF1
	ADC_AIN6	ADC 模拟输入通道 6。	I	PC6	12	IOCFG_PC6

Interfa ce	Signal Name	Description	Directi on	Pin Name	Function Number	IO Config Register
	ADC_AIN7	ADC 模拟输入通道7。	1	PC5	12	IOCFG_PC5
	ADC_AIN8	ADC 模拟输入通道8。	I	PF2	12	IOCFG_PF2
	ADC_AIN9	ADC 模拟输入通道9。	I	PD7	12	IOCFG_PD7
	DAC_OUT	DAC 模拟输出端。	0	PE7	13	IOCFG_PE7
	PGA0_N0	PGA0 模拟输入 N0 端。	I	PC6	13	IOCFG_PC6
	PGA0_OUT	PGA0 模拟输出端。	0	PC7	13	IOCFG_PC7
	PGA0_P0	PGA0 模拟输入 P0 端。	I	PC5	13	IOCFG_PC5
	PGA1_N0	PGA1 模拟输入 N0 端。	I	PB6	13	IOCFG_PB6
	PGA1_OUT	PGA1 模拟输出端。	0	PB7	13	IOCFG_PB7
	PGA1_P0	PGA1 模拟输入 P0 端。	I	PB5	13	IOCFG_PB5
	XTAL_OUT	晶体振荡器输出。	0	PA3	12	IOCFG_PA3
	XTAL_IN	晶体振荡器输入。	I	PA4	12	IOCFG_PA4

4 电气特性

4.1 绝对最大额定值

绝对最大额定值仅为应力额定值,并不保证最大值时的功能操作。超过表 4-1 中指定的值可能对 MCU 造成永久性损坏。

须知

极限工作电压参数如表 4-1 所示,超过这些数值,可能导致 MCU 损坏,可能导致可靠性问题。

表4-1 极限工作条件参数 a

符号	参数	最小值	最大值	单位
V_{DD}	外部电源	-0.3	4	V
V _{DDA}	外部模拟电源 b	-0.3	4	V
V _{IN}	耐压 5V 管脚的输入电压	-0.3	6	V
	除耐压 5V 之外的其他管 脚的输入电压	-0.3	4	V
I _{IO}	I/O 管脚的最大电流	-	±25	mA
T _A	工作环境温度	-40	+105	°C
T _{STG}	存储环境温度	-55	+150	°C
TJ	最大结温	-	125	°C

符号	参数	最小值	最大值	单位		
a : 由设计保证。						
b :推荐 V _{DD} 和 V _{DI}	DA接同一个电源。					

4.2 工作环境参数

推荐工作条件如表 4-2 所示。


表4-2 推荐工作条件

符号	参数	条件	最小值	典型值	最大值	単位
V_{DDA}	外部模拟电源	-	2.4	3.3	3.63	V
V_{DD}	外部电源	-	V_{DDA}	3.3	3.63	V

4.3 供电框图

供电框图如图 4-1 所示。

图4-1 供电框图



4.4 MCU 功耗

表4-3 工作电流 a

工作条件			典型值 b		最大值 ^c		单位	
CPU 状态	PLL	MCU 主 频	外设时 钟	I _{VDD}	I _{VDDA}	I _{VDD}	I _{VDDA}	-
执行 while(1)	on	25MHz	on	5.94	2.85	7.26	2.88	mA
执行 while(1)	on	50MHz	on	9.83	2.92	11.23	2.96	
执行 while(1)	on	100MHz	on	16.63	2.92	18.18	2.96	
执行	on	150MHz	on	24.59	2.92	26.20	2.96	

工作条件		典型值 b		最大值 ^c		单位		
while(1)								

- a: 数据来源于实验室测试数据,程序在 eFlash 中执行。
- b: V_{DD}=3.3V, V_{DDA}=3.3V, 环境温度 25℃。
- c: V_{DD}=3.6V, V_{DDA}=3.6V, 环境温度 105℃。

表4-4 sleep 模式工作电

符号	典型值 (主频 25MHz)	典型值(主频 150MHz)	单位
I _{VDD}	2.61	5.78	mA
I _{VDDA}	0.362	0.429	mA

表4-5 deepsleep 模式工作电流

符号	典型值 ª	单位
I _{VDD}	4.89	μΑ
I _{VDDA}	0.048	μΑ
a: 未使能内部定时唤醒功能。		

4.5 电源上下电斜率

表4-6 电源上下电斜率

符号	参数	条件	最小值	最大值	单位
tV_{DD}	V _{DD} 上升斜率	-	-	8	ms/V
	V _{DD} 下降斜率	-	1	-	ms/V

4.6 电磁兼容 (EMC) 特性

EMS (Electromagnetic Susceptibility): 电磁敏感度。

测试条件:运行一个 LED 闪灯的简单应用程序,然后对 MCU 管脚注入一个干扰信号,不断提高注入的干扰信号的等级,直到 LED 闪灯指示异常。

- ESD (Electrostatic Discharge): MCU 所有管脚注入 ESD 信号,直到出现功能 异常。测试需要遵循 IEC 61000-4-2 标准。
- EFT (Electrical Fast Transient): 通过一个 100pF 电容对 VDD 和 VSS 注入一个 EFT 信号,直到出现功能故障,该测试遵循 IEC 61000-4-4 标准。

设备允许程序运行异常,但重启后 MCU 必须能恢复。测试结果如表 4-7 所示。

表4-7 EMS 特性

符号	说明	条件	级别
VFESD	在任意管脚施加极限电压,直到出现功能故障。	VDD = 3.3 V, TA = 25 °C, fHCLK = 150 MHz, 遵循 IEC 61000-4-2。	2B
VEFTB	通过一个 100pF 电容对 VDD 和 VSS 施加一个瞬时高压,直到出现 功能故障。	VDD = 3.3 V, TA = 25 °C, fHCLK = 150 MHz, 遵循 IEC 61000-4-4。	5A

4.7 电气敏感特性

ESD (HBM (Human Body Model)、CDM (Charge Device Model)) 和 Latch UP 按照通用标准测试满足的等级如表 4-8 和表 4-9 所示。

表4-8 ESD 极限参数

符号	描述	条件	等级	最大值	单位
VESD(HBM)	ESD (HBM) 静电 放电电压 (人体模 型)	TA=+25°C,遵循 ANSI/ESDA/JEDEC JS- 001。	3A	4000	V
VESD(CDM)	ESD (CDM) 静电	TA=+25°C,遵循	CLASS III	500	

符号	描述	条件	等级	最大值	单位
	放电电压 (带电设备模型)	ANSI/ESDA/JEDEC JS- 002.			

表4-9 电气敏感度

符号	描述	条件	等级
LU	静态闩锁等级	TA = +105 °C,遵循 JESD78 IC 闩锁标准。	II level A

4.8 IO 电气特性

一般输入输出特性

表 4-10 中给出的参数是从表 4-1 下进行试验得到的,另有特别说明的除外。所有 I/O 设计均符合 CMOS(Complementary Metal Oxide Semiconductor)标准。

表4-10 I/O 静态特性

符号	参数	条件		最小值	典型值	最大值	单位
VIL	VIL I/O 输入低电 平电压	除耐 5V I/O 之外的所有 类型 I/O	2.4 V < VDD < 3.63 V	-	-	0.35x VDD ^a	V
		耐 5V I/O	2.4 V < VDD < 3.63 V	-	-	0.35x VDD ^a	
VIH	I/O 输入高电平电压	除耐 5V I/O 之外的所有 类型 I/O	2.4 V < VDD < 3.63 V	0.65 x VDDª	-	-	V
		耐 5V I/O	2.4 V < VDD < 3.63 V	0.65x VDD ^a	-	-	
V _{hys} ^a	I/O 输入迟滞	除耐 5V I/O	2.4 V < VDD < 3.63 V	-	300	-	mV

符号	参数	条件	条件		典型值	最大值	单位
		之外的所有 类型 I/O					
		耐 5V I/O	2.4V < VDD < 3.63 V	-	120	-	
I _{lkg}	输入漏电流 ^a	除耐 5V I/O 之外的所有 类型 I/O	0 < VIN ≤ VDD	-	-	±48	nA
		耐 5V I/O	VDD < VIN ≤ 5 V ^a	-	-	476	
R _{PU}	弱上拉等效电 阻 ^b	所有类型 I/O	VIN = VSS	-	24	-	kΩ
R _{PD}	弱下拉等效电 阻 ^b	除耐 5V I/O 之外的所有 类型 I/O	V _{IN} = VDD	-	24	-	kΩ
		耐 5V I/O	V _{IN} = VDD	-	35	-	kΩ
C _{IO}	I/O 引脚电容	-		-	3.5	-	pF

a:设计值。

b:上拉电阻和下拉电阻采用真实电阻串联 PMOS/NMOS 开关设计,PMOS/NMOS 等效串联电阻占比约 5%。

输出电压电平

表 4-11 中给出的参数来自于表 4-1 中总结的环境温度和电源电压条件下进行的试验, 另有特别说明的除外。所有 I/O 设计均为符合 CMOS 标准。

表4-11 输出电压特性 a

符号	参数	条件	最小值	最大值	单位
Volp	I/O 管脚输出低电平电压	所有类型 I/O	-	0.45	V
		I _{IO} 7 mA			

符号	参数	条件	最小值	最大值	单位
		VDD ≥ 2.6 V			
		所有类型 I/O I _{IO} = 14mA VDD ≥ 2.6 V	-	1.3	
V _{OH} ^b	I/O 管脚输出高电平电压	所有类型 I/O I _{IO} 7 mA VDD ≥ 2.6 V	VDD - 0.45	-	
		所有类型 I/O I _{IO} = 14mA VDD ≥ 2.6 V	VDD - 1.3	-	

a: 所有 I/O (I/O 端口和控制引脚) 输入或输出的电流之和必须始终符合表 4-3 中规定的 VDD 工作电流。

b: 由设计保证。

表4-12 输出电流特性 a

符号	参数	条件	驱动档位	最小值	最大值	单位
l _{OL} ^b	I/O 管脚输出低电平驱动电	所有类型 I/O,V _{OL} = 0.45V	11	1	2	mA
	流 (灌电流)		10	3	6	
			01	5	10	
			00	7	14	
		所有类型 I/O,V _{OL} = 1.3V	11	2	4	
			10	6	12	
			01	10	20	
			00	14	28	
I _{OH} ^b	I/O 管脚输出高电平驱动电	所有类型 I/O,VOH = VDD	11	1	2	
	流 (拉电流)	- 0.45V	10	3	6	
			01	5	10	
			00	7	14	

符号	参数	条件	驱动档位	最小值	最大值	単位
		所有类型 I/O,VOH = VDD	11	2	4	
		- 1.3V	10	6	12	
			01	10	20	
			00	14	28	

a: 所有 I/O (I/O 端口和控制引脚) 输入或输出的电流之和必须始终符合表 4-3 中规定的 VDD 工作电流。

b: 由设计保证。

输入输出交流特性

表 4-13 中给出的参数来自于表 4-1 中总结的环境温度和电源电压条件下进行的试验,另有特别说明的除外。

表4-13 I/O 交流特性 a

驱动档位	符号	参数	条件	最小值	最大值	单位
00	Fmax	最大频率	C=30 pF, 2.97 V ≤ VDD ≤ 3.63 V	-	50	MHz
			C=30 pF, 2.6 V ≤ VDD ≤ 2.97 V	-	35	
			C=10 pF, 2.97 V ≤ VDD ≤ 3.63 V	-	90	
			C=10 pF, 2.6 V ≤ VDD ≤ 2.97 V	-	70	
	Tr/Tf	输出上升下降时 间	C=30 pF, 2.97 V ≤ VDD ≤ 3.63 V	-	4.7	ns
			C=30 pF, 2.6 V ≤ VDD ≤ 2.97 V	-	5.5	
			C=10 pF, 2.97 V ≤ VDD ≤ 3.63 V	-	2	
			C=10 pF, 2.6 V ≤ VDD ≤	-	2.3	

驱动档位	符号	参数	条件	最小值	最大值	单位
			2.97 V			
01	Fmax	最大频率	C=50 pF, 2.97 V ≤ VDD ≤ 3.63 V	-	25	MHz
			C=50 pF, 2.6 V ≤ VDD ≤ 2.97 V	-	15	
			C=10 pF, 2.97 V ≤ VDD ≤ 3.63 V	-	70	
			C=10 pF, 2.6 V ≤ VDD ≤ 2.97 V	-	50	
	Tr/Tf	输出上升下降时 间	C=50 pF, 2.97 V ≤ VDD ≤ 3.63 V	-	10	ns
			C=50 pF, 2.6 V ≤ VDD ≤ 2.97 V	-	12	
			C=10 pF, 2.97 V ≤ VDD ≤ 3.63 V	-	2.5	
			C=10 pF, 2.6 V ≤ VDD ≤ 2.97 V	-	3	
10	Fmax	最大频率	C=50 pF, 2.97 V ≤ VDD ≤ 3.63 V	-	15	MHz
			C=50 pF, 2.6 V ≤ VDD ≤ 2.97 V	-	10	
			C=10 pF, 2.97 V ≤ VDD ≤ 3.63 V	-	45	
			C=10 pF, 2.6 V ≤ VDD ≤ 2.97 V	-	30	
	Tr/Tf	输出上升下降时 间	C=50 pF, 2.97 V ≤ VDD ≤ 3.63 V	-	15	ns
			C=50 pF, 2.6 V ≤ VDD ≤ 2.97 V	-	17.5	
			C=10 pF, 2.97 V ≤ VDD ≤ 3.63 V	-	3.6	
			C=10 pF, 2.6 V ≤ VDD ≤ 2.97 V	-	4.3	

驱动档位	符号	参数	条件	最小值	最大值	单位
11	Fmax	最大频率	C=50 pF, 2.97 V ≤ VDD ≤ 3.63 V	-	7	MHz
			C=50 pF, 2.6 V ≤ VDD ≤ 2.97 V	-	4	
			C=10 pF, 2.97 V ≤ VDD ≤ 3.63 V	-	30	
			C=10 pF, 2.6 V ≤ VDD ≤ 2.97 V	-	20	
	Tr/Tf	输出上升下降时 间	C=50 pF, 2.97 V ≤ VDD ≤ 3.63 V	-	30	ns
			C=50 pF, 2.6 V ≤ VDD ≤ 2.97 V	-	35	
			C=10 pF, 2.97 V ≤ VDD ≤ 3.63 V	-	7	
			C=10 pF, 2.6 V ≤ VDD ≤ 2.97 V	-	8.2	
a. 中沿小	7.T	间	C=50 pF, 2.6 V \leq VDD \leq 2.97 V C=10 pF, 2.97 V \leq VDD \leq 3.63 V C=10 pF, 2.6 V \leq VDD \leq	-	7	

a: 由设计保证。

4.9 RESETN 电气特性

RESETN 输入管脚使用 CMOS 技术。它连接到一个固定上拉电阻 Rpu。

表 4-14 中给出的参数来自于表 4-1 中总结的环境温度和电源电压条件下进行的试验,另有特别说明的除外。

表4-14 RESETN 引脚特性 a

参数	描述	条件	最小值	典型值	最大值	单位
V _{IL(RESETN)}	RESETN 输入低 电平电压	-	-	-	0.35 x VDD	V
V _{IH(RESETN)}	RESETN 输入高 电平电压	-	0.65 x VDD	-	-	V

参数	描述	条件	最小值	典型值	最大值	单位
V _{hys} (RESETN)	RESETN 施密特 触发电压迟滞	-	-	120	-	mV
R _{PU(RESETN)}	弱上拉等效电阻 b	VIN = VSS	20	24	30	kΩ

a: 由设计保证。

b:上拉电阻采用真实电阻串联 PMOS 开关设计,PMOS 等效串联电阻占比约 5%。

4.10 闪存 (Flash memory)

闪存特性如表 4-15 所示,闪存耐用性与数据保持特性如表 4-16 所示。

表4-15 闪存特性

符号	参数	条件	典型值	最大值	单位
tprog_min	8 Byte 编程时间	-	55	60	μs
tprog_max	256 Byte 编程时间	-	1.4	1.6	ms
tERASE	Page Erase 时间	-	1	20	ms
tME	Mass Erase 时间	-	10	20	ms
Idd (VDD11)	Core 电压最大电流	Read	-	2.5	mA
		Program	-	0.2	mA
		Erase	-	0.2	mA
Idd (VDD)	IO 电压最大电流	Read	-	3.5	mA
		Program	-	4.8	mA
		Erase	-	3.8	mA

表4-16 闪存耐用性与数据保持特性

符号	参数	条件	最小值	最大值	单位
N _{END}	Endurance	T _J = -40°C ~	100	-	干次

符号	参数	条件	最小值	最大值	单位
		+125 ℃			
T _{DR}	Data retention	T _J = 125 °C	10	-	年

4.11 电源管理单元 (PMU)

- 提供上电解复位电路 (POR),与 SOC 数字一起完成上电时序。
- 提供数字 Core 域供电。

表4-17 PMU 特性

符号	参数	条件	最小值	典型值	最大值	单位
V _{POR} ^a	V _{DD} 上电阈值	-	2.2	2.3	2.4	V
V _{PDR} ^a	V _{DD} 下电阈值	-	2.1	2.2	2.3	V
V _{PVD0}	可编程电压检测 (PVD)	V _{DD} rising	2.34	2.38	2.42	V
	阈值 0	V _{DD} falling	2.24	2.28	2.32	V
V _{PVD1}	PVD 阈值 1	V _{DD} rising	2.44	2.48	2.52	V
		V _{DD} falling	2.34	2.38	2.42	V
V _{PVD2}	PVD 阈值 2	V _{DD} rising	2.54	2.58	2.62	V
		V _{DD} falling	2.44	2.48	2.52	V
V _{PVD3}	PVD 阈值 3	V _{DD} rising	2.64	2.68	2.72	V
		V _{DD} falling	2.54	2.58	2.62	V
V _{PVD4}	PVD 阈值 4	V _{DD} rising	2.74	2.78	2.82	V
		V _{DD} falling	2.64	2.68	2.72	V
V _{PVD5}	PVD 阈值 5	V _{DD} rising	2.84	2.88	2.92	V
		V _{DD} falling	2.74	2.78	2.82	V

符号	参数	条件	最小值	典型值	最大值	单位
I _{DD(POR)} ^a	POR 功耗	-	-	2.5	-	uA
a: 由设计保证。						

4.12 内置参考电压 (VREF)

内置 VREF 模块的作用主要为 ADC 电路提供参考电压。内置 VREFBUF 的具体电路组成模块及电气特性如表 4-18 所示。

表4-18 内置 VREF 的电气特性 a

符号	参数	条件	Min	Тур	Max	单位	备注
V _{DDA}	电源电压	-	2.4	3.3	3.63	V	-
V _{OUT}	输出电压	-	-	1.1	-	V	-
ACC _{VREF}	输出电压精度	-	-	±4	±8	mV	-40°C ~ +125°C
γvref	温度系数	-	-	20	30	ppm/°C	-40°C ~ +125°C
PSRR	电源抑制比	100kHz	-40	-	-	dB	-
IDD (VREF)	功耗	-	-	-	1.8	mA	-
H\U\L/E	1\ -						

a: 由设计保证。

4.13 内置 32K 振荡器 (LOSC)

内置 32K 振荡器的电气特性如表 4-19 所示。

表4-19 内置 32K 振荡器电气特性

符号	参数	条件	最小值	典型值	最大值	单位
f _{LSOSC} ^a	内置 32K 振荡	V _{DDA} =3.3V, T _A =27°C	31.68	32	32.32	kHz

符号	参数	条件	最小值	典型值	最大值	单位
	器频率	$V_{DDA} = 2.4V \sim 3.63V$,	31.04	32	32.96	kHz
		T _A = -40°C ~ +125°C				
$\Delta_{TEMP(LSOSC)^{b}}$	内置 32K 振荡 器温漂	$T_A = -40^{\circ}C \sim +125^{\circ}C$	-3	-	3	%
tsu(Lsosc)b	内置 32K 振荡 器频率启动时间	-	-	8	10	μs
tstab(lsosc)b	内置 32K 振荡 器频率稳定时间	最终频率的 3%	-	100	180	μs
I _{DD(LSOSC)} ^b	内置 32K 振荡 器工作功耗	-	-	0.8	1.2	μΑ

a: 基于特性测试, 未在生产中测试。

b: 由设计保证。

4.14 内置 25M 振荡器 (HOSC)

内置 25M 振荡器的电气特性如表 4-20 所示。

表4-20 内置 25M 振荡器电气特性

符号	参数	条件	最小值	典型值	最大值	单位
f _{HSOSC} ^a	内置 25M 振荡器 频率	V _{DDA} =2.4V~3.63V, T _A =-40°C~+125°C	24.75	25	25.25	MHz
Δ TEMP(HSOSC) ^b	内置 25M 振荡器 温漂	T _A =-40°C~+125°C	-1	-	1	%
tsu(HSOSC) ^b	内置 25M 振荡器 频率启动时间	-	-	3	9	μs
t _{STAB(HSOSC)} ^b	内置 25M 振荡器 频率稳定时间	最终频率的 1%	-	5.5	15	μs

符号	参数	条件	最小值	典型值	最大值	单位
I _{DD(HSOSC)} ^b	内置 25M 振荡器 工作功耗	-	-	300	400	μΑ

- a: 基于特性测试, 未在生产中测试。
- b: 由设计保证。

4.15 锁相环 (PLL)

锁相环的电气特性如表 4-21 所示。

表4-21 PLL 电气特性 ab

符号	参数	条件	最小值	典型值	最大值	单位
f _{PLL_REF}	PLL 输入参考频率	-	4	-	30	MHz
f _{PLL_PFD}	PLL 内置 PFD 的输 入频率	-	4	-	7.5	MHz
D _{PLL_IN}	PLL 输入参考频率占 空比	-	45	-	55	%
D _{PLL_OUT}	PLL 输出时钟占空比	经过后置分频器	45	50	55	%
f _{VCO_OUT}	PLL VCO 输出频率	不经过后置分频器	200	-	400	MHz
f _{PLL_OUT}	PLL 输出频率	经过后置分频器	25	-	400	MHz
t _{LOCK}	PLL 锁定时间	-	-	40	50	μs
Jitter	RMS 周期抖动	f _{PLL_OUT} =150MHz; f _{VCO_OUT} =300MHz	-	350	400	ps
I _{DD(PLL)}	PLL V _{DD} 功耗	f _{PLL_OUT} =150MHz; f _{VCO_OUT} =300MHz	-	200	400	μΑ

a: 由设计保证。

b: f_{PLL_PFD} = f_{PLL_REF} ÷ 前置分频器分频比,需确保 f_{PLL_PFD} 频率处于 4MHz ~ 7.5MHz 之间。

4.16 模数转换器 (ADC)

模拟转换器的电器特性如表 4-22、表 4-23 和表 4-24 所示。

表4-22 ADC 电气特性 1ª

符号	参数	条件	最小值	典型值	最大值	单位
f _{ADC}	ADC 工作时钟	-	25	100	100	MHz
f _S	采样率	-	0.0473	-	3.03	MSPS
f _{TRIG}	外部触发频率	f _{ADC} =100 MHz	-	-	3.03	MHz
V _{AIN}	输入电压范围	V _{DDA} <3.3 V	0	-	V _{DDA}	V
	(ADCINx) ^b	V _{DDA} ≥3.3 V	0	-	3.3	٧
Rs	采样通道输入阻抗	-	-	1	1.5	kΩ
C _{SH_S}	采样保持电容 ^c	-	-	2	-	pF

a: 由设计保证。

b: 当 ADCINx 大于最大值时,将导致不准确的转换。

c: ADC IP 内部采样保持电容。

表4-23 ADC 电气特性 2ª

符号	参数	条件	最小值	典型值	最大值	单位
t _{PU}	上电时间	-	-	350	-	μs
t _{LATR}	触发转换延时	-	36	36	-	ns
t _{SAMP}	采样时间	-	5	-	500	1/f _{ADC}
t _{CONV}	转换时间	-	-	28	-	1/f _{ADC}
t _{CONV_TOT}	总采样转换 时间	-	33	-	528	1/f _{ADC}
I _{DD(ADC)}	功耗	fs=3.03MSP S	-	2.3	2.7	mA

符号	参数	条件	最小值	典型值	最大值	单位
a: 由设计保证	Ē.					

表4-24 ADC 电气特性 3ab

符号	参数	条件	最小值	典型值	最大值	单位
Offset Error	失调误差	V _{DDA} ≥ 2.4 V;	-	±2	-	LSBd
Gain Error ^c	增益误差	VREFP = 1.1V; f _{ADC} = 100MHz;	-	±0.1%	-	LSB
DNL	微分非线性	fs ≤ 3MSPS;	-	±1.5	-	LSB
INL	积分非线性	-40°C ~ +125°C	-	±3	-	LSB
ENOB	有效位数		10	10.5	-	bit
SINAD	信纳比		62	65	-	dB
SNR	信噪比		63	66	-	dB

a: 由设计保证。

b: ADC 性能在内部校准后测量。

c: 不包含 VREFBUF 偏差。

d: LSB = 0.805mV.

图4-2 ADC 特性图





图4-3 ADC 输入模型



- 1. Rs和 CsH_s 的值参见表 4-22。
- 2. 为保证 ADC 性能,需要在 ADC 的输入通道前加电容 Cin, 推荐容值为 100pF。

4.17 数模转换器 (DAC)

DAC 为 10bit 分辨率, 支持 300kHz 的转换速率, 如表 4-25 所示。

表4-25 DAC 电气特性 a

符号	参数	条件	最小值	典型值	最大值	单位
V_{DDA}	电源电压	-	2.4	3.3	3.63	V
V _{REFP}	正参考电压	-	2.4	3.3	V _{DDA}	V
I _{DD(DAC)}	功耗	-	-	-	100	μΑ
t _{stb}	稳定时间	-	-	3.33	5	μs
ENOB	有效位数	-	-	9	-	bit
DNL	微分非线性	-	-2	-	2	LSBb
INL	积分非线性	-	-4	-	4	LSB
Gain Error	增益误差	-	-0.5	-	0.5	%
Offset Error	失调误差	-	-8	-	8	LSB

a: 由设计保证。

b: 1LSB=V_{DDA}/1024。

4.18 可编程增益放大器 (PGA)

可编程增益放大器电气特性如表 4-26 所示。

表4-26 PGA 电气特性 abc

符号	参数	条件	最小值	典型值	最大值	单位
V_{DDA}	电源电压	-	2.4	-	3.63	V
V _{OUT}	输出电压	-	0.3	-	V _{DDA} -0.3	V
CMIR	共模输入范围 d	-	0	-	0.5*V _{DDA}	V
VIOFFSET	输入失调电压	-	-	±1.5	-	mV
ΔV _{IOFFSET}	输入失调电压偏 移	-40°C ~ +125°C	-	-	5	μV/°C

符号	参数	条件	最小值	典型值	最大值	单位
I _{DD} (PGA)	功耗	空载	-	1.5	1.8	mA
CMRR	共模抑制比	直流测试	-	90	-	dB
PSRR	电源抑制比	10kHz	60	-	-	dB
Gain	正相增益值	-	-	2	-	-
		-	-	4	-	-
		-	-	8	-	-
		-	-	16	-	-
R _{network}	R _{network} =RF/RIN ^e	Gain=2	-	20/20	-	kΩ
		Gain=4	-	20/60	-	
		Gain=8	-	20/140	-	
		Gain=16	-	20/300	-	
Gain Error	增益误差	内置电阻模式	-1	-	1	%
GBW	不同正相增益下	Gain=2	30	-	-	MHz
	的带宽值	Gain=4	20	-	-	
	(负载电容	Gain=8	15	-	-	
	5pF)	Gain=16	10	-	-	
PM	相位裕度	-	-	60	-	Deg
SR	摆率	-	15	-	-	V/µs

a: 由设计保证。


b: 除非另有说明, 典型数据基于 TA=25°C, V_{DDA}=3.3V。

c: PGA 内置电阻模式。

d: 增益较大时, 共模输入范围受到输出摆幅的限制。

e: PGA gain =1+RF/RIN。

图4-4 PGA 结构框图



4.19 模拟比较器 (ACMP)

电压比较器, 其特性指标描述如表 4-27 所示。

表4-27 ACMP 电气特性 a

符号	参数	条件	最小值	典型值	最大值	单位
V _{DDA}	电源电压	-	2.4	3.3	3.63	V
V _{COM}	共模电压	-	0	-	V_{DDA}	V
V _{DIFF}	有效差分输入电压 VINP-VINN	-	10	-	-	mV
t _{PU}	上电时间	-	-	100	-	μs
V _{HYS}	迟滞电压	-	-	0	-	mV
		-	-	10	-	
		-	-	20	-	
		-	-	30	-	

符号	参数	条件	最小值	典型值	最大值	单位
IDD (ACMP)	功耗	-	-	250	290	μA
Vos	失调电压	-	-20	-	20	mV
t _{delay}	比较器翻转延时	1.65V/us for VINP&VINN	-	26	50	ns
		V _{DDA} /ns for VINP&VINN	-	20	50	
。. 由:瓜土/D:Y		·				

a: 由设计保证。

4.20 温度传感器 (TSensor)

支持-40℃ ~ +125℃范围的检测,输出电压通过 ADC 进行采样,然后将码字转换成温度值。

表4-28 TSensor 电气特性 a

符号	参数	条件	最小值	典型值	最大值	单位
V_{DDA}	电源电压	-	2.4	3.3	3.63	V
I _{DD} (TSensor)	静态电流	-	80	150	250	μΑ
V _{OUT}	输出电压	Temp= 25°C	-	1.3256	-	V
ү оит	温度系数	-	-	4.239	-	mV/°C
Еоит	校准后精度 b	-	-3	-	3	℃
PSRR	电源抑制比	100kHz	-40	-	-	dB
t _{PU}	上电时间	-	-	40	-	μs
tades	ADC 通道建立 时间	-	1	3	5	μs

a: 由设计保证。

b: 不包含环境温度误差和测试误差。

4.21 集成电路 (I2C) 接口

I2C 接口满足 I2C 标准协议的时序要求,标准模式最大支持 100 kbit/s,快速模式最大支持 400 kbit/s。

图4-5 I2C 标准协议时序图




表4-29 标准模式 I2C 接口时序参数表

参数	符号	最小值	最大值	単位
SCL 时钟频率	f _{SCL}	0	100	kHz
启动保持时间	thd;sta	4.0	-	μs
SCL 低电平周期	t _{LOW}	4.7	-	μs
SCL 高电平周期	tніgн	4.0	-	μs
启动建立时间	tsu;sta	4.7	-	μs
数据保持时间	t _{HD;DAT}	0	3.45	μs
数据建立时间	t _{SU;DAT}	250	-	ns
SDA、SCL 上升 时间	t _r	-	1000	ns
SDA、SCL 下降 时间	t _f	-	300	ns
结束建立时间	t _{su;sto}	4.0	-	μs
开始与结束之间的 总线释放时间	t _{BUF}	4.7	-	μs

参数	符号	最小值	最大值	单位
总线负载	Сь	-	400	pF

表4-30 快速模式 I2C 接口时序参数表

参数	符号	最小值	最大值	单位
SCL 时钟频率	f _{SCL}	0	400	kHz
启动保持时间	t _{HD;STA}	0.6	-	μs
SCL 低电平周期	t _{LOW}	1.3	-	μs
SCL 高电平周期	tнідн	0.6	-	μs
启动建立时间	t _{SU;STA}	0.6	-	μs
数据保持时间	t _{HD;DAT}	0	0.9	μs
数据建立时间	tsu;dat	100	-	ns
SDA、SCL 上升时间	t _r	20	300	ns
SDA、SCL 下降时间	t _f	20 × (V _{DD} / 5.5V)	300	ns
结束建立时间	t _{su;sto}	0.6	-	μs
开始与结束之间的总线释放时间	t _{BUF}	1.3	-	μs
总线负载	Сь	-	400	pF

4.22 通用异步收发传输器 (UART)

UART 波特率配置的典型值为: 9,600bit/s、14,400bit/s、19,200bit/s、38,400bit/s、57,600bit/s、76,800bit/s、115,200bit/s、230,400bit/s、460,800bit/s。

波特率计算公式为: 当前波特率=uart_clk /(过采样倍数 x 分频系数)。用户可以根据需要配置合适的分频系数。

4.23 同步串行外设接口 (SPI)

4.23.1 Motorola SPI Master 模式时序信息

表4-31 Motorola SPI Master 模式时序要求


缩写	含义	最小值	典型值	最大值	单位
t _{rsu}	建立时间,在 SPI_CLK 有效沿之前 SPI_RX 有效。	2	-	-	ns
t _{rho}	保持时间,在 SPI_CLK 有效沿之前 SPI_RX 有效。	1	-	-	ns

表4-32 Motorola SPI Master 模式波形特征

缩写	含义	最小值	典型值	最大值	单位
$F_{SPI_CLK}^a = 1/t_p$	SPI_CLK 频率 =1/SPI_CLK 周期	-	-	25	MHz
t _w	持续时间,SPI_CLK 高电平和低电平持续时间。	-	0.5 * t _p	-	ns
t _{sd0}	延迟时间,SPI_CS_N 到 SPI_TX。	t _p - 5.2	t _p	t _p + 4.2	ns
t _{sd1}	延迟时间,SPI_TX 到 SPI_CS_N。	t _p - 4.2	t _p	t _p + 5.2	ns
t _{sd2}	延迟时间,SPI_CS_N 到 SPI_CLK。	2.0 * t _p - 5	2.0 * t _p	2.0 * t _p + 3.6	ns
t _{sd3}	延迟时间,SPI_CLK 到 SPI_CS_N。	t _p - 5	t _p	t _p + 3.6	ns
t _{td}	延迟时间,SPI_CLK 到 SPI_TX。	-3.6	0	3.9	ns
t _{tho}	保持时间,SPI_CLK 到 SPI_TX。	t _p * 0.50 - 3.6	t _p * 0.50	t _p * 0.50 + 3.9	ns

缩写	含义	最小值	典型值	最大值	单位
a: SPI_CLK 是	指 MCU 的 SPI_CLK 管脚,是	是 SPI 接口的时	钟。F _{SPI_CLK} 是护	旨 SPI 接口时钟的	り频率。

图4-6 Motorola SPI Master 模式时序图



4.23.2 Motorola SPI Slave 模式时序信息

表4-33 Motorola SPI Slave 模式时序要求

缩写	含义	最小值	典型值	最大值	单位
F _{SPI_CLK} = 1/t _p	SPI_CLK 频率 =1/SPI_CLK 周期	-	5	10	MHz
t _w	持续时间,SPI_CLK 高电平和 低电平持续时间。	-	0.5 * t _p	•	ns
t _{rsu}	建立时间,在 SPI_CLK 有效 沿之前 SPI_RX 有效。	2	-	-	ns
t _{rho}	保持时间,在 SPI_CLK 有效 沿之前 SPI_RX 有效。	1	-	-	ns
t _{ssu}	建立时间,SPI_CS_N 有效到 SPI_CLK 有效。	2 * T _{clk_spi} ^a + 2	2 * t _p	-	ns

缩写	含义	最小值	典型值	最大值	单位	
t _{sho}	保持时间,SPI_CLK 无效到 SPI_CS_N 无效。	T _{clk_spi} + 2.5	t _p	-	ns	
a: T _{clk_spi} 是指 SPI 模块工作参考时钟的周期。						

表4-34 Motorola SPI Slave 模式波形特征 (Clock Phase = 0)

缩写	含义	最小值	典型值	最大值	単位				
t _{sd0}	延迟时间, SPI_CS_N 有效到 SPI_TX 有效。	-	3 * T _{clk_spi} ^a + 8	4 * T _{clk_spi} ^a + 8	ns				
t _{td}	延迟时间, SPI_CLK 有效到 SPI_TX 有效。	3 * T _{clk_spi} ^a + 5	3 * T _{clk_spi} ^a + 8	4 * T _{clk_spi} ^a + 10	ns				
t _{tho}	保持时间, SPI_CLK 有效到 SPI_TX 有效。	t _p * 0.50	-	-	ns				
a: T _{clk_sp}	a: T _{clk_spi} 是指 SPI 模块工作参考时钟的周期。								

表4-35 Motorola SPI Slave 模式波形特征 (Clock Phase = 1)

缩写	含义	最小值	典型值	最大值	单位
t _{td}	延迟时间, SPI_CLK 有效 到 SPI_TX 有 效。	3 * T _{clk_spi} ^a + 5	3 * T _{clk_spi} ^a + 8	4 * T _{clk_spi} ^a + 10	ns
t _{tho}	保持时间, SPI_CLK 有效 到 SPI_TX 有 效。	t _p * 0.50	-	-	ns

2024-04-17 86

缩写	含义	最小值	典型值	最大值	单位	
a: T _{clk_spi} 是指 SPI 模块工作参考时钟的周期。						

图4-7 Motorola SPI Slave 模式时序图 (Clock Phase = 0)





图4-8 Motorola SPI Slave 模式时序图 (Clock Phase = 1)



4.23.3 TI 同步串行接口 Master 模式时序信息

表4-36 TI 同步串行接口 Master 模式时序要求

缩写	含义	最小值	典型值	最大值	单位
t _{rsu}	建立时间,在 SPI_CLK 有效沿 之前 SPI_RX 有效。	2	-	1	ns
t _{rho}	保持时间,在 SPI_CLK 有效沿	1	-	-	ns


缩写	含义	最小值	典型值	最大值	单位
	之前 SPI_RX 有效。				

表4-37 TI 同步串行接口 Master 模式波形特征

缩写	含义	最小值	典型值	最大值	单位
$F_{SPI_CLK}^a = 1/t_p$	SPI_CLK 频率 =1/SPI_CLK 周期	-	-	25	MHz
t _w	持续时间,SPI_CLK 高电平 和低电平持续时间。	-	0.5 * t _p	1	ns
t _{sd0}	延迟时间,SPI_CLK 有效到 SPI_CS_N。	t _p - 5	t _p	t _p + 3.6	ns
t _{td}	延迟时间,SPI_CLK 到 SPI_TX。	-3.6	0	3.9	ns
t _{tho}	保持时间,SPI_CLK 到 SPI_TX。	t _p * 0.50 - 3.6	t _p * 0.50	t _p * 0.50 + 3.9	ns

a: SPI_CLK 是指 MCU 的 SPI_CLK 管脚,是 SPI 接口的时钟。FSPI_CLK 是指 SPI 接口时钟的频率。

图4-9 TI 同步串行接口 Master 模式时序图



4.23.4 TI 同步串行接口 Slave 模式时序信息

表4-38 TI 同步串行接口 Slave 模式时序要求

缩写	含义	最小值	典型值	最大值	单位
$F_{SPI_CLK} = 1/t_p$	SPI_CLK 频率 = 1/SPI_CLK 周期	-	5	10	MHz
t _w	持续时间,SPI_CLK 高电平 和低电平持续时间。	-	0.5 * t _p	-	ns
t _{rsu}	建立时间,在 SPI_CLK 有效 沿之前 SPI_RX 有效。	2	-	-	ns
t _{rho}	保持时间,在 SPI_CLK 有效 沿之前 SPI_RX 有效。	1	-	-	ns
t _{ssu}	建立时间,SPI_CS_N 有效 到 SPI_CLK 有效。	2 * T _{clk_spi} ^a + 2	2 * t _p	-	ns
t _{sho}	保持时间,SPI_CLK 无效到 SPI_CS_N 无效。	T _{clk_spi} + 2.5	t _p	-	ns

a: T_{clk_spi} 是指 SPI 模块工作参考时钟的周期。


表4-39 TI 同步串行接口 Slave 模式波形特征

缩写	含义	最小值	典型值	最大值	单位
t _{td}	延迟时间,SPI_CLK 有效到 SPI_TX 有 效。	3 * T _{clk_spi} ^a + 5	3 * T _{clk_spi} ^a + 8	4 * T _{clk_spi} ^a + 10	ns
t _{tho}	保持时间,SPI_CLK 有效到 SPI_TX 有 效。	t _p * 0.50	-	-	ns

a: Tclk_spi 是指 SPI 模块工作参考时钟的周期。

图4-10 TI 同步串行接口 Slave 模式时序图





4.23.5 Microwire 接口 Master 模式时序信息


表4-40 Microwire 接口 Master 模式时序要求

缩写	含义	最小值	典型值	最大值	单位
t _{rsu}	建立时间,在 SPI_CLK 有效沿之前 SPI_RX 有效。	2	-	-	ns
t _{rho}	保持时间,在 SPI_CLK 有效沿之前 SPI_RX 有效。	1	-	-	ns

表4-41 Microwire 接口 Master 模式波形特征

缩写	含义	最小值	典型值	最大值	单位
F _{SPI_CLK} = 1/t _p	SPI_CLK 频率 = 1/SPI_CLK 周期	-	-	25	MHz
t _w	持续时间,SPI_CLK 高电平和低电平持续时间。	-	t _p * 0.50	1	ns
t _{sd0}	延迟时间,SPI_CS_N 有 效到 SPI_TX 有效。	t _p - 5.2	t _p	t _p + 4.2	ns
t _{sd1}	延迟时间,SPI_CLK 有效 到 SPI_CS_N 无效。	t _p - 5	t _p	t _p + 3.6	ns
t _{tho}	保持时间,SPI_CLK 到 SPI_TX。	t _p * 0.50 - 3.6	t _p * 0.50	t _p * 0.50 + 3.9	ns

图4-11 Microwire 接口 Master 模式时序图



4.23.6 Microwire 接口 Slave 模式时序信息

表4-42 Microwire 接口 Slave 模式时序要求

缩写	含义	最小值	典型值	最大值	单位
F _{SPI_CLK} = 1/t _p	SPI_CLK 频率 = 1/SPI_CLK 周期	-	5	10	MHz
t _w	持续时间,SPI_CLK 高电 平和低电平持续时间。	-	t _p * 0.50	-	ns
t _{rsu}	建立时间,在 SPI_CLK 有 效沿之前 SPI_RX 有效。	2	-	-	ns
t _{rho}	保持时间,在 SPI_CLK 有 效沿之前 SPI_RX 有效。	1	-	-	ns
t _{ssu}	建立时间,SPI_CS_N 有 效到 SPI_CLK 有效。	2 * T _{clk_spi} ^a + 2	2 * t _p	-	ns
t _{sho}	保持时间,SPI_CLK 无效 到 SPI_CS_N 无效。	T _{clk_spi} + 2.5	t _p	-	ns
a:T _{clk_spi} 是指 SPI 模块工作参考时钟的周期。					


表4-43 Microwire 接口 Slave 模式波形特征

缩写 含义	缩写	含义	最小值	典型值	最大值	单位
---------	----	----	-----	-----	-----	----

ttd 延迟时间, SPI_CLK 有效到 SPI_TX 有效。 3 * Tclk_spi ^a + 5 3 * Tclk_spi ^a + 8 4 * Tclk_spi ^a + 10 ns ttho 保持时间, SPI_CLK 有效到 SPI_TX 有效。 tp * 0.50 - - ns	缩写	含义	最小值	典型值	最大值	单位
MOSHIPP, OF LOCK	t _{td}		3 * T _{clk_spi} ^a + 5	3 * T _{clk_spi} ^a + 8	4 * T _{clk_spi} a + 10	ns
	t _{tho}		t _p * 0.50	-	-	ns

a: T_{clk_spi} 是指 SPI 模块工作参考时钟的周期。

图4-12 Microwire 接口 Slave 模式时序图



5 封装信息

5.1 封装信息


3061M 系列产品采用 LQFP 和 QFN 封装, 封装 Pin 脚数有 32/48, 详细信息请见如下章节。

5.1.1 LQFP32 封装视图/封装参数

封装视图

LQFP32 封装外形图如图 5-1 所示。

图5-1 LQFP32 封装外形图



封装参数

封装参数如表 5-1 所示。

表5-1 LQFP32 封装参数表

参数	尺寸 (mm)		
	最小值	典型值	最大值
A	-	-	1.60


参数	尺寸 (mm)		
	最小值	典型值	最大值
A ₁	0.025	-	0.127
A ₂	1.35	1.40	1.45
b	0.30	0.37	0.45
b ₁	0.30	0.35	0.40
С	0.09	-	0.20
C ₁	0.09	-	0.16
D	8.85	9.00	9.15
D ₁	6.90	7.00	7.10
Е	8.85	9.00	9.15
E ₁	6.90	7.00	7.10
е	0.80 BSC		
L	0.45	0.60	0.75
L ₁	1.00REF		
R ₁	0.08	-	-
R ₂	0.08	-	0.20
S	0.20	-	-
θ	0°	3.5°	7°
θ_1	0°	-	-
θ_2	12° TYP		
θ_3	12° TYP		

5.1.2 LQFP48 封装视图/封装参数

封装视图

LQFP48 封装外形图如图 5-2 所示。

图5-2 LQFP48 封装外形图



封装参数

封装参数如表 5-2 所示。

表5-2 LQFP48 封装参数表


参数	尺寸 (mm)		
	最小值	典型值	最大值
Α	-	-	1.60
A ₁	0.025	-	0.127
A ₂	1.35	1.40	1.45
b	0.17	0.22	0.27
b ₁	0.17	0.20	0.23
С	0.09	-	0.20
C ₁	0.09	-	0.16
D	8.85	9.00	9.15
D ₁	6.90	7.00	7.10
Е	8.85	9.00	9.15
E ₁	6.90	7.00	7.10
е	0.50BSC		
L	0.45	0.60	0.75
L ₁	1.00REF		
R ₁	0.08	-	-
R ₂	0.08	-	0.20
S	0.20	-	-
θ	0°	3.5°	7°
θ ₁	0°	-	-
θ_2	12° TYP		
θ_3	12° TYP		

5.1.3 QFN32 封装视图/封装参数

封装视图

QFN32 封装外形图如图 5-3 所示。

图5-3 QFN32 封装外形图



封装参数

封装参数如表 5-3 所示。

表5-3 QFN32 封装参数表

参数	尺寸 (mm)		
	最小值	典型值	最大值
Α	0.80	0.85	0.90
A1	0	0.02	0.05
A3	0.203 REF		
b	0.15	0.20	0.25
D	3.93	4.00	4.07
D2	1.90	2.00	2.10
Е	3.93	4.00	4.07
E2	1.90	2.00	2.10
е	0.40 BSC		
Ne	2.80 BSC		

数据手册 5 封装信息


参数	尺寸 (mm)		
	最小值	典型值	最大值
Nd	2.80 BSC		
K	0.60 REF		
K1	0.639 REF		
L	0.30	0.40	0.50
L1	0.26	0.36	0.46
L2	0.08	0.18	0.28
aaa	0.07		
bbb	0.07		
ccc	0.10		
ddd	0.05		
eee	0.08		
fff	0.10		

5.1.4 QFN48 封装视图/封装参数

封装视图

QFN48 封装外形图如图 5-4 所示。

图5-4 QFN48 封装外形图



封装参数

封装参数如表 5-4 所示。

表5-4 QFN48 封装参数表

Symbol	Millimeter		
	MIN	NOM	MAX
А	0.80	0.85	0.90
A1	0	0.02	0.05
A3	0.203 REF		
b	0.15	0.20	0.25
D	5.90	6.00	6.10
D2	3.07	3.17	3.27
E	5.90	6.00	6.10
E2	3.07	3.17	3.27
е	0.40 BSC		
K	0.20	-	-
L	0.35	0.40	0.45

数据手册 5 封装信息

Symbol	Millimeter		
	MIN	NOM	MAX
R	0.05	0.10	0.15
aaa	0.10		
bbb	0.07		
ccc	0.10		
ddd	0.05		
eee	0.08		
fff	0.10		

5.1.5 物理参数

封装物理参数如表 5-5 所示。

表5-5 3061M 系列封装参数

参数	LQFP32	LQFP48	QFN32	QFN48
封装尺 寸	7mm× 7mmx1.6mm	7mm× 7mmx1.6mm	4mm× 4mmx0.85mm	6mm× 6mmx0.85mm
管脚间 距	0.8mm	0.5mm	0.4mm	0.4mm
管脚总 数	32	48	32	48

5.2 封装热阻

在 JEDEC 标准环境中, 封装热阻如表 5-6 所示。

表5-6 封装热阻

封装类型	θја	ӨЈВ	θμς	Unit
	(Thermal resistance of Junction to ambient)	(Thermal resistance of Junction to board)	(Thermal resistance of Junction to case)	
LQFP32	70.1	58.1	25.0	°C/W
LQFP48	68.0	54.4	24.1	°C/W
QFN32	42.5	25.0	34.6	°C/W
QFN48	32.5	16.9	20.4	°C/W

MCU 使用时应确保 MCU 结温不超过目标温度(T_{J_max}: 125°C)。以 JEDEC 标准环境为例,MCU 在特定环境下的耗散功耗应满足以下等式:


$$T_J = T_A + P_H \times \theta_{JA}$$
 , $T_J < T_{J_max}$

- θ_{JA}= MCU 与环境温度的热阻
- T」= MCU 在施加耗散功耗 PH达到稳态后结温 (°C)
- T_A= 环境温度 (°C)
- P_H = MCU 使用功耗 (W)

Ref. JESD51-2, Integrated Circuit Thermal Test Method Environmental Conditions - Natural Convection (Still Air).

6 订购信息

图6-1 MCU mark 命名规则





缩略语

表A-1 缩略语

缩略语	英文	中文
ACK	Acknowledge	应答
ACMP	Analog Comparator	模拟比较器
ADC	Analog Digital Converter	模数转换器
AHB	Advanced High-performance Bus	先进高性能总线
APT	Advanced PWM Timer	高级 PWM 定时器
BSC	Basic dimension	基本尺寸
CAMP	Capture Module	捕捉器
CAN	Controller Area Network	控制器域网
CDM	Charge Device Model	器件带电模式
CFD	Clock Failure Detector	时钟失效检测
CMM	Clock Monitor Module	时钟频率监测
CMOS	Complementary Metal Oxide Semiconductor	互补金属氧化物半导体
CRC	Cyclic Redundancy Check	循环冗余校验
CRG	Clock and Reset Generator	时钟复位生成模快
DAC	Digital-to-analog converter	数模转换器
DMA	Direct Memory Access	直接内存访问

缩略语	英文	中文
DMAC	Direct Memory Access Controller	直接存储器访问控制器
DTCM	Data Tightly-Coupled Memory	数据紧耦合内存
EFT	Electrical Fast Transient	电快速瞬变脉冲群
EMC	Electromagnetic Compatibility	电磁兼容性
EMS	Electromagnetic Susceptibility	电磁敏感度
EOC	End-of-Conversion	结束转换标志
ESD	Electrostatic Discharge	静电放电
FIFO	First In First Out	先进先出
FPU	Floating Point Unit	浮点处理单元
GPIO	General-purpose input/output	通用输入输出
GPT	General PWM Timer	通用 PWM 定时器
НВМ	Human Body Model	人体模式
I2C	Inter-Integrated Circuit	集成电路接口
IOCMG	I/O Control & Multiplex Generater	I/O 复用控制
ITCM	Instruction Tightly-Coupled Memory	指令紧密耦合内存
IWDG	Independent Watch Dog	独立看门狗
JTAG	Joint Test Action Group	联合测试行动小组调试接口
LQFP	Low-profile Quad Flat Package	薄型四方扁平封装
LSB	Least Significant Bit	最低有效位
MCU	Microcontroller Unit	微控制器单元
MSB	Most Significant Bit	最高有效位
NACK	Not Acknowledge 非应答	
PDR	Power Down Reset	掉电复位
PFC	Power Factor Correction	功率因数校正

缩略语	英文	中文
PGA	Programmable Gain Amplifier	可编程增益放大器
PLL	Phase Locked Loop	锁相环
PMC	Power Manage Controller	电源控制
PMP	Physical Memory Protection	物理内存保护
PMU	Power Manager Unit	电源管理单元
POR	Power On Reset	上电复位
PPU	Position Process Unit	位置处理单元
PTU	Period Trigger Unit	周期触发单元
PVD	Programmable Voltage Detector	可编程电压检测器
PWM	Pulse Width Modulation	脉冲宽度调制
QDM	Quadrature Decoder Module	正交解码模块
QDU	Quadrature Decoder Unite	正交解码单元
QFN	Quad Flat No-lead Package	方形扁平式无引脚封装
REF	Reference dimension	参考尺寸
SARADC	Successive Approximation ADC	逐次逼近型 ADC
SCL	Serial Clock Line	串行时钟线
SDA	Serial Data Line	串行数据线
SOC	Start Of Conversion	启动转换
SPI	Serial Peripheral Interface	串行外设接口
SRAM	Static Random Access Memory	静态随机存取存储器
SYSCTRL	System Controller	系统控制
TSU	Time Stamp Unit	时间戳单元
UART	Universal Asynchronous Receiver Transmitter	通用异步收发传输器
WDG	Watch Dog	看门狗

数据手册 A 缩略语

缩略语	英文	中文
WFI	Wait For Interrupt	等待中断指令
WWDG	Windowed Watch Dog	窗口看门狗
XIP	Execute In Place	就地执行