

KIẾN TRÚC MÁY TÍNH

Chương 3

Tổng quan về chức năng và kết nối trong máy tính

Chương 3. Tổng quan về chức năng và kết nối trong máy tính


- 3.1 Các thành phần của máy tính
- 3.2 Chức năng của máy tính
- 3.3 Cấu trúc các kết nối
- 3.4 Hệ thống bus
- 3.5 Kết nối điểm-điểm (Point-To-Point)
- 3.6 PCI Express

-			
-			
-			
-			
-			
_			
•			
•			
-			
-			
-			
-			
_			
-			
-			
-			
-			
-			
-			

1. Các thành phần của máy tính

- Máy tính hiện đại ngày nay được thiết kế dựa trên ý tưởng của von Neumann tại Viện nghiên cứu Princeton
- Kiến trúc này được gọi là kiến trúc Von Neumann và có 3 điểm chính
 - Dữ liệu và lệnh được lưu trữ trên cùng một bộ nhớ đọc-viết
 - Nội dung của dữ liệu được định vị theo vị trí (đánh địa chỉ) mà không phụ thuộc vào kiểu dữ liệu.
 - Các lệnh được thực thi một cách tuần tự (trừ trong một số trường hợp yêu cầu gọi đến câu lệnh khác).
- Lắp ghép phần cứng (Hardwired program)
 - Là kết quả của quá trình kết nối các thành phần khác nhau tạo nên một cấu hình mong muốn

Tiếp cận phần cứng và phần mềm



Phần mềm (Software)

- Một chuỗi các mã lệnh hoặc chỉ thị
- Một bộ phận của phần cứng làm chức năng phiên dịch từng lệnh và tạo ra tín hiệu điều khiển
- Đưa ra chuỗi mã mới cho mỗi chương trình khác nhau thay vì đi lại dây nối phần cứng

Các thành phần chính:


- CPU
- Bộ biên dịch lệnh
- Thiết bị tính toán số học và logic đa nhiệm
- Các thành phần xuất nhập I/O
- Module nhập
 - Bao gồm các thành phần cơ bản cho việc nhận vào dữ liệu và lệnh; chuyển đổi chúng thành dạng tín hiệu sử dụng bên trong hệ thống
- Module xuất
 - Công cụ để hiện thị kết quả

Các thành nhần



- Chương trình không phải lúc nào cũng thực hiện theo thứ tự; nó có thể nhảy đến lệnh khác (ví dụ, câu lệnh JUMP
- Các phép toán trên dữ liệu có thể yêu cầu truy cập nhiều hơn một số
- $\boldsymbol{\rightarrow}\ \mbox{Module}$ lưu trữ tạm thời cả lệnh và dữ liệu: $\mathbf{B}\mathbf{\hat{o}}\ \mbox{nhớ}$ hay bộ nhớ chính (main memory)
- Thanh ghi MAR (Memory Address Register) chứa địa chỉ trong bộ nhớ cho lần đọc hoặc ghi tiếp theo
- Thanh ghi MBR (Memory Buffer Register) dữ liệu được ghi vào bộ nhớ hoặc nhận dữ liệu được đọc từ bộ
- Thanh ghi I/OAR (I/O Address Register) xác định một thiết bị I/O cụ thể
- Thanh ghi I/O BR (I/O Buffer Register) được sử dụng để trao đổi dữ liệu giữa một mô-đun I/O và CPU.

Bô nhớ MEMORY




2. Chức năng của máy tính

- Truy xuất và thực thi chương trình

2 bước:

- Truy xuất (Fetch)
- Thực thi (Execute)



Chu kỳ lệnh cơ bản

Chu kỳ truy xuất

- Vào đầu mỗi chu kỳ lệnh, bộ xử lý truy xuất một lệnh từ bộ nhớ
- Thanh ghi PC (Program Counter) giữ địa chỉ của lệnh được truy xuất tiếp theo
- Bộ xử lý tăng PC sau mỗi lần truy xuất lệnh do đó nó sẽ truy xuất được lệnh tiếp theo vào lần sau.
- Lệnh vừa được truy xuất được tải vào thanh ghi IR (Instruction Register)
- Bộ xử lý biên dịch lệnh và thi hành những hành động cần thiết




Phân loại các hoạt động (action)

Bộ xử lý – bộ nhớ
 Dữ liệu truyền từ bộ xử lý đến bộ nhớ hoặc ngược lại

 Dữ liệu truyền đến/đi từ thiết bị ngoại vi bằng cách truyền thông tin giữa bộ xử lý và module I/O

 Xử lý dữ liệu
 Bộ xử lý có thể thực hiện một số phép toán số học hoặc logic trên dữ liệu

 Diều khiến
 Dura ra lệnh chỉ rõ thứ tự thực hiện các lệnh bị thay đổi



Program Counter (PC) = Address of instruction Instruction Register (IR) = Instruction being executed Accumulator (AC) = Temporary storage

(c) Internal CPU registers

0001 = Load AC from Memory 0010 = Store AC to Memory 0101 = Add to AC from Memory Đặc tính của Máy giả thiết


(d) Partial list of opcodes

Ví dụ thi hành chương trình

Memory CPU Registers 300 1 9 4 0 301 5 9 4 1 302 29 4 1 302 29 4 0 10 0 0 2 304 10 0 0 2 305 10 0 0 1 10 0 0 1 10 0 0 1 10 0 0 1 10 0 0 1 10 0 0 1 10 0 0 1 10 0 0 1 10 0 0 1 10 0 0 1 10 0 0 1 10 0 0 1 10 0 0 1 10 0 0 1 10 0 0 1 10 0 0 1 10 0 0 1 10 0 0 1 10 0 0 0	Memory 300 1 9 4 0 301 5 9 4 1 302 2 9 4 1 302 2 9 4 1 304 18 400 10 0 0 0 2 3 400 10 0 0 0 2 3 400 10 0 0 0 2 3 400 10 0 0 0 0 10 0 0 0 10 0 0 0 10 0 0 0
Memory 300 1 9 4 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	Memory CPU Registers 30 0 1 9 4 0 3 0 2 PC 30 0 5 AC 5 9 4 1 302 2 9 4 1 2 9 4 1 4 2 5 5 5 5 5 5 5 5 5
Memory CPU Registers 3 0 2 PC	Memory CPU Registers 300 1 9 4 0 301 5 9 4 1 302 2 9 4 1 302 2 9 4 1 18

(contents of memory and registers in hexadecimal)


Sơ đồ trạng thái chu kỳ lệnh



Phân loại các gián đoạn

- Gián đoạn chương trình: Gây ra bởi lỗi thi hành lệnh, ví dụ như tràn số học, lỗi chia cho 0, cố tình thực hiện các lệnh máy không hợp lệ, hoặc tham chiếu ngoài phạm vi bộ nhớ mà người sử dụng được phép
- **Gián đoạn định thời:** Gây ra bởi đồng hồ nằm trong bộ xử lý. Nó cho phép hệ điều hành thực hiện các chức năng cơ bản nhất định.
- Gián đoạn I/O: Gây ra bởi bộ điều khiển I/O, để báo hiệu hoàn thành một thao tác, yêu cầu dịch vụ từ bộ xử lý, hoặc báo hiệu các trường hợp lỗi
- Gián đoạn lỗi phần cứng: Gây ra bởi một số lỗi như lỗi nguồn hay lỗi bộ nhớ

Điều khiển dòng chương trình




= interrupt occurs during course of execution of user program

Figure 3.7 Program Flow of Control Without and With Interrupts

Chu kỳ gián đoạn

- Thêm vào chu kỳ lệnh
- bộ vi xử lý kiểm tra để ngắt
 - Được chỉ thị bằng tín hiệu gián đoạn
- Nếu không có gián đoạn, truy xuất lệnh tiếp theo
- Nếu gián đoạn đang chờ xử lý:
 - Tạm ngưng thực hiện chương trình hiện tại
 - Lưu ngữ cảnh
 - $\bullet \ \ \,$ Đặt PC về địa chỉ bắt đầu của trình xử lý gián đoạn
 - Ngắt quá trình
 - Khôi phục ngữ cảnh và tiếp tục chương trình gián đoạn

Truyền điều khiển qua các gián đoạn



Chu kỳ lệnh có gián đoạn






Figure 3.9 Instruction Cycle with Interrupts





Sơ đồ trạng thái chu kỳ lệnh Có gián đoạn





Figure 3.12 Instruction Cycle State Diagram, With Interrupts

Đa gián đoạn


- Tắt ngắt

 - Bộ vi xử lý sẽ bỏ qua các ngắt khác trong khi xử lý một gián đoạn
 Ngắt vẫn còn đang chờ xử lý và được kiểm tra sau khi gián đoạn đầu tiên đã được xử lý
 - Ngắt được xử lý theo trình tự khi chúng xảy ra
- Xác định ưu tiên
 - Các ngắt ưu tiên thấp có thể bị gián đoạn bởi các ngắt ưu tiên cao
 - Khi ngắt tru tiên cao hơn đã được xử lý, bộ xử lý quay trở lại ngắt trước




Truyền tín hiệu điều khiển

Trình tự thời gian của đa gián đoạn



Chức năng I/O

- Module I/O có thể chuyển dữ liệu trực tiếp với bộ xử lý
- Bộ xử lý có thể đọc dữ liệu từ hoặc ghi dữ liệu lên module I/O
- Bộ xử lý xác định thiết bị nào được điều khiển bởi module I/O nào
- I/O đưa ra lệnh chứ không phải là bộ nhớ đưa ra lệnh
- Trong một số trường hợp, cần thiết cho phép I/O trao đổi trực tiếp với bộ nhớ
 - Bộ xử lý cấp cho module I/O quyền đọc/ghi vào bộ nhớ do đó việc truyền tin giữa module I/O và bộ nhớ có thể diễn ra trực tiếp mà không cần thông qua bộ xử lý
- Module I/O đưa ra yêu cầu đọc/ghi tới bộ nhớ và giải phóng nhiệm vụ chuyển dữ liệu cho bộ nhớ
- Được gọi là truy cập bộ nhớ trực tiếp (Direct Memory Access DMA)



Cấu trúc kết nối hỗ trợ các hình thức truyền sau: Bộ nhớ Bộ xử lý 1/0 Bộ xử lý I/O tới tới bộ tới bộ tới/từ bộ xử lý tới I/O xử lý nhớ bộ nhớ BUS kết nối Bus dữ liệu • Bus dữ liệu là đường kết nối dùng để truyền dữ liệu giữa các module hệ thống • Bao gồm 32, 64, 128 đường hay nhiều hơn • Số lượng đường nối được xem là độ rộng của bus dữ liệu • Số lượng đường nối quyết định bao nhiêu bit có thể truyền đi cùng một lúc • Độ rộng bus dữ liệu là yếu tố chính quyết

định hiệu suất toàn hệ thống

Bus địa chỉ



- Được sử dụng để xác định địa chỉ nguồn/đích của dữ liệu trên bus dữ liệu.
 - Nếu bộ xử lý muốn đọc 1 word từ bộ nhớ, nó sẽ đặt địa chỉ của word đó lên đường bus địa chỉ.
- Độ rộng bus xác định dung lượng nhớ tối đa của hệ thống
- Cũng được sử dụng để xác định cổng
 vào /ra
- Các bit bậc cao được sử dụng để lựa chọn module cụ thể trên bus còn bit bậc thấp dùng để chọn vị trí bộ nhớ hoặc cổng vào/ra trong module.

Bus điều khiển



- Được sử dụng để điều khiển việc truy nhập và sử dụng dữ liệu và bus địa chỉ.
- Bởi vì dữ liệu và bus địa chỉ được chia sẻ cho tất cả các thành phần nên cần phải có một công cụ kiểm soát việc sử dụng chúng.
- Các tín hiệu điều khiển truyền cả thông tin lệnh và định thời giữa các mô đun hệ thống.
- Tín hiệu định thời xác định tính hợp lệ của dữ liệu và thông tin địa chỉ.
- Tín hiệu lệnh chỉ ra thao tác (operation) cần được thực hiện.

Sơ đồ kết nối BUS





Figure 3.16 Bus Inter connection Scheme


Cấu hình BUS

Kiến trúc truyền thống (Có cache)



(a) Traditional Bus Architecture

Cấu hình BUS Kiến trúc hiệu suất cao



Các yếu tố trong thiết kế Bus

Type	Bus Width
Dedicated	Address
Multiplexed	Data
Method of Arbitration	Data Transfer Type
Centralized	Read
Distributed	Write
Timing	Read-modify-write
Synchronous	Read-after-write
Asynchronous	Block






Figure 3.18 Timing of Synchronous Bus Operations



Kết nối điểm - điểm



Đường dẫn nhanh (Quick Path Interconnect)






Figure 3.20 Multicore Configuration Using QPI





Figure 3.21 QPI Layers

Giao diện vật lý của kết nối QPI Intel



Phân phối đa tuyến QPI




Figure 3.23 QPI Multilane Distribution

Tầng kết nối QPI

- Thực hiện hai chức năng chính: điều khiển luồng và điều khiển lỗi.
 - Vận hành trên cấp flit (flow control unit – đơn vị điều khiển luồng)
 - Mỗi flit gồm tải tin 72bit và một mã kiểm soát lỗi 8-bit được gọi là cyclic redundancy check (CRC)
- Chức năng điều khiển luồng
 - Cần thiết để đảm bảo rằng 1
 thực thế QPI gửi không áp đào 1 thực thế QPI nhận bằng cách gửi dữ liệu nhanh hơn khả năng xử lý dữ liệu và xoá bộ đệm để nhiều dữ liệu mới đến của phía nhận
- Chức năng điều khiển lỗi
 - Phát hiện và khắc phục lỗi bit, do đó tránh cho các lớp cao hơn gặp lỗi bit

Lớp Giao thức và Định tuyến QPI

Lớp Định tuyến

- Được sử dụng để xác định đường đi mà một gói sẽ đi qua các kết nối hệ thống có sẵn
- Xác định bởi phần sụn và mô tả các đường dẫn mà một gói tin có thể đi theo

Lớp Giao thức


- Gói (packet) là đơn vị truyền
- Một chức năng quan trọng được thực hiện ở lớp này là giao thức liên kết bộ nhớ cache - đám bảo rằng các giá trị bộ nhớ chính được giữ trong nhiều cache là phù hợp
- Một tải gói dữ liệu điển hình là một khối dữ liệu được gửi đến hoặc từ một bộ nhớ cache

-	

Kết nối thiết bị ngoại vi

Peripheral Component Interconnect (PCI)

- \bullet Một bus bằng thông cao, độc lập với bộ xử lý, có thể hoạt động như một bus ngoại vi
- Cung cấp hiệu năng hệ thống tốt hơn cho các hệ thống con I / O tốc độ
- Nhóm quan tâm đặc biệt PCI (special Interest Group SIG)
 Dược tạo ra để phát triển và duy trì tính tương thích của các đặc tính PCI
- Cơ chế kết nối điểm-điểm nhằm thay thế cơ chế dựa trên bus như PCI
- Yêu cầu chính là dung lượng cao để hỗ trợ nhu cầu của thiết bị I / O tốc độ dữ liệu cao hơn, như Gigabit Ethernet
- Một yêu cầu khác là phải hỗ trợ các luồng dữ liệu phụ thuộc thời gian



Lớp giao thức PCIe




Figure 3.25 PCIe Protocol Layers

Phân phối đa tuyến PCIe





Figure 3.26 PCIe Multilane Distribution



Lớp giao dịch PCle

Transaction Layer (TL)




- Nhận các yêu cầu đọc và ghi từ phần mềm phía trên TL và tạo ra các gói tin yêu cầu để truyền tới đích qua lớp liên kết (link layer)
- Hầu hết các giao dịch sử dụng kỹ thuật giao dịch phân chia
 - Một thiết bị PCIe nguồn gửi 1 gói tin yêu cầu đi, sau đó đợi 1 phản hồi gọi là gới hoàn thành
- Bản tin TL và một số giao dịch ghi là giao dịch gửi (nghĩa là không cần có phản hồi)
- Định dạng gói TL hỗ trợ địa chi bộ nhớ 32-bit và địa chi bộ nhớ 64-bit mở rộng

TL hỗ trợ bốn không gian địa chỉ:

- - Không gian bộ nhớ bao gồm bộ nhở chính của hệ thống và thiết bị I/O PCIe
 Các khoảng địa chi bộ nhớ nhất định được ánh xạ vào các thiết bị I/O
- Cấu hình
 - Không gian địa chi này cho phép TL đọc / ghi các thanh ghi cấu hình kết hợp với các thiết bị I / O
- Không gian địa chỉ này được sử dụng cho thiết bị PCI kế thừa, với dài địa chỉ dành riêng dùng để xác định các thiết bị I/O kế thừa
- Message
- Không gian địa chỉ này dành cho các tín hiệu điều khiển liên quan đến gián đoạn, xử lý lỗi, và quán lý năng lượng

Các kiểu giao dịch TLP PCIe

Address Space	TLP Type	Purpose	
	Memory Read Request	Transfer data to or from a location in the system memory map.	
Memory	Memory Read Lock Request		
	Memory Write Request	system memory map.	
I/O	I/O Read Request	Transfer data to or from a location in the	
1/0	I/O Write Request	system memory map for legacy devices.	
	Config Type 0 Read Request		
Configuration	Config Type 0 Write Request	Transfer data to or from a location in the configuration space of a PCIe device.	
Configuration	Config Type 1 Read Request		
	Config Type 1 Write Request		
. M	Message Request	Provides in-band messaging and event	
Message	Message Request with Data	reporting.	
	Completion		
Memory, I/O,	Completion with Data	Returned for certain requests.	
Configuration	Completion Locked		
	Completion Locked with Data		



Định dạng yêu cầu bộ nhớ TLP



Figure 3.29 TLP Memory Request Format

Tổng kết

Chương 3

- Thành phần máy tính
- · Chức năng máy tính
 - Lệnh truy xuất **và thi** hành
 - Gián đoạn
- Cấu trúc kết nối
- Kết nối bus
- · Cấu trúc bus
- Nhiều phân cấp bus
 Các yếu tố thiết kế bus

Chức năng máy tính và kết nối

- Kết nối điểm-điểm
 Lớp vật lý QPI
- Lớp liên kết QPI
- Lớp định tuyến QPI
- · Lớp giao thức QPI
- PCI Express
- PCI Express
 Kiến trúc vật lý và logic PCI
 Lớp vật lý PCIe
 Lớp giao dịch PCIe
 Lớp liên kết dữ liệu PCIe