1. Ngujen ly thiết kế bở như phân 4 bit cho 2 số:

- Đai vào: 2 số như phân có đờ dai 4 bit là A và B

- fluiding phap nhân: + Môi bit cuả số B đườc kiein tra

+ New bit wa B la O, không thay đối

+ New bit cie B la 1, so A trove rong vao 1 thanh ghi đặc biết là Accumulator.

- fluiding pháp cong: + Kết quá của mỗi phép công trườc tích hợp vào 1 bảng kết qui + Bằng kết quả bao gồm các ô livu giá trị cuả các phép

cong gila A va A carmulator.

+ Ket que wa tring phép cong trois lun vas bang két qua dula trèn vi tri vua bit trong số B

- Right Shift:

+ Sau moi buidé cong, a A va Accumulator duite dich

+ Dich phái nay tạo ra / luêu cho nhân 2.

- lap lai: Que trinh très diès lap lai cho den le fat a cac bit aud B diès kiein tra.

- Két quà: két quà dirêc lieu vait Accumulator.

2. a)
$$VTH = \phi ms + 2\phi F + \frac{Qox}{Cox}$$

$$\phi F = kT ln(\frac{No}{Ni}) = 8,617.10^{-5}.300.ln(\frac{2.10^{20}}{1,5.10^{-6}})$$

$$= 0,6 (eV)$$

$$Qox = \sqrt{9.860x} \phi F NA$$

$$= \sqrt{9.1,6.10^{-19}.3,9.10^{-13}}.0,6.10^{16}$$

$$= 3,87.10^{-8} (eV)$$

$$Cox = \frac{Eox}{tox} = \frac{3,9.10^{-13}}{6.10^{-6}} = 6,5.10^{-8} (eV)$$

$$=) VTH = 0 + 2.0,6 + \frac{3,87.10^{-8}}{6,5.10^{-8}} \approx 1,795 (eV)$$

$$=) VTH = 2,5$$

$$=) \phi ms = 2,5-1,795 = 0,705 (eV)$$

$$=) \rho la tap loai n Mos$$

$$Nai VTH = -2,5$$

$$=) \phi ms = -4,295 (eV)$$

$$=) \rho la tap loai p Mos$$

3. 9) entity Bai3 is A,B,C,D,M,N: in STD_LOGIC; F: out STD-LOGIC end Bais; architecture Behavioral of Bais is Signal input_1, in put_2, output_1, output_2: StD_logic Component OR_GATE port (input_A, input_B: in STD_ logic; output_ C: out STD-10 Gic end' component; Component AND-GATE port (input_A, input_B: in STD_logic; output_C: out STD_logic, end component; Begin Un: OR-GATE port map (A,B, input_1); Uz: OR_GATE port map(C,D, input-2); Uz: OR_GATE port map(input-1,input-2, output-1); U4: OR-GATE portmap (M, N, output-2) UF: AND_GATE port map (out put_1, output_2, F); end Behavioral;

```
b) module CMOS_Logic (
input t,B,C,D,M,N,
output F
);
```

n MOS (A, 21, VDD, 0); n MOS (B, 22, 21, 0); n MOS (C, 23, 22, 0); n MOS (D, 24, 23, 0); n MOS (M, 25, VDD, 0);n MOS (N, 26, 25, 0);

pmos (21,22, UDD, 1); pmos (23,24, UDD, 1); pmos (25,26, UDD, 1);

assign F= 24 & 26; endmodule,



