10 비트 SAR ADC 용 StrongARM 래치 비교기의 트랜지스터 크기 민감도 분석

홍동의
전자전기공학부
중앙대학교
서울, 대한민국
darwin5991@cau.ac.kr

김민
전자전기공학부
중앙대학교
서울, 대한민국
kimminjoshua@cau.ac.kr

김두형
전자전기공학부
중앙대학교
서울, 대한민국
engud5027@naver.com

김상윤
전자전기공학부
중앙대학교
서울, 대한민국
goodalbert@naver.com

최우은
전자전기공학부
중앙대학교
서울, 대한민국
w030901@naver.com

초록—본 논문에서는 10 비트 SAR ADC 용 StrongARM 래치 비교기를 500 nm CMOS 로 설계하고, 5 개 소자 그룹의 폭에 따른 잡음, 평균 지연, 에너지의 민감도를 분석하였다. PMOS 래치의 폭을 1.6 µm 에서 4.8 µm 로 키우면 평균 지연이 27.4%, 에너지가 49.2% 줄었고, tail NMOS 의 폭을 줄이면 잡음과 에너지는 줄었으나 지연이 늘었다. 레이아웃 후 기준 회로는 판정 중심 177.3 µV, 잡음 123.3 µV rms 로 정확도 목표를 만족하였다. 이는 정확도, 속도, 에너지를 함께 고려한 그룹별 사이징이 필요함을 보여준다.

I. 서론

SAR ADC 는 비교기로 이진 탐색을 반복하므로 비교기의 잡음, 오프셋, 지연이 ADC 의 정확도와 속도를 직접 제한한다. StrongARM 래치는 정적 전류가 없고 양의 피드백으로 작은 입력 차이를 재생하므로 SAR ADC 에 적합하다 [1], [2]. 그러나 각 소자 그룹의 크기는 전류 구동, 재생 속도, 기생 커패시턴스를 함께 바꾸므로 폭을 키운다고 모든 성능이 좋아지지는 않으며 [2], 재생형 비교기의 잡음도 따로 분석해야 한다 [3].

본 논문에서는 10 비트, 1 MS/s SAR ADC 사례 [4]를 참고해 목표를 정하고 StrongARM 코어와 SR 래치로 기준 회로를 설계한 뒤, 5 개 소자 그룹의 폭을 하나씩 바꾸어 잡음, 지연, 에너지의 민감도를 분석하고 기준 회로를 레이아웃과 기생 성분 추출(PEX)로 검증하였다.

II. 회로 설계 및 목표 사양

응용 환경은 10 비트, 1 MS/s SAR ADC [4]의 해상도와 변환 속도만 참고해 정하였다. 공정은 500 nm CMOS, 전원은 5 V, 입력 공통 모드 전압은 2.5 V 이고, 차동 full-scale 2.5 V 에서 1 LSB 는 $V_{FS,diff}/2^{10}$ = 2.5 V/1024 ≈ 2.441 mV 이다. 이에 따라 판정 중심은 $|\mu| \le 0.5$ LSB(1.221 mV), 입력 환산 잡음은 $\sigma \le 0.1$ LSB(244.1 µV rms)를 목표로 하였으며, 잡음 목표는 양자화 잡음과 독립인 잡음에 의한 SNR 저하를 약 0.5 dB 이내로 제한한다. 특성 평가에는 1 MS/s 동작과 별개로 80 MHz(duty 50%) 클록을 쓰고, 클록 상승 후 5 ns(high 구간의 80%)를 내부 판정 마감으로 두었다.

그림 1 의 비교기는 리셋 구간에 P/Q, X/Y 를 초기화하고, 평가 구간에 X/Y 전압 차를 교차 결합 래치가 재생해 판정하며, SR 래치가 결과를 유지한다. 기준 폭은 입력 쌍 6.4 µm, tail NMOS·NMOS 래치·리셋(P/Q·X/Y 함께 변경) 3.2 µm, PMOS 래치 1.6 µm(최소 폭)이며, 대칭 소자는 같은 크기, 채널 길이는 [L] µm 로 고정하였다.




그림 1. 설계한 비교기(StrongARM 코어 + SR 래치) 회로도와 5 개 사이징 그룹 (폭 단위 µm, L = [ ] µm).

III. 시뮬레이션 결과 및 분석

A. 트랜지스터 크기 민감도

한 번에 한 그룹의 폭만 바꾸고 나머지는 기준 폭으로 두어, 입력 쌍 4.8/6.4/8.0 µm, PMOS 래치 1.6/2.77/4.8 µm, 나머지 그룹 1.6/3.2/4.8 µm 의 15 개 조건을 schematic 수준에서 시뮬레이션하였다. 과도 잡음 시뮬레이션(잡음 대역 2.4 GHz)에서 V_{diff} 를 −1.2~+1.2 mV 의 40 개 지점으로 바꾸고, 지점마다 100 회 비교한 High 확률을 식 (1)로 피팅해 명목 판정 중심 μ 와 입력 환산 잡음 σ 를 구하였다 [3].

$$P(\text{High}) = \Phi((V_{diff} - \mu) / \sigma) \quad (1)$$

지연은 클록 상승부터 내부 판정 완료까지의 시간, 에너지는 한 주기 평균 공급 전력으로 구한 비교당 에너지이며, 두 값은 40 개 지점의 산술평균으로 요약하였다(실제 ADC 의 평균 에너지와는 다름). 기준 회로는 μ = 15.1 µV, σ = 207.2 µV rms, 평균 지연 2.14 ns, 에너지 28.6 pJ 이었다.

그림 2 와 같이 PMOS 래치를 1.6 µm 에서 4.8 µm 로 키우면 평균 지연이 27.4%, 에너지가 49.2% 줄었고 잡음 증가는 4.9%에 그쳤다. Tail NMOS 를 3.2 µm 에서 1.6 µm 로 줄이면 잡음이 23.4%, 에너지가 27.1% 줄었으나 지연은 15.4% 늘어 지표가 서로 반대로 움직였다. NMOS 래치를 1.6 µm 로 줄이면 잡음, 지연, 에너지가 각각 18.5%, 26.1%, 13.0% 늘었고 잡음(245.5 µV rms)은 0.1 LSB 목표를 근소하게 넘었다. 입력 쌍을 8.0 µm 로 키우면 세 지표가 모두 10% 이내로 개선되었고, 리셋 그룹의 에너지 변화는 0.3% 이내였다.




그림 2. 소자 그룹별 폭에 따른 (a) 입력 환산 잡음, (b) 평균 지연, (c) 비교당 에너지 (기준 회로 값으로 정규화).

PMOS 래치의 에너지 감소는 V_{diff} = +0.2 mV(−51.3%)와 +1.0 mV(−45.9%)의 고정 입력에서도 확인되었다. NMOS 래치는 잡음 판정 기준을 바꿔 다시 측정해도 같은 경향(244.8/206.4/189.3 µV rms)을 보였고, 1.6 µm 에서 한 번 관측된 5.19 ns 지연(5 ns 마감 초과)은 재실행에서 재현되지 않았다. 15 개 조건 모두 $|\mu| \le 15.4$ µV 로 0.5 LSB 목표보다 충분히 작았다(소자 불일치에 의한 random offset 은 제외).

B. 기준 회로의 Post-Layout 검증

기준 StrongARM 코어를 레이아웃하고(그림 3) 추출한 기생 저항과 커패시턴스를 schematic SR 래치와 함께 시뮬레이션하였다. V_{diff} 60 개 지점에서 판정 중심은 177.3 µV(0.073 LSB), 입력 환산 잡음은 123.3 µV rms(0.050 LSB)로 정확도 목표를 만족하였다(표 1). Pre/post-layout 은 측정 조건이 달라 그 차이를 PEX 의 효과로 직접 해석하지 않으며, 이전 post-layout 결과에서 5 ns 를 넘는 지연이 관측되어 시간 목표 만족은 주장하지 않는다.



그림 3. 기준 회로의 StrongARM 코어 레이아웃 ([ ] µm × [ ] µm).

표 1. 기준 회로 성능 요약

성능 지표	Pre-layout	Post-layout
판정 중심 μ (µV)	15.1	177.3
입력 환산 잡음 σ (µV rms)	207.2	123.3
평균 지연 (ns)[a]	2.14	[ ]
비교당 에너지 (pJ)[a]	28.6	[ ]

[a] V_{diff} = −1.2 ~ +1.2 mV 구간의 평균 (pre-layout 40 개 지점, post-layout 60 개 지점).

IV. 결론

StrongARM 비교기의 5 개 소자 그룹 폭에 대한 민감도 분석에서 PMOS 래치 확대는 지연과 에너지를 크게 줄였고, tail NMOS 축소는 잡음·에너지와 지연 사이의 trade-off 를, NMOS 래치의 과도한 축소는 세 지표 모두의 악화를 보였다. 판정 중심 목표는 모든 조건과 post-layout 기준 회로에서 만족하였다. 따라서 그룹별 사이징에서는 정확도, 속도, 에너지를 함께 고려해야 한다.

사사

본 논문은 정부(교육부)의 재원으로 한국산업기술진흥원(KIAT)의 지원을 받아 수행된 연구임 (P0030093, 반도체 특성화대학 지원사업).

참고문헌

[1] B. Razavi, “The StrongARM latch [A circuit for all seasons],” *IEEE Solid-State Circuits Mag.*, vol. 7, no. 2, pp. 12–17, Spring 2015.

[2] B. Razavi, “The design of a comparator [The analog mind],” *IEEE Solid-State Circuits Mag.*, vol. 12, no. 4, pp. 8–14, Fall 2020.

[3] P. Nuzzo, F. De Bernardinis, P. Terreni, and G. Van der Plas, “Noise analysis of regenerative comparators for reconfigurable ADC architectures,” *IEEE Trans. Circuits Syst. I, Reg. Papers*, vol. 55, no. 6, pp. 1441–1454, Jul. 2008.

[4] D. Verma *et al.*, “A design of low-power 10-bit 1-MS/s asynchronous SAR ADC for DSRC application,” *Electronics*, vol. 9, no. 7, Art. no. 1100, Jul. 2020.