한국어 검토용 초안 · 노란색 = 채울 값 · 파란색 = 사실 확인 필요 · 점선 상자 = 그림 자리(계획한 크기)

SAR ADC 응용을 위한 StrongARM 래치 비교기의 트랜지스터 크기 민감도 및 성능 분석

홍동의
전자전기공학부
중앙대학교
서울, 대한민국
darwin5991@cau.ac.kr

김민
전자전기공학부
중앙대학교
서울, 대한민국
kimminjoshua@cau.ac.kr

김두형
전자전기공학부
중앙대학교
서울, 대한민국
engud5027@naver.com

김상윤
전자전기공학부
중앙대학교
서울, 대한민국
goodalbert@naver.com

최우은
전자전기공학부
중앙대학교
서울, 대한민국
w030901@naver.com

초록—본 논문에서는 **10**비트 **SAR ADC**에 사용할 **StrongARM** 래치 비교기를 **500 nm CMOS** 공정으로 설계하고, 트랜지스터 크기에 따른 성능 변화를 분석하였다. 비교기는 **StrongARM** 래치와 **SR** 래치로 구성하였다. 오프셋과 잡음 목표를 만족하는 기준 회로를 정한 뒤, 트랜지스터 그룹별로 폭을 바꾸어 입력 환산 잡음, 비교 지연 시간, 비교당 에너지의 변화를 비교하였다. 기준 회로의 **StrongARM** 코어는 레이아웃 후 기생 성분을 추출하여 **post-layout** 시뮬레이션으로 검증하였고, 오프셋 **177.3 μV(0.073 LSB)**와 입력 환산 잡음 **123.3 μV rms(0.050 LSB)**를 얻었다. [사이징 분석의 핵심 결과 한 문장]

I. 서론

SAR ADC는 비교기 하나로 이진 탐색을 반복하여 아날로그 입력을 디지털 코드로 변환한다 [3]. 그래서 비교기의 정확도, 속도, 에너지가 곧 ADC의 성능으로 이어진다. StrongARM 래치는 정적 전류가 흐르지 않고 양의 피드백으로 작은 입력 차이를 디지털 레벨까지 증폭하므로 SAR ADC의 비교기로 적합하다 [1], [2]. 그러나 그 성능은 트랜지스터 크기에 따라 크게 달라진다. 소자를 키우면 어떤 성능은 좋아지지만 기생 커패시턴스와 에너지가 함께 늘고, 다른 성능이 나빠지기도 한다. 따라서 목표를 만족한 뒤에도, 성능을 더 얻으려면 에너지가 얼마나 더 드는지, 어떤 소자는 줄여도 되는지 알아 둘 필요가 있다. 본 논문에서는 10비트 SAR ADC용 StrongARM 비교기의 기준 회로를 설계하여 레이아웃까지 검증하고, 트랜지스터 그룹별 폭에 따른 잡음, 지연, 에너지의 변화를 비교하였다.

II. 회로 설계 및 목표 사양

응용 대상으로는 10비트, 1 MS/s SAR ADC를 가정하였다. 차동 입력 전압 범위(full-scale)를 2.5 V로 두면 1 LSB는 2.441 mV이며, 이를 기준으로 오프셋은 0.5 LSB(1.221 mV) 이하, 입력 환산 잡음은 0.1 LSB(244 μV rms) 이하를 목표로 정하였다. 전원 전압은 5 V, 입력 공통 모드 전압은 2.5 V이다. 특성 평가에는 80 MHz 클록을 사용하고, 클록 high 구간의 80% 시점에서 SR 래치 출력을 판정하였다. 이는 1 MS/s 동작에 필요한 12 MHz(변환 주기 1 μs를 12개 클록으로 나눈 경우)보다 엄격한 조건이다.

그림 1(a)는 설계한 비교기의 회로도이다. 회로는 차동 입력 쌍, tail 트랜지스터, 교차 결합(cross-coupled) NMOS·PMOS 쌍, 출력 노드(P/Q)와 내부 노드(X/Y)의 리셋 트랜지스터, 판정 결과를 유지하는 SR 래치로 이루어진다. 기준 회로는 리셋과 재생 동작이 정상인지 확인하면서 오프셋과 잡음 목표를 만족하도록 크기를 정하였다. 폭은 입력 쌍 6.4 μm, 교차 결합 PMOS 1.6 μm(공정 최소 폭), 나머지 그룹 3.2 μm이고, 채널 길이는 [ ] μm로 모두 같다. 좌우 대칭 소자는 같은 크기로 두었다.

그림 1(a) 자리
StrongARM + SR 래치 회로도
소자 그룹 구분 · 각 트랜지스터 W(μm) 표기
노드 X/Y, P/Q, CLK, 입출력 이름
(86 × 32 mm)

그림 1(b) 자리
StrongARM 코어 레이아웃
스케일 바 · 가로×세로 크기(μm) 표기
(86 × 32 mm)

그림 1. (a) 설계한 비교기 회로도 (폭 단위 μm, L = [ ] μm), (b) StrongARM 코어 레이아웃 ([ ] μm × [ ] μm).

III. 시뮬레이션 결과 및 분석

A. 트랜지스터 크기 민감도

기준 회로에서 한 번에 한 그룹의 폭만 0.5배와 2배로 바꾸고 나머지 그룹은 그대로 두었다. 이미 최소 폭인 교차 결합 PMOS는 2배 조건만 적용하였으며, 사이징 분석은 schematic 수준에서 수행하였다. 입력 환산 잡음은 과도 잡음(transient noise) 시뮬레이션에서 각 차동 입력 V_{diff}마다 [N]번 비교해 얻은 High 판정 확률을 정규 누적분포함수(CDF)로 피팅하여 구하였다 [4].

$$P(\text{High}) = \Phi\left(\frac{V_{\text{diff}} - \mu}{\sigma}\right) \tag{1}$$

여기서 μ는 판정 임계값(오프셋), σ는 입력 환산 잡음의 rms 값이다. 비교 지연 시간은 클록 상승 시점부터 SR 래치 출력이 $V_{DD}/2$를 지나는 시점까지로 정의하였고, 비교당 에너지는 리셋과 평가 구간을 포함한 한 클록 주기 동안 전원이 공급한 에너지로 구하였다. 지연과 에너지는 $V_{\text{diff}} = \pm 1.221$ mV(0.5 LSB)에서 비교하였다.

그림 2는 각 조건의 잡음, 지연, 에너지를 기준 회로 대비 변화율로 나타낸 것이다. [결과 1: 영향이 가장 큰 그룹과 그 수치] [결과 2: 키우면 성능 개선보다 에너지 증가가 큰 그룹] [결과 3: 줄여서 에너지를 아낄 수 있는 그룹]

그림 2(a)
입력 환산 잡음 변화율 (%)
x축: 6개 소자 그룹 · 막대: 0.5× / 2×

그림 2(b)
비교 지연 시간 변화율 (%)
x축: 6개 소자 그룹 · 막대: 0.5× / 2×

그림 2(c)
비교당 에너지 변화율 (%)
x축: 6개 소자 그룹 · 막대: 0.5× / 2×

그림 2. 트랜지스터 그룹별 폭을 0.5배와 2배로 바꾸었을 때의 (a) 입력 환산 잡음, (b) 비교 지연 시간, (c) 비교당 에너지 변화율.

B. 기준 회로의 *Post-Layout* 검증

그림 1(b)의 레이아웃에서 기생 저항, 커패시턴스, 커플링 커패시턴스를 추출해 post-layout 시뮬레이션을 수행하였고, SR 래치는 schematic 그대로 두었다. V_{diff}를 −1.2 mV부터 +1.2 mV까지 60단계로 바꾸어 측정한 CDF(그림 3)에서 μ = 177.3 μV, σ = 123.3 μV rms를 얻었으며, 각각 0.073 LSB와 0.050 LSB로 두 목표를 모두 만족한다. 표 1과 같이 판정 임계값은 pre-layout의 8.4 μV에서 177.3 μV로 이동하였는데, 이는 레이아웃 기생 성분의 비대칭에서 생긴 systematic offset으로 볼 수 있다. 소자 불일치에 의한 random offset은 이번 분석에 포함하지 않았다. 잡음은 142.6 μV에서 123.3 μV rms로 오히려 줄었는데, 추출된 기생 커패시턴스가 X/Y 노드의 적분 시간을 늘렸기 때문으로 보인다.

지연과 에너지는 래치의 재생(regeneration)이 늦어지는 판정 임계값 부근에서 가장 컸다. 평균 지연은 $|V_{\text{diff}}| = 1.2$ mV에서 약 4.5 ns, 판정 임계값 부근에서 약 5.7 ns(최대 약 6.2 ns)로, 1 MS/s에서 허용되는 약 33 ns보다 충분히 짧다.

그림 3 자리
Post-layout P(High) vs Vdiff
측정점(마커) + CDF 피팅(실선)
μ 위치 점선 · μ, σ 값 표기
(86 × 33 mm)

그림 3. Post-layout 시뮬레이션에서 V_{diff}에 따른 High 판정 확률과 정규 CDF 피팅 결과.

표 1. 기준 회로의 Pre-layout과 Post-layout 성능

성능 지표	**Pre-layout**	**Post-layout**
판정 임계값 μ (μV)	8.4	177.3
입력 환산 잡음 σ (μV rms)	142.6	123.3
비교 지연 시간 (ns)[a]	[ ]	4.5–5.7
비교당 에너지 (pJ)[a]	[ ]	37–77

[a] 평균값. $|V_{\text{diff}}| = 1.2$ mV일 때와 판정 임계값 부근의 값.

IV. 결론

10비트 SAR ADC용 StrongARM 비교기를 설계하고 트랜지스터 크기에 따른 성능 변화를 분석하였다. 기준 회로는 post-layout에서 오프셋 177.3 μV, 입력 환산 잡음 123.3 μV rms로 목표를 만족하였다. 사이징 분석에서는 잡음에 [ ], 지연에 [ ]가 가장 큰 영향을 주었고, [ ]는 크기를 줄여도 성능 저하가 작아 에너지를 아낄 수 있었다. 이 결과는 schematic 수준의 분석이지만, 정확도와 에너지를 함께 고려해 소자 크기를 정할 때 참고할 수 있다.

사사

본 논문은 정부(교육부)의 재원으로 한국산업기술진흥원(KIAT)의 지원을 받아 수행된 연구임 **(P0030093,** 반도체 특성화대학 지원사업**).**

참고문헌

[1] B. Razavi, "The StrongARM latch [A circuit for all seasons]," *IEEE Solid-State Circuits Mag.*, vol. 7, no. 2, pp. 12–17, Spring 2015.

[2] B. Razavi, "The design of a comparator [The analog mind]," *IEEE Solid-State Circuits Mag.*, vol. 12, no. 4, pp. 8–14, Fall 2020.

[3] C.-C. Liu, S.-J. Chang, G.-Y. Huang, and Y.-Z. Lin, "A 10-bit 50-MS/s SAR ADC with a monotonic capacitor switching procedure," *IEEE J. Solid-State Circuits*, vol. 45, no. 4, pp. 731–740, Apr. 2010.

[4] P. Nuzzo, F. De Bernardinis, P. Terreni, and G. Van der Plas, "Noise analysis of regenerative comparators for reconfigurable ADC architectures," *IEEE Trans. Circuits Syst. I, Reg. Papers*, vol. 55, no. 6, pp. 1441–1454, Jul. 2008.

검토 메모

제출본에는 포함하지 않습니다. 앞 페이지 원고를 검토할 때 참고하세요.

1. 링크(ChatGPT 대화)에서 새로 반영한 내용

공유 링크의 대화는 사이징 계획을 세우는 단계(메시지 [103])에서 끝나며, 붙여주신 논문 초안 자체는 링크에 없습니다. 초안을 쓸 때 빠졌던 측정값과 조건을 대화에서 찾아 반영했습니다. 대괄호 숫자는 대화의 메시지 번호입니다.

항목	대화 내용	원고 반영
Pre-layout 결과	μ = 8.437 μV, σ = 142.578 μV rms (±1.5 mV, 60단계) [66], [68]	표 1에 8.4 μV, 142.6 μV로 기입. III-B에서 비교
Post-layout 측정 조건	−1.2 ~ +1.2 mV, 60단계 [80]	III-B
판정 시점	클록 high 구간의 80% 시점에서 SR 래치 출력 확인 [56]	II
80 MHz 클록	1 MS/s에서 도출한 값이 아니라 기존 테스트벤치 조건을 유지한 것. 1 MS/s에 필요한 클록은 12 MHz로 계산 [63], [65]	II (파란색)
최소 폭	1.6 μm. 교차 결합 PMOS는 0.5배를 만들 수 없음 [102], [103]	II, III-A
사이징 방법	한 번에 한 그룹, L 고정, 대칭 소자는 함께 변경. schematic 수준이라 pre-layout 민감도임 [101], [103]	III-A, 결론
지연·에너지	ChatGPT가 그래프에서 읽은 값: 평균 지연 4.5~4.7 → 5.7 ns(최대 6.2 ns), 에너지 37~42 → 77 pJ [84]	III-B, 표 1 (파란색)
Monte Carlo	하지 않기로 함 [96]	random offset을 다루지 않았다고 명시
넣지 않은 것	초기·개선 레이아웃 비교(약 7 mV → 0.17 mV, 가드링 추가)	넣지 않기로 하셨음 [92]

대화에도 없어서 여전히 빈칸인 것: 채널 길이, 비교 반복 횟수 N, pre-layout 지연·에너지, 레이아웃 면적, 사이징 결과.

2. 꼭 확인할 문제: 판정 시점과 지연

- 80 MHz, duty 50%라면 high 구간은 6.25 ns이고, 그 80%인 판정 시점은 클록 상승 후 **5 ns**입니다.
- 그래프 판독값으로는 판정 경계 부근의 평균 지연이 약 5.7 ns, 최대 약 6.2 ns로 5 ns보다 깁니다. 대화 [84], [87]에서도 같은 지적이 있었지만 결론이 나지 않았습니다.
- 지금 원고는 80 MHz 판정 시점과 직접 비교하지 않고, 1 MS/s 동작에서 허용되는 약 33 ns와만 비교합니다.
- 할 일:
  1. 클록 high 시간과 지연 측정의 시작점을 확인합니다.
  2. 5 ns 시점에 판정이 끝나지 않은 비율을 확인합니다. CDF 측정이 이 시점의 출력을 쓰므로 σ 값에도 영향을 줄 수 있습니다.
  3. 결과에 맞춰 III-B 마지막 문장을 고칩니다.

3. 분량

양식과 같은 치수(A4, 1단, 본문 10pt)로 조판한 결과, 원고는 PDF와 Word 모두 **2페이지 안에 들어가고 2페이지 끝에 약 5줄(약 60pt)이 남습니다.** 빈칸에 실제 결과 문장이 들어가면 이 여유가 줄어듭니다.

넘치면 다음 순서로 줄입니다.

1. II장의 12 MHz 문장(파란색)을 삭제합니다.
2. 그림 2 높이를 22 mm로 줄입니다.
3. III-B의 잡음 감소 원인 문장을 삭제합니다.

이 PDF는 웹 브라우저로 조판한 것이라 Word와 줄간격이 조금 다를 수 있습니다. 최종 분량은 Word 파일에서 확인해야 합니다.

4. 필요한 그림과 표

번호	내용	그릴 때 주의할 점
그림 1	(a) StrongARM + SR 래치 회로도 (b) StrongARM 코어 레이아웃	(a) 소자 그룹을 박스나 색으로 구분하고 각 트랜지스터 옆에 W(μm)를 표기합니다. 노드 X/Y, P/Q, CLK도 표시합니다. (b) 스케일 바와 가로×세로 크기를 넣습니다.
그림 2	그룹별 0.5×/2× 사이징 시 잡음·지연·에너지 변화율 (논문의 핵심)	패널 3개를 가로로 놓습니다. x축은 6개 그룹, 막대는 0.5×와 2×입니다. 교차 결합 PMOS는 2× 막대만 있습니다. 0% 기준선을 넣고, 흑백으로도 구분되게 무늬를 씁니다.
그림 3	Post-layout P(High) vs V_{diff} + CDF 피팅	측정점은 마커, 피팅은 실선으로 그리고, μ 위치에 점선을 넣고 μ·σ 값을 표기합니다.

표 1	기준 회로의 pre/post-layout 비교	Pre-layout 지연·에너지 2칸이 비어 있고, post-layout 지연·에너지는 그래프 판독값입니다.

그림 글자는 양식 규정대로 8pt 이상으로 하고, 축 이름은 단어로 쓰고 단위를 괄호에 넣습니다 (예: "Delay (ns)").

5. 채워야 할 데이터와 확인할 문장

A. 채워야 할 데이터 (노란색)

- [ ] **사이징 결과**: 변경 조건 11개(5개 그룹 × 2 + PMOS 2×) × 3개 지표 = 33개 값과 기준값 3개. 그림 2, III-A 결과 세 문장, 초록 마지막 문장, 결론에 들어갑니다.
- [ ] Pre-layout 지연·에너지 (대화에서는 측정하지 않음. 측정하지 않을 거면 표에서 "—"로 처리)
- [ ] 채널 길이 L, 비교 반복 횟수 N, 레이아웃 면적

B. 확인할 문장 (파란색)

- [ ] II: 12 MHz 문장. 대화 [63]의 타이밍 가정(변환 주기를 12개 클록으로 나눔)을 옮긴 것입니다.
- [ ] III-A: 지연 정의(클록 상승 → SR 출력 $V_{DD}/2$)와 사이징 시 지연·에너지 입력(±1.221 mV)은 제가 정해 넣은 것입니다. 실제 측정 방식으로 바꿔 주세요.
- [ ] III-B, 표 1: 지연·에너지 수치는 ChatGPT가 그래프를 읽은 대략값입니다. 원본 데이터로 바꿔 주세요. 에너지 단위가 pJ인지도 확인이 필요합니다 (그래프 축 표기는 "p").
- [ ] III-B: 잡음이 줄어든 원인 문장. X/Y 노드 커패시턴스가 늘면 잡음이 줄어드는 경향 [2]에 근거한 추정입니다. pre-layout과 post-layout의 스윕 범위가 달랐으므로(±1.5 mV와 ±1.2 mV) 같은 조건으로 다시 재면 더 확실합니다.
- [ ] III-B: "약 33 ns"는 12 MHz 클록의 high 구간 41.7 ns의 80%입니다.

C. 선택 사항

- [ ] 공정명을 "ETRI 500 nm CMOS 공정"으로 쓸지 정합니다. 대화 첫 메시지에 ETRI 공정이라고 되어 있습니다.
- [ ] 사사 문구는 양식의 영문 문구를 번역한 것입니다. 사업단이 정한 국문 문구가 있으면 그것으로 바꿉니다.

6. 이번에 고친 표현

고치기 전	고친 후	이유
SAR ADC에 널리 사용된다	SAR ADC의 비교기로 적합하다	근거 없이 보급 정도를 주장하지 않고, 앞 문장의 특성에서 나오는 결론으로 바꿈
정량적으로 파악하는 것이 중요하다	에너지가 얼마나 더 드는지, 어떤 소자는 줄여도 되는지 알아 둘 필요가 있다	추상적인 표현 대신 실제로 알고 싶은 것을 씀 (대화 [101]의 연구 동기)
에너지당 성능 개선 효과가 소자 그룹마다 크게 다름을 보여준다	삭제	결과가 나오기 전에 결론을 단정함
정량적인 지침을 제공한다	schematic 수준의 분석이지만 … 참고할 수 있다	과장을 줄이고 한계를 밝힘
명목 판정 임계값	판정 임계값(오프셋)	"nominal"의 직역
기준 회로에서 출발하여	기준 회로를 정한 뒤	"starting from"의 직역
rail-to-rail 출력으로 증폭	디지털 레벨까지 증폭	우리말로 풀어 씀
Sizing 분석, sweep하였다	사이징 분석, 바꾸어	영문 표기와 영어 동사를 우리말로 바꿈

이전 단계에서 바꾼 점: 유효숫자 정리(177.292 → 177.3 μV), 수식 (1) 정리, 참고문헌 [3]을 본문에서 인용, 4 추가, 참고문헌 권·호·페이지 채움, 사사의 "The This" 오타 수정.

7. (참고) 사이징 결과를 해석할 때 볼 일반적인 경향 — 논문에 그대로 쓰지 마세요

교과서에서 예상하는 경향입니다 [1], [2]. 실제 결과가 다르면 먼저 시뮬레이션 설정을 확인하고, 설정에 문제가 없다면 그 차이를 관찰 결과로 씁니다.

- **입력 쌍 W↑**: 같은 전류에서 gm이 커져 잡음은 줄어드는 경향이 있습니다. 대신 X/Y 노드 커패시턴스가 늘어 에너지가 늘고, 지연은 늘 수도 줄 수도 있습니다.
- **Tail W↑**: 방전 전류가 커져 지연은 줄지만, X/Y의 적분 시간이 짧아져 잡음은 늘어나는 경향이 있습니다.
- **교차 결합 NMOS/PMOS W↑**: 재생 gm과 자기 커패시턴스가 함께 늘어 지연에 최적점이 있습니다. 지나치게 키우면 오히려 느려질 수 있습니다.
- **리셋 트랜지스터 W↑**: 정확도 이득 없이 P/Q, X/Y 커패시턴스만 늘려 지연과 에너지가 증가합니다. 리셋이 제때 끝나는 범위라면 줄여서 에너지를 아낄 수 있습니다.
- post-layout에서 잡음이 줄어든 것도 X/Y 커패시턴스가 늘어난 효과와 같은 방향입니다.