500 nm CMOS 공정을 이용한 SAR ADC용 Bootstrapped Switch 및 StrongARM Latch Comparator 설계

김두형, 김민, 김상윤, 남인호, 이윤재, 최우은, 홍동의, 백광현
중앙대학교 전자전기공학부
e-mail : w030901@naver.com, kbaek@cau.ac.kr

Design of Bootstrapped Switch and StrongARM Latch Comparator for SAR ADC Using a 500 nm CMOS Process

D.H. Kim, M. Kim, S.Y. Kim, I.H. NAM, Y.J. Lee, U.E. Choi, D.U. Hong and K.H. Baek
School of Electrical and Electronics Engineering, Chung-Ang University

***Abstract*—본 논문은 500 nm CMOS 공정 기반 10 MS/s 6-bit Successive Approximation Register(SAR) Analog-to-Digital Converter(ADC)의 고속 및 고정밀 동작을 위한 Bootstrapped Switch와 Modified StrongARM Latch Comparator를 제안한다. Bootstrapped Switch는 단일 커패시터 구조를 통해 Settling time을 단축하고, 1~4 V 입력 범위에서 Pedestal Error를 0.5 LSB(23.5 mV) 미만으로 억제하였다. Comparator는 킥백 노이즈 차단 스위치를 적용하고, 소자 크기에 따른 Input Common Mode Range(ICMR)과 Decision delay 간의 트레이드오프를 분석하여 최적화하였다. 검증 결과, Bootstrapped Switch는 0.5 LSB(23.5 mV) 이하의 Pedestal Error를 달성하였고, Comparator는 0.8504V~3.969V의 ICMR, 0.5566 ns의 Decision delay, 1.158 mW의 전력소모를 달성하였다. 본 설계는 주어진 공정 한계 내에서도 선형성과 신뢰성을 확보하였다.**

I. 서론

SAR ADC의 고속 동작을 구현하기 위해서는 입력 신호를 빠르고 정확하게 샘플링하는 스위치 회로와, 샘플링된 작은 전압 차이를 짧은 시간 내에 디지털 출력으로 변환하는 비교기 회로의 성능이 매우 중요하다. 특히 샘플링 스위치의 on-resistance variation은 입력 전압에 따라 샘플링 오차와 settling time을 증가시킬 수 있으며, 비교기의 kickback noise는 샘플링 노드로 역주입되어 변환 정확도를 저하시킬 수 있다. 따라서 본 프로젝트에서는 SAR ADC의 속도와 정확도에 직접적인 영향을 미치는 Bootstrapped Switch와 StrongARM Latch Comparator를 핵심 설계 대상으로 선정하였다.

Bootstrapped Switch는 기존 Abo-Gray 구조[3]에서 voltage doubler를 제거한 Liu et al.의 구조를 채택하였다.[1] 해당 구조는 부트스트랩 커패시터의 개수를 단일 커패시터 C_s로 최소화하면서도 기존 구조와 유사한 수준으로 on-resistance variation을 억제할 수 있으며[4], 이를 통해 sampling settling time을 단축할 수 있다. 따라서 고속 샘플링 조건에서도 입력 신호의 정확한 전달을 유지할 수 있도록 하였다

Comparator의 경우, 별도의 static bias current 없이 positive feedback을 이용하여 작은 차동 입력을 빠르게 rail-to-rail digital output으로 변환할 수 있는 Modified StrongARM Latch 구조를 선택하였다.[2] 기본 StrongARM Latch 구조는 고속 및 저전력 동작에 유리하지만, evaluation phase에서 내부 노드의 급격한 전압 변화로 인해 kickback noise가 입력단 및 이전 샘플링 노드로 전달될 수 있다. 이를 완화하기 위해 본 설계에서는 입력단 스위치 S_1, S_2와 VDD 스위치 S_3, S_4를 추가한 구조[5]를 적용하여, 비교 동작 중 발생하는 kickback noise가 Bootstrapped Switch의 샘플링 노드로 역주입되는 것을 차단하고자 하였다.

본 프로젝트는 위 두 회로를 결합하여 Bootstrapped Switch의 빠르고 안정적인 샘플링 특성과 Modified StrongARM Latch Comparator의 고속 비교 및 kickback noise 억제 특성




Fig. 1. StrongARM Latch Comparator의 회로도[2]




Fig. 2. Bootstrapped Switch의 회로도[1]

을 동시에 확보하는 것을 목표로 한다. 이를 위해 500 nm CMOS 공정 기반에서 각 회로의 정상 동작 여부, sampling settling 특성, comparator decision delay, 그리고 속도 향상을 위한 주요 trade-off를 시뮬레이션을 통해 분석하고 검증하고자 한다.

II. 본론

A. Bootstrapped Switch 설계

부트스트랩 스위치는 전원이 켜진 경우, 입력 전압(V_{in})의 크기와 무관하게 게이트-소스 전압(V_{GS})을 항상 V_{DD}로 일정하게 유지하여 온저항(R_{on})의 비선형성을 제거하는 회로이다.[4] 따라서 본 설계에서는 부트스트랩 스위치의 성능 지표로 Settling time, 선형성, 그리고 Pedestal error를 설정하였으며, 이를 최적화하기 위해 주요 소자 크기에 따른 Trade-off를 다음과 같이 분석하였다.

1) 메인 샘플링 스위치(M11): 메인 스위치의 크기(Width)는 전체 성능이 결정되는 가장 지배적인 파라미터이다. M11의 크기가 증가하면 R_{on}이 반비례하여 감소하므로, 출력 시상수($\tau = R_{on}C_H$)가 줄어들어 Settling time에서 유리해진다. 하지만 스위치의 기생 커패시턴스가 증가하면, Samling mode로 전환 시 부트스트랩 커패시터(C_s)의 전하가 Charge sharing되어 V_{GS}의 변동량이 커지게 된다. 이는 R_{on}의 변동폭을 증가시켜 선형성을 악화시킨다. 한편, 전원이 꺼진 경우 출력단으로 주입되는 채널 전하량(Q)이 증가하여 Pedestal error($\Delta V = Q/C_H$) 역시 비례하여 악화된다.

2) 제어 스위치(M9, M10): M9 스위치의 크기는 Settling time에 미치는 영향이 비교적 적다. 반면 M10은 홀드 모드 전환 시 메인 스위치의 게이트를 방전시키는 속도를 결정한다. 크기를 줄이면 방전이 느려져 Charge injection이 감소해 Pedestal error가 개선되지만, 선형성이 악화되는 상반된 특성을 갖는다.

3) 커패시터(C_s, C_H): C_s는 M11의 V_{GS}를 펌핑하는 역할을 하며, C_H는 샘플링된 전하를 저장하는 부하 역할을 한다. C_s의 경우 용량이 커질수록 error가 감소하지만, 선형성 측면에서 불리하다. C_H의 경우 용량이 커질수록 Pedestal error, turn-on glitch 측면에서 유리하지만, 면적 측면에서 불리하다.

B. 비교기 설계

본 설계에서 채택한 Modified StrongARM Latch Comparator는 별도의 static bias current 없이 동작하는 dynamic comparator로, 각 트랜지스터의 크기(Width)에 따라 동작 속도(Decision delay), 출력 신뢰성, 입력 공통 모드 범위(ICMR) 및 전력 소모가 크게 좌우된다. 따라서 고속 동작과 신뢰성을 동시에 달성하기 위해 주요 소자별 Trade-off를 다음과 같이 분석하였다.

1) Reset PMOS(S1, S2, S3, S4): Precharge phase에서 회로의 내부 노드와 출력 노드를 V_{DD}로 초기화하는 역할을 한다. 소자의 폭(Width)이 커질수록 목표 전압으로의 리셋 속도는 향상되지만, 이에 비례하여 기생 커패시턴스가 증가하므로 클록 로딩(Clock loading)이 심화되는 특성을 갖는다.

2) Input NMOS Pair(M1, M2): 차동 입력 전압을 감지하며 입력 공통 모드 범위(ICMR)를 결정짓는 핵심 소자이다. 폭이 증가할수록 트랜스컨덕턴스(g_m)가 커져 V_{CM}의 최소 보장 범위(V_{min})가 낮아지는 특성이 있다. SAR ADC는 주로 저전력 기기에 많이 사용되므로 낮은 V_{min}의 확보가 중요하다고 판단하였다. 그러나 일정 크기 이상으로 과도하게 커질 경우 최대 보장 범위(V_{max})가 급격히 저하되어 전체 ICMR이 좁아지는 한계가 존재한다.

3) Cross-coupled Latch Pair(M3, M4, M5, M6): Positive feedback을 형성하여 미세한 전압 차이를 빠르게 rail-to-rail 디지털 신호(V_{DD} 또는 GND)로 증폭하는 역할을 한다. 래치 트랜지스터(PMOS 및 NMOS)의 폭이 커지면 기생 커패시턴스로 인해 출력이 변화하기 시작하는 지연 시간(Delay)과 최종 전압에 도달하는 Settling time이 증가하여 고속 동작에 불리해진다. 반대로 속도 향상을 위해 폭을 무리하게 줄이면 충분한 구동 전류 확보가 어려워져, 최종 비교 속도에 대한 최적화가 필요하다.

4) Tail NMOS(M7): Evaluation phase에서 회로 전체의 방전 전류를 통제한다. Input pair에 비해 ICMR에 미치는 영향은 상대적으로 적으나, Decision delay와 전체 소모 전력에 복합적인 영향을 미치므로 속도와 신뢰성을 유지할 수 있는 적정 크기 선정이 요구된다.

III. 구현 및 검증

A. Bootstrapped Switch 사이즈 최적화

본 설계에서는 시스템 타겟인 6-bit 해상도와 샘플링 주파수 10 MS/s ($T_{clk} = 100$ ns, duty cycle = 15%) 조건에서, 1∼4V의 입력 스윙에 대해 최대 허용 오차인 0.5 LSB(약 23.5 mV) 이내에서 선형성 및 Pedestal error 감소를 달성하기 위한 파라미터 스윕(Sweep)을 진행하였다.

1) 메인 샘플링 스위치(M11): 메인 스위치의 크기(Width)를 10 μm부터 20 μm까지 1 μm 간격으로 스윕하였다. 스윕한 결과, 고정된 클록 주기(100 ns) 대비 실제 Settling time은 9∼50 ns 이내로 측정되어 속도 마진이 매우 충분함을 확인하였다. 이에 따라 Pedestal error 억제를 위해 M11의 크기를 지속적으로 축소하였다. 그러나 M11을 17 μm 이하로 줄이면 on-resistance가 증가하여 시간상수 $\tau = R_{on}C_H$가 커지고, 주어진 샘플링 시간 내에 $|V_{in} - V_{out}| < \frac{1}{2}$LSB 조건을 만족하지 못하므로 최종적으로 17 μm로 확정하였다. 이때, 확정된 17 μm크기에서 입력 조건(1∼4 V)이 변하더라도 M11 트랜지스터의 게이트-소스 전압(V_{gs}) 변동폭이 최소화되며 흔들림 없이 거의 일정하게 유지됨을 확인하여 회로의 선형성을 교차 검증하였다 (Fig. 4).

2) 제어 스위치(M9, M10): 보조 제어 스위치인 M9는 크기 변화에 따라 Settling time 변화량이 1 ns 미만으로 미미함을 확인하여, 입력 패스의 최소 안정성을 고려해 2μm로 선정하였다. 한편, M10의 경우 스윕을 통해 방전 속도에 따른 Pedestal error와 선형성 변화를 모두 고려하여 4μm를 최종 적용하였다.

3) 커패시터(C_s, C_H): 최초 설계에서 C_s와 C_H를 각각 1 pF로 설정하였으나, Pedestal error가 목표 스펙인 0.5 LSB(23.5 mV)를 초과하는 문제가 발생하였다. ADC의 전체 면적 증가하더라도 성능 마진 확보가 필수이므로, 파라미터 Sweep을 통해 두 커패시터의 용량을 각각 C_s는 4 pF, C_H는 6 pF로 증가시켜 에러 전압을 23.5 mV 이내로 억제하였다.

B. 비교기 사이즈 최적화

비교기 검증은 입력 공통전압을 $V_{DD}/2 = 2.5$V로, 입력 차동 전압을 2 μV로 고정한 상태에서 각 MOSFET의 width를 sweep하며 진행되었다.




Fig. 3. M11 V_{gs} 변동량 및 선형성 평가)




Fig. 4. 전주기 내 Settling 만족 여부 검증 ($|V_{in} - V_{out}| < \frac{1}{2}$LSB)

TABLE I
INPUT NMOS PAIR SWEEP RESULTS

INPUT		
Width	V_{CM} (Min∼Max)	
20μm	0.8993V	3.65V
30μm	0.8735V	3.73V
40μm	0.8593V	3.815V
50μm	0.8504V	3.969V
60μm	0.8443V	3.449V

1) Cross-coupled Latch Pair(M3, M4, M5, M6): PMOS 래치와 NMOS 래치는 모두 2 μm부터 10 μm까지 1 μm 단위로 스윕하였다. 측정 결과, PMOS는 4 μm, NMOS는 6 μm에서 delay가 가장 작게 나타났으며, 이를 각각의 최종 트랜지스터 폭으로 결정하였다.

2) Input NMOS Pair(M1, M2): 20 μm부터 60 μm까지 10 μm 간격으로 스윕하였다. Table I의 측정 결과와 같이, 폭이 증가함에 따라 V_{CM}의 최소 동작 전압이 감소하는 것을 확인하였다. 그러나 60 μm 이상에서는 V_{CM}의 최대 범위가 3.449V로 급격히 감소하며 ICMR 대역이 좁아지는 현상을 확인하였고, 최종적으로 50μm로 결정하였다.

3) Reset 및 Tail NMOS(S1, S2, S3, S4, M7): Reset PMOS는 500 nm 공정 한계와 클록 로딩을 고려해 1.6 μm로 설정하였으며, Tail NMOS는 스윕 결과 및 전체 방전 속도를 고려하여 최종적으로 190 μm로 결정하였다.

IV. 결론

본 논문에서는 10 MS/s 6-bit SAR ADC의 고속 및 고정밀 동작을 위해 500 nm CMOS 공정 기반의 Bootstrapped Switch와 Modified StrongARM Latch Comparator를 설계하고, 주요 파라미터 최적화를 수행하였다.




Fig. 5. V_{min} 측정을 위한 Comparator 파형




Fig. 6. V_{max} 측정을 위한 Comparator 파형




Fig. 7. Decision delay 측정을 위한 Comparator 파형

Bootstrapped Switch는 샘플링 선형성 확보와 Pedestal error 최소화를 목표로 설계하였다. 단일 커패시터 기반 구조를 적용하여 settling time을 단축하고, 소자 크기에 따른 charge injection 및 온저항 Ron 변화를 분석하였다. 그 결과, 1∼4V의 입력 범위에서 Pedestal error를 목표치인 0.5 LSB, 즉 23.5 mV 이내로 억제하여 6-bit SAR ADC에 요구되는 샘플링 정확도를 확보하였다.

Comparator는 판단의 정확성이 보장되는 범위에서 동작속도를 극대화 하는 것을 목표로 설계하였다. ICMR과 decision delay 간의 트레이드오프를 분석하여 트랜지스터 크기를 조정하였다. 그 결과, ICMR을 $0.8504V(Fig.\ 5) \sim 3.969V$(Fig. 6)로 확보함과 동시에 0.5566 ns(Fig. 7)의 decision delay, 전력소모 1.158 mW를 달성하였다.

결론적으로 본 연구는 500 nm 공정의 한계에서, 파라미터 최적화를 통해 선형성, 속도, 정확도를 균형 있게 확보하였다. 향후 레이아웃 이후 기생 성분을 반영한 post-layout simulation과 실제 칩 측정을 통해 본 설계의 최종 성능을 검증하고자 한다.

V. ACKNOWLEDGMENT

This paper was supported by Korea Institute for Advancement of Technology(KIAT) grant funded by the Korea Government(Ministry of Education) (P0030093, “Semiconductor”-Specialized University)

VI. Reference

[1] C.-C. Liu, S.-J. Chang, G.-Y. Huang, and Y.-Z. Lin, “A 10-bit 50-MS/s SAR ADC With a Monotonic Capacitor Switching Procedure, ” IEEE Journal of Solid-State Circuits, vol. 45, no. 4, pp. 731–740, Apr. 2010.

[2] Behzad Razavi, “The StrongARM Latch, ” IEEE Solid-State Circuits Magazine, vol. 7, no. 2, pp. 12–17, Spring 2015.

[3] A. M. Abo and P. R. Gray, “A 1.5-V, 10-bit, 14.3-MS/s CMOS pipeline analog-to-digital converter,” IEEE Journal of Solid-State Circuits, vol. 34, no. 5, pp. 599–606, May 1999, doi: 10.1109/4.760369.

[4] B. Razavi, “The Bootstrapped Switch [A Circuit for All Seasons],” IEEE Solid-State Circuits Magazine, vol. 7, no. 3, pp. 12–15, Summer 2015, doi: 10.1109/MSSC.2015.2449714.

[5] P. M. Figueiredo and J. C. Vital, “Kickback noise reduction techniques for CMOS latched comparators,” IEEE Transactions on Circuits and Systems II: Express Briefs, vol. 53, no. 7, pp. 541–545, Jul. 2006, doi: 10.1109/TCSII.2006.875308.

VII. Appendix

TABLE II
공정 및 소자 파라미터 사양

파라미터	값
VDD	5V
NMOS VTH	0.685V
PMOS VTH	-0.956V
NMOS μ	503 cm^2/Vs
PMOS μ	266 cm^2/Vs
μ_n/μ_p 비율	2.5배
tox	10.5nm
공정 노드	500nm
Corner	TT/SS/FF/SF/FS

TABLE III
Final Transistor Widths for Bootstrapped Switch and Comparator

Block	**Device**	**Width**
Bootstrapped Switch	M9	2 μm
Bootstrapped Switch	M10	4 μm
Bootstrapped Switch	M11	17 μm
Bootstrapped Switch	C_S	4 pF
Bootstrapped Switch	C_H	6 pF
Comparator	S1, S2, S3, S4	1.6 μm
Comparator	M1, M2	50 μm
Comparator	M3, M4	6 μm
Comparator	M5, M6	4 μm
Comparator	M7	190 μm