# Informe de Pasantía: Diseño y Simulación de una Unidad de Conteo de Coincidencias

Santiago Bustamante\*
Grupo de Física Atómica y Molecular, Universidad de Antioquia,
Instituto de Física, Medellín, Antioquia, Colombia

Durante la última década, la implementación de sistemas de adquisición de datos basados en FPGAs ha sido de gran interés para la física experimental moderna debido a las características favorables de estos dispositivos. En esta pasantía buscamos solventar un problema de adquisición de datos fundamental en el contexto de la óptica cuántica experimental utilizando este tipo de sistemas. Con este propósito diseñamos una Unidad de Conteo de Coincidencias utilizando el lenguaje de descripción de hardware VHDL. Posteriormente ponemos a prueba el diseño a través de una simulación utilizando el software ModelSim. La simulación muestra que la unidad funciona de la manera esperada.

Keywords: sistemas de adquisición de datos, unidad de conteo de coincidencias, VHDL

### I. INTRODUCCIÓN

En los últimos años las demandas experimentales de los grandes equipos modernos destinados al estudio de diversos campos de la ciencia han impulsado el crecimiento de la línea de desarrollo de sistemas encargados de la adquisición y manipulación de datos (DAQ - Data Acquisition Systems). Estos no solo deben adaptarse a la constante evolución de la tecnología, sino también cumplir las demandas de registro de información experimental en tiempo real. En este sentido, factores como la resolución, la precisión, la conectividad de alto rendimiento y la reconfigurabilidad de los DAQs se vuelven de vital importancia [1]. Una solución llamativa a estos retos modernos es el diseño de DAQs basados en FPGAs (Field-Programmable Gate Arrays), dispositivos lógicos programables usualmente comercializados de forma tal que permiten realizar computación heterogénea [2]. Gracias a su alto rendimiento, adaptabilidad, escalabilidad y velocidad, las FPGAs se han vuelto de gran interés para la comunidad científica, especialmente 2 use ieee.std\_logic\_1164.all; en el área de la física de altas energías [3].

Con el fin de aprender a programar e implementar 4

FPGAs en DAQs, durante una breve pasantía con el 5
Grupo de Instrumentación Científica y Microelectróni-6
ca buscamos resolver un problema de adquisición y ma-7
nipulación de datos que es fundamental en el contex-8
nipulación de datos que es fundamental en el contex-8
i\_signal1 :
to de la óptica cuántica experimental. Este problema 9
i\_signal2 :
consta del conteo de detecciones simultáneas de pares 10
de fotones distinguibles en un par de detectores de fo-11
tones individuales basados en fotodiodos de avalancha. 12
Como en principio cada fotón es convertido en una se-13
);
ñal digital, el problema electrónico se reduce al conteo 14
end signal\_counter;
de coincidencias de dos señales lógicas de entrada. En
ese sentido buscamos diseñar una Unidad de Conteo de

Coincidencias (UCC) de señales lógicas, para lo cuál usamos el lenguaje de descripción de hardware VHDL. Luego, utilizando el software ModelSim, simulamos el sistema de adquisición de datos para verificar que la UCC funciona de forma correcta.

## II. DISEÑO

Como se mencionó anteriormente, para el diseño de la UCC se utiliza el lenguaje de descripción de hardware VHDL. Creamos entonces un archivo con el nombre signal\_counter.vhd que contendrá todo el diseño de la UCC en el lenguaje VHDL. En este archivo escribimos las siguientes líneas de código. Primero, empezamos importando las librerías necesarias y declarando las señales de entrada y de salida del sistema:

```
1 library ieee;
  use ieee.numeric_std.all;
5 entity signal_counter is
    port (
      i_clock
                   : in std_logic;
      i_signal1
                   : in std_logic;
      i_signal2
                   : in std_logic;
      o_counter1
                   : out
                         std_logic_vector(15 downto 0);
      o counter2
                   : out std_logic_vector(15 downto 0);
      o_counter12 : out std_logic_vector(15 downto 0)
      ):
```

Aquí, usamos el prefijo i\_ para las señales de entrada y o\_ para las señales de salida. La señal lógica i\_clock corresponde a aquella asociada al reloj de la FPGA, cuya frecuencia es usualmente de alrededor de los 100MHz.

<sup>\*</sup> santiago.bustamanteq@udea.edu.co

Las señales lógicas i\_signal1 e i\_signal2 represen- 39 tan las señales provenientes de los detectores de fotones 40 individuales 1 y 2 respectivamente. Las señales de 16 41 bits o\_counter1 y o\_counter2 dan cuenta del núme- 42 ro de fotones individuales registrados por los detectores 43 1 y 2, mientras que la señal de 16 bits o\_counter12 44 da cuenta del número de coincidencias entre las señales 45 i\_signal1 y i\_signal2. Una vez declaradas las señales  $^{46}$ de entrada y salida, procedemos a definir las señales y 47 constantes necesarias para la arquitectura de la entidad 48 signal\_counter:

```
architecture arch of signal_counter is
16
17
     constant max_count : natural := 65535;
18
     signal toggle1: std_logic := '1';
19
    signal toggle2: std_logic := '1';
20
     signal toggle12: std_logic := '1';
21
     signal counter1 : natural range 0 to max_count;
22
    signal counter2 : natural range 0 to max_count;
23
    signal counter12 : natural range 0 to max_count;
24
```

La constante max\_count es el número entero máximo de conteo posible (número entero positivo máximo de 16 bits), las señales toggle indicarán cuándo la UCC esté lista para contar los siguientes eventos (registro de fotones individuales o coincidencias) y las señales counter serán naturales que llevarán dichas cuentas. Notemos que las señales toggle son inicializadas en '1', indicando que la UCC está lista para contar los siguientes eventos. Ahora pasamos a definir la arquitectura de signal\_counter:

```
26 begin
27
     counting : process (i_clock) is
    if rising_edge(i_clock) then
```

En este bloque de código definimos el proceso de conteo 62 de eventos de forma sincronizada con la señal de entrada 63 del reloj. Es decir que a partir de este momento las 64 siguientes líneas de código se ejecutan de forma paralela 65 cada vez que la señal i\_clock pasa de '0' a '1'. Dentro  $_{_{66}}$ de este proceso añadimos el siguiente bloque de código:  $_{\rm 67}$ 

```
69
       if i_signal1 = '1' and toggle1 = '1' then
32
          toggle1 <= '0';
33
          if counter1 = max_count then
34
            counter1 <= 0;</pre>
35
36
            counter1 <= counter1 + 1;</pre>
37
          end if;
```

38

```
if i_signal1 = '0' and toggle1 = '0' then
  toggle1 <= '1';
end if;
if i_signal2 = '1' and toggle2 = '1' then
  toggle2 <= '0';</pre>
  if counter2 = max_count then
    counter2 <= 0:</pre>
  else
    counter2 <= counter2 + 1;</pre>
  end if;
end if;
if i_signal2 = '0' and toggle2 = '0' then
  toggle2 <= '1';
end if;
```

50 51

53

56

57

58

59

En este bloque definimos el proceso de conteo de eventos en las señales 1 y 2 de manera individual. En esencia lo que hacemos es programar la UCC de forma que si una de las señales de entrada se encuentra en el valor '1' y la UCC está lista para contar dicho evento, entonces se suma un uno a la señal de conteo counter correspondiente y la señal toggle respectiva pasa a '0', indicando que la UCC deja de estar lista para contar el siguiente evento asociado a dicha señal. Si posteriormente la señal de entrada vuelve a tomar el valor '0', entonces la UCC vuelve a prepararse para contar el siguiente evento en el siguiente ciclo del reloj. Esta arquitectura está específicamente diseñada para contar el número de señales rectangulares individuales de entrada sin importar su ancho.

Para contar las coincidencias se hace un proceso similar, el cual se muestra en el siguiente bloque de código:

```
if toggle12 = '1' then
  if i_signal1 = '1' and i_signal2 = '1' then
    toggle12 <= '0';
    if counter12 = max_count then
      counter12 <= 0:</pre>
      counter12 <= counter12 + 1;</pre>
    end if;
  end if;
  if (i_signal1 = '0' or i_signal2 = '0') then
    toggle12 <= '1';
  end if;
end if:
```

En este caso, la UCC chequea que ambas señales de entrada se encuentren simultáneamente en '1', y si la unidad está lista para contar dicho evento entonces suma un uno a la señal counter12 y le asigna un '0' a toggle12. Para que la unidad vuelva a prepararse para contar el siguiente evento, esta chequea que al menos una de las dos señales tome el valor '0'. Finalmente 20 terminamos el diseño de la arquitectura con la transfor- 21 mación de las señales enteras counter a señales de 16 22 bits, las cuales son enviadas a los canales de salida tal 23 y como se muestra en el siguiente bloque de código. 24

#### III. SIMULACIÓN

Para hacer la simulación creamos un archivo de test- <sup>36</sup> bench con el nombre  $signal\_counter\_tb.vhd$ . Este archi- <sup>37</sup> vo nos permitirá crear las señales de entrada deseadas <sup>38</sup> para la simulación. Para esto, primero, importamos las <sup>39</sup> librerías necesarias e inicializamos las señales de entrada <sup>40</sup> con el prefijo  $r\_y$  de salidas con el prefijo  $w\_$ .

```
1 library ieee;
2 use ieee.std_logic_1164.all;
3 use ieee.numeric_std.all;
  use ieee.math_real.uniform;
4
6 entity signal_counter_tb is
  end signal_counter_tb;
7
  architecture sim of signal_counter_tb is
9
10
    constant c_clock_period : time := 10 ns;
11
12
    signal r_clock
                        : std_logic := '0';
13
    signal r_signal1
                        : std_logic := '0';
14
    signal r_signal2
                        : std_logic := '0';
15
    signal w_counter1 : std_logic_vector(15 downto 0);
    signal w_counter2 : std_logic_vector(15 downto 0);
17
    signal w_counter12 : std_logic_vector(15 downto 0);
18
```

Notemos que también definimos una constante c\_clock\_period que indica el periodo del reloj de la FPGA. En este caso escogemos un periodo de 10 ns, correspondiente a una frecuencia de 100 MHz. Luego procedemos a definir un puerto que permitirá conectar el diseño signal counter.vhd con el testbench:

```
component signal_counter is
  port (
    i_clock : in std_logic;
    i_signal1 : in std_logic;
    i_signal2 : in std_logic;
    o_counter1 : out std_logic_vector(15 downto 0);
    o_counter2 : out std_logic_vector(15 downto 0);
    o_counter12 : out std_logic_vector(15 downto 0)
    );
end component signal_counter;
```

25

26

27

28

29

32

33

34

Ahora definimos la arquitectura del testbench. Lo primero que debemos hacer es establecer un mapeo entre las señales del diseño con las del testbench, tal y como se muestra en el siguiente bloque de código:

```
begin

UUT : signal_counter
  port map (
    i_clock => r_clock,
    i_signal1 => r_signal1,
    i_signal2 => r_signal2,
    o_counter1 => w_counter1,
    o_counter2 => w_counter2,
    o_counter12 => w_counter12
);
```

Luego definimos un proceso p\_clock\_gen que se encargará de simular la señal del reloj.

```
p_clock_gen : process is

begin

wait for c_clock_period/2;

r_clock <= not r_clock;

end process p_clock_gen;
```

Para finalizar simulamos las señales de entrada 1 y 2. Como el proceso de conteo de fotones es naturalmente estocástico, buscamos entonces generar señales de entrada aleatorias. Para esto creamos un proceso p\_signal\_gen y utilizamos la función uniform de la libreria ieee.math\_real, la cuál permite generar números reales pseudo-aleatorios distribuidos de manera uniforme entre 0 y 1 a partir de dos semillas naturales. Con esta herramienta simulamos señales aleatorias de la siguiente forma. Primero se deja pasar un intervalo de tiempo aleatorio distribuido uniformemente entre 20 ns y 30 ns, luego del cual la señal lógica r\_signal1 se invierte con una probabilidad de 50 %. Finalmente, luego de otro intervalo de tiempo aleatorio distribuido uniformemente entre 0 ns y 10 ns la señal lógica r\_signal2 se

invierte también con una probabilidad de  $50\,\%$ . Una vez definido este proceso, queda completada la arquitectura del testbench.

```
p_signal_gen : process
49
       variable r : real;
50
       variable seed1 : positive := 2;
51
       variable seed2 : positive := 2;
52
     begin
53
       uniform(seed1,seed2,r);
       wait for c_clock_period*2 + c_clock_period*r;
55
       uniform(seed1,seed2,r);
56
       if r < 0.5 then
57
         r_signal1 <= not r_signal1;
58
       end if:
59
       uniform(seed1,seed2,r);
60
       wait for c_clock_period*r;
61
       uniform(seed1,seed2,r);
62
       if r < 0.5 then
63
         r_signal2 <= not r_signal2;
64
       end if:
65
     end process p_signal_gen;
66
67
  end sim:
68
```

Para llevar a cabo la simulación incluimos los archivos de diseño y testbench dentro de un provecto en el software ModelSim, el cual permite compilar los códigos y simular la UCC con las señales generadas en el testbench. La simulación es realizada durante un tiempo total de simulación de 500 ns, correspondiente a 50 períodos del reloj. En la Figura 1 se pueden apreciar las señales simuladas en el tiempo. La primera señal de arriba hacia abajo corresponde a la señal del reloj del sistema, mientras que las siguientes dos representan las señales de entrada aleatorias que imitan aquellas provistas por los detectores de fotones individuales. Las últimas 9 señales corresponden a los primeros tres bits de las tres señales de salida. Al final de la simulación, las señales de salida son w\_counter1 = '0000000000000011', w\_counter2 = '0000000000000100' y w\_counter12 = '0000000000000011', las cuales corresponden a un total de 3 eventos individuales en la señal 1, 4 eventos individuales en la señal 2 y 3 eventos de coincidencia. Por la forma de las señales de entrada simuladas, estos son los resultados esperados del diseño.




Figura 1. Resultados de la simulación. Las tres primeras señales de arriba hacia abajo son las señales de entrada. El resto son señales de salida. Al final, las señales de salida muestran un conteo de 3 eventos individuales en la señal 1, 4 eventos individuales en la señal 2 y 3 eventos de coincidencia de señales.

#### IV. CONCLUSIONES Y PERSPECTIVAS

Los resultados obtenidos en la simulación muestran que el diseño utilizado para la UCC funciona de la manera esperada, permitiendo hacer un conteo en paralelo de eventos individuales y de coincidencia. Este diseño fue construido de la forma más simple posible, sin tener en cuenta posibles parámetros experimentales reales de las señales provenientes de los detectores de fotones individuales tales como los tiempos muertos o el ancho de los pulsos. En este sentido el diseño puede ser mejorado para una situación experimental real dada, permitiendo un mejor filtrado de eventos y aumentando así la fidelidad de los datos adquiridos. Como perspectiva con respecto a este trabajo, queda tan solo poner a prueba este diseño a través de la implementación del mismo en una FPGA real. Debido a las limitaciones de tiempo, esto no pudo realizarse durante la pasantía.

#### **AGRADECIMIENTOS**

Agradezco al profesor Fabián Castaño y a mi compañero Daniel Estrada por recibirme amablemente en el Grupo de Instrumentación Científica y Microelectrónica y ayudarme con el desarrollo de esta pasantía.

<sup>[1]</sup> in Structure of the Stratosphere and Mesosphere, International Geophysics, Vol. 9, edited by W. L. Webb (Academic Press, 1966) pp. 23–56.

<sup>[2]</sup> I. Kuon, R. Tessier, and J. Rose, Foundations and Trends® in Electronic Design Automation 2, 135 (2008).

<sup>[3]</sup> K. T. Pozniak, Measurement Science and Technology 21, 062002 (2010).