



HOJA DE DATOS TÉCNICOS

Amplificador Diferencial de 3 Canales

Basado en Amplificador de Instrumentación AD620 y Protección Activa por MOSFETs

Autores: Santiago Prado Rodríguez – Lucas Gastón Braunstein

Laboratorio de Sistemas Dinámicos – Universidad de Buenos Aires

Documentación Técnica de Hardware – Septiembre 2026

1. Esquema del Circuito y Diseño de PCB

El sistema de adquisición sEMG se organiza en una arquitectura tricanal diferencial de alta simetría. A continuación se presentan el esquema electrónico integral de la placa (Figura 1) y su trazado físico en circuito impreso (Figura 2), seguidos por el desglose analítico de cada bloque constituyente.




Figura 1: Esquema electrónico integral del front-end sEMG de 3 canales. A la izquierda: bloque de alimentación con protección activa contra inversión de polaridad por MOSFETs (F9540N y IRFZ44N), diodos Zener 1N4741A, fusibles de 0,25 A e interruptor bipolar. A la derecha: los 3 canales de instrumentación diferencial independientes con AD620 (U1, U2, U3) y sus borneras correspondientes (IN1, IN2, IN3GND, OUT1, OUT2, OUT3).




Figura 2: Trazado y ruteo físico del circuito impreso (PCB Layout) correspondiente al front-end sEMG tricanal.

1.1. Lista Completa de Materiales

La Tabla 1 detalla la nómina oficial de componentes requeridos para la fabricación y ensamblaje de la placa física, correspondiente a la documentación oficial de laboratorio.

Tabla 1: Lista oficial de materiales del módulo sEMG

Cant.	Componente	Descripción / Valor	Designador (Label)
2	Resistencia 10 k Ω	Película metálica 1/4 W, $\pm 1\%$	$R_{1,3}$ (Alimentación)
8	Resistencia 100 k Ω	Película metálica 1/4 W, $\pm 1\%$	$R_{1,2,5,4,7,8}$ (Canales) y $R_{2,4}$ (Alim.)
3	Resistencia 100 Ω	Película metálica 1/4 W, $\pm 1\%$ (R_G)	$R_{3,6,9}$
6	Capacitor 33 nF	Cerámico multicapa 50 V	$C_{1,2,3,4,5,6}$
2	Diodo Zener 1N4741A	Zener 11,0 V, 1,0 W	$D_{1,2}$
1	MOSFET IRFZ44N	Canal N, 55 V, 49 A, $R_{DS} = 17,5\text{ m}\Omega$, TO-220	MOS N
1	MOSFET F9540N	Canal P, -100 V , -19 A , $R_{DS} = 0,11\text{ }\Omega$, TO-220	MOS P
3	Amplificador AD620	Amplificador de instrumentación de precisión, DIP-8	$U_{1,2,3}$
3	Zócalo de 8 pines	Zócalo DIP-8 para circuito integrado	$U_{1,2,3}$
2	Portafusible	Portafusible para circuito impreso 5x20 mm	FUSN/ $P_{1,2}$
2	Fusible 0,25 A	Fusible de vidrio de acción rápida 250 mA	FUSE $_{1,2}$
1	Tira pines macho	Tira de pines rectos paso 2,54 mm	—
2	Mini jumper	Jumper de corto circuito paso 2,54 mm	—
1	Placa de cobre virgen	Placa de pertinax o epoxi 15 $\times$ 15 cm	Sustrato PCB

1.2. Detalle de Bloques y Canales Individuales




Figura 3: Etapa de alimentación y protección activa contra inversión de polaridad $\pm 9V$. Utiliza MOSFETs de canal P (F9540N) y canal N (IRFZ44N) referenciados a tierra para lograr conducción casi ideal ($V_{DS} < 6\text{ mV}$), diodos Zener 1N4741A (11 V) y fusibles independientes de 0,25 A.

Alimentación y Protección Integral:

- Alimentación simétrica mediante dos baterías externas de 9 V ($\pm 9V$).
- Protección activa contra inversión de polaridad por MOSFET de canal N (IRFZ44N) en riel negativo y canal P (F9540N) en riel positivo, con disipación estática prácticamente nula.
- Diodos Zener 1N4741A (11 V) para protección de compuerta (V_{GS}).
- Fusibles de acción rápida de 0,25 A (250 mA) en portafusibles independientes por rama.
- Bornera cuádruple para interruptor de encendido general bipolar.

Descripción Técnica de Alimentación:

- **Bloque de Entrada de Alimentación y Conmutación:** Recibe la energía de las dos baterías de 9 V externas a través de la bornera BAT de tres polos (polo positivo +9 V, punto medio de masa y polo negativo -9 V). La conmutación de encendido se realiza mediante la bornera SWITCH de cuatro contactos, que interrumpe simultáneamente ambos rieles de alimentación para aislamiento completo.
- **Protección Activa contra Inversión de Polaridad:** Implementa una arquitectura simétrica mediante transistores MOSFET de potencia: en el riel positivo (+9 V), un MOSFET de canal P **F9540N** con $R_{DS(on)} \approx 0,11\ \Omega$ y Zener D_2 (1N4741A); en el riel negativo (-9 V), un MOSFET de canal N **IRFZ44N** con $R_{DS(on)} \approx 0,017\ \Omega$ y Zener D_1 . Frente al empleo de diodos de silicio en serie (0,7 V a 1,0 V de caída fija), los MOSFETs conducen con una caída resistiva mínima:

$$V_{\text{caída}} = I_{\text{riel}} \cdot R_{DS(on)} \approx 50\text{ mA} \cdot 0,1\ \Omega = 5\text{ mV}$$

conservando íntegramente la tensión de baterías y el rango dinámico. Dos fusibles rápidos de 0,25 A (FUSP1/2 y FUSN1/2) protegen contra cortocircuitos accidentales en los circuitos integrados.




Figura 4: Canal típico de instrumentación diferencial AD620 en su topología original (idéntico para los 3 canales de la placa). Dispone de un filtro pasa-altos pasivo unipolar a la entrada ($C = 33 \text{ nF}$, $R = 100 \text{ k}\Omega$, $f_c \approx 48,23 \text{ Hz}$) y resistencia de ganancia fija soldada en placa $R_G = 100 \Omega$ ($G \approx 495 \text{ V/V}$).

Amplificación Diferencial:

- 3 canales de instrumentación diferencial independientes.
- Amplificadores de instrumentación dedicados AD620 en cápsula DIP-8 sobre zócalo.
- Ganancia fija por resistencia soldada en placa $R_G = 100 \Omega$ ($G \approx 495 \text{ V/V}$).
- Rechazo de modo común típico $\text{CMRR} > 100 \text{ dB}$ para $G \geq 100$.
- Entrada con filtro pasa-altos pasivo unipolar ($C = 33 \text{ nF}$, $R = 100 \text{ k}\Omega$) con corte nominal en $48,23 \text{ Hz}$.
- Borneras de entrada a tornillo (TBLOCK-M3) con terminal dedicado para referencia corporal en el canal 3.

Descripción Técnica de los Canales de Adquisición: Cada canal dispone de un filtro pasa-altos pasivo unipolar en cada rama de entrada formado por un capacitor en serie (C_1 – $C_6 = 33 \text{ nF}$) y una resistencia referenciada a masa ($R_1, R_2, R_4, R_5, R_7, R_8 = 100 \text{ k}\Omega$). Las entradas se conectan a los pines 2 (inversor) y 3 (no inversor) de los amplificadores U_1, U_2, U_3 (AD620). La ganancia se fija mediante las resistencias R_3, R_6, R_9 (R_G). El pin 5 (REF) se conecta directamente al plano de masa común (0 V). La salida analógica acondicionada (pin 6) se expone en borneras a tornillo de dos polos (OUT1, OUT2, OUT3).

2. Asignación de Pines de Borneras

A continuación se detalla la correspondencia eléctrica de cada uno de los terminales a tornillo de la placa física mostrada en el diseño de circuito impreso (Figura 2):

Tabla 2: Asignación de pines de borneras y conexiones externas

Bornera	Pin	Función	Descripción Técnica
BAT	Pin 1	$+V_{BAT}$	Entrada positiva de batería (+9 V)
	Pin 2	GND	Punto medio de masa analógica común (0 V)
	Pin 3	$-V_{BAT}$	Entrada negativa de batería (-9 V)
SWITCH	Pin 1-2	SW_+	Contacto seco para conmutación del riel positivo
	Pin 3-4	SW_-	Contacto seco para conmutación del riel negativo
IN1	Pin 1	GND	Referencia de blindaje / plano de masa
	Pin 2	IN1 ₋	Entrada inversora del Canal 1 (Electrodo de registro A)
	Pin 3	IN1 ₊	Entrada no inversora del Canal 1 (Electrodo de registro B)
IN2	Pin 1	GND	Referencia de blindaje / plano de masa
	Pin 2	IN2 ₋	Entrada inversora del Canal 2 (Electrodo de registro A)
	Pin 3	IN2 ₊	Entrada no inversora del Canal 2 (Electrodo de registro B)
IN3GND	Pin 1	REF _{body}	Conexión al electrodo de referencia corporal (lóbulo/muñeca)
	Pin 2	IN3 ₋	Entrada inversora del Canal 3
	Pin 3	IN3 ₊	Entrada no inversora del Canal 3
OUT1	Pin 1	GND	Masa de referencia analógica hacia digitalizador
	Pin 2	OUT1	Salida sEMG amplificada del Canal 1 (V_{out1})
OUT2	Pin 1	GND	Masa de referencia analógica hacia digitalizador
	Pin 2	OUT2	Salida sEMG amplificada del Canal 2 (V_{out2})
OUT3	Pin 1	GND	Masa de referencia analógica hacia digitalizador
	Pin 2	OUT3	Salida sEMG amplificada del Canal 3 (V_{out3})

3. Límites Máximos Absolutos

Los valores consignados en la Tabla 3 representan límites de estrés por encima de los cuales el módulo puede experimentar degradación irreversible de sus componentes. No se garantiza el funcionamiento operativo bajo estas condiciones extremas.

Tabla 3: Límites máximos absolutos de operación

Parámetro	Símbolo	Valor Límite	Unidad
Tensión de alimentación positiva	$+V_S$	+18,0	V
Tensión de alimentación negativa	$-V_S$	-18,0	V
Tensión diferencial máxima de entrada	$V_{in, dif}$	$\pm V_S$	V
Tensión de entrada en modo común	$V_{cm, max}$	$\pm(V_S - 1,2)$	V
Corriente admisible por rama de alimentación	$I_{max, riel}$	0,25	A
Duración admisible de cortocircuito en salida	t_{sc}	Indefinida	–
Temperatura de operación en ambiente de laboratorio	T_{op}	0 a 70	°C
Temperatura de almacenamiento	T_{stg}	-40 a + 85	°C

4. Condiciones de Operación Recomendadas

Tabla 4: Condiciones recomendadas de funcionamiento

Condición de Operación	Mínimo	Nominal	Máximo	Unidad
Tensión de alimentación simétrica ($\pm V_S$)	$\pm 6,0$	$\pm 9,0$	$\pm 12,0$	V
Amplitud esperada de la señal sEMG (V_{emg})	0,05	0,2 a 2,0	5,0	mV
Rango de resistencia de ganancia (R_G)	33	100	220	Ω
Tensión de referencia de salida (V_{REF})	0,0	0,0	0,0	V
Corriente consumida en reposo (por canal AD620)	0,9	1,3	1,6	mA

5. Especificaciones Eléctricas Consolidadas

$V_S = \pm 9,0$ V (baterías de 9 V), $T_A = 25$ °C, $V_{REF} = 0$ V, salida conectada a carga de 10 k Ω , salvo indicación contraria.

Tabla 5: Especificaciones eléctricas consolidadas del front-end sEMG

Parámetro	Condición de Ensayo	Mín.	Típ.	Máx.	Unidad
Etapas de Ganancia y Amplificación (AD620)					
Ganancia de tensión fijada en hardware (G)	$R_G = 100 \Omega$ (soldada)	480	495	510	V/V
Error de ganancia respecto a fórmula	$R_G = 100 \Omega$	–	$\pm 1,5$	$\pm 3,0$	%
Rango de excursión de salida (V_{out})	$R_L \geq 10 \text{ k}\Omega$	$\pm 10,5$	$\pm 10,9$	–	V
Rechazo de modo común (CMRR)	$f = 50 \text{ Hz}$, $G = 495$	100	115	–	dB
Respuesta en Frecuencia					
Frecuencia de corte inferior (f_L)	Filtro de entrada 33 nF + 100 k Ω	42	48,2	54	Hz
Frecuencia de corte superior (f_H)	$G = 495$, límite interno AD620	20	24,2	30	kHz
Ancho de banda a $G = 225$	$R_G = 220 \Omega$	45	53	–	kHz
Impedancia y Corrientes de Entrada					
Impedancia de entrada diferencial (Z_{in})	A $f = 100 \text{ Hz}$ (red de bias)	90	100	110	k Ω
Impedancia de entrada interna AD620	Modo común / diferencial	–	$10^{10} \parallel 2$	–	$\Omega \parallel \text{pF}$
Corriente de polarización de entrada (I_B)	Terminales inverting / non-inverting	–	0,5	2,0	nA
Tensión de offset referida a la entrada	A temperatura ambiente	–	30	125	μV
Tensión de offset en reposo a la salida	$G = 495$, entrada aterrizada en DC	–	25	95	mV
Etapas de Alimentación y Protección Activa					
Caída de tensión en MOSFET positivo	F9540N a $I_{carga} = 50 \text{ mA}$	–	5,5	10	mV
Caída de tensión en MOSFET negativo	IRFZ44N a $I_{carga} = 50 \text{ mA}$	–	1,4	3	mV
Tensión de fijación Zener compuerta	Diodos 1N4741A	10,5	11,0	11,5	V
Calibre de los fusibles de protección	FUSE1, FUSE2 (acción rápida)	–	0,25	–	A

6. Ecuación de Ganancia del Amplificador AD620

6.1. Ganancia del Amplificador de Instrumentación

La ganancia diferencial de tensión del amplificador AD620 se establece mediante una única resistencia externa R_G conectada entre los pines 1 y 8:

$$G = 1 + \frac{49,4 \text{ k}\Omega}{R_G} \quad (1)$$

donde:

- G : Ganancia diferencial de tensión en lazo cerrado (adimensional, [V/V]).
- R_G : Resistencia de programación de ganancia ([Ω]).
- 49,4 k Ω : Suma de las dos resistencias internas de realimentación de precisión del AD620 ($2 \times 24,7 \text{ k}\Omega$).

Para los valores estándar empleados en el diseño:

$$R_G = 220 \Omega \implies G = 1 + \frac{49400}{220} = 225,55 \text{ V/V} \quad (47,06 \text{ dB}) \quad (2)$$

$$R_G = 100 \Omega \implies G = 1 + \frac{49400}{100} = 495,00 \text{ V/V} \quad (53,89 \text{ dB}) \quad (3)$$

$$R_G = 52 \Omega \implies G = 1 + \frac{49400}{52} = 951,00 \text{ V/V} \quad (59,56 \text{ dB}) \quad (4)$$

$$R_G = 47 \Omega \implies G = 1 + \frac{49400}{47} = 1052,06 \text{ V/V} \quad (60,44 \text{ dB}) \quad (5)$$

$$R_G = 33 \Omega \implies G = 1 + \frac{49400}{33} = 1497,97 \text{ V/V} \quad (63,51 \text{ dB}) \quad (6)$$

6.2. Filtro Pasa-Altos Pasivo Unipolar de Entrada

Cada rama de entrada implementa una celda RC serie para bloquear tensiones continuas:

$$f_L = \frac{1}{2\pi \cdot R_{in} \cdot C_{in}} \quad (7)$$

donde:

- f_L : Frecuencia de corte inferior a -3 dB ([Hz]).
- $R_{in} = 100 \text{ k}\Omega$: Resistencia de retorno de polarización a masa.
- $C_{in} = 33 \text{ nF}$: Capacitor cerámico de desacoplo de continua.

Evaluando numéricamente:

$$f_L = \frac{1}{2\pi \cdot 100 \times 10^3 \Omega \cdot 33 \times 10^{-9} \text{ F}} \approx 48,23 \text{ Hz} \quad (8)$$

6.3. Respuesta en Frecuencia Completa del Canal

La función de transferencia completa del canal analógico en pequeña señal viene dada por:

$$H(s) = H_{in}(s) \cdot H_{amp}(s) = \left(\frac{sR_{in}C_{in}}{1 + sR_{in}C_{in}} \right) \cdot \left(\frac{G}{1 + s/\omega_H} \right) \quad (9)$$

donde $\omega_H = 2\pi f_H$ es el polo superior introducido por el producto ganancia-ancho de banda del AD620 ($f_H \approx \frac{1,2 \times 10^7}{G} \text{ Hz}$). En régimen permanente sinusoidal ($s = j2\pi f$):

$$|H(f)| = \frac{\frac{f}{f_L}}{\sqrt{1 + \left(\frac{f}{f_L}\right)^2}} \cdot \frac{G}{\sqrt{1 + \left(\frac{f}{f_H}\right)^2}} \quad (10)$$

7. Caracterización Experimental de Ganancia y Respuesta en Frecuencia

La caracterización experimental del módulo fue realizada en laboratorio inyectando señales sinusoidales de amplitud calibrada ($V_{in} = 2\text{mV}_{pp}$) mediante un generador de funciones de precisión, barriendo frecuencias desde 10 Hz hasta 100 kHz para cinco valores de R_G . La tensión de salida V_{out} fue registrada con osciloscopio digital, calculando el ratio de ganancia V_{out}/V_{in} .




Figura 5: Curvas de amplificación en función de la frecuencia para diferentes valores de resistencia R_G . Izquierda: mediciones experimentales en laboratorio con osciloscopio y generador ($V_{in} = 2\text{mV}_{pp}$). Derecha: respuesta en frecuencia teórica calculada según la función de transferencia del amplificador AD620 y la celda pasiva de entrada ($33\text{ nF} + 100\text{ k}\Omega$).

7.1. Análisis Cuantitativo Experimental frente al Modelo Teórico

La Tabla 6 resume los valores calculados teóricamente frente a las mediciones registradas en la meseta de banda media ($f = 1\text{ kHz}$).

Tabla 6: Comparación de ganancia teórica vs experimental a 1 kHz

R_G Nominal	G Teórica Fabricante	G Medida (1 kHz)	Error Relativo	Frecuencia f_H Medida
220 Ω	225,5	$220,0 \pm 8,5$	-2,4 %	50 kHz
100 Ω	495,0	$475,2 \pm 14,0$	-4,0 %	24 kHz
52 Ω	951,0	$1150,0 \pm 35,0$	+20,9 %	12 kHz
47 Ω	1052,1	$940,0 \pm 28,0$	-10,6 %	11 kHz
33 Ω	1498,0	$2450,0 \pm 85,0$	+63,5 %	7 kHz

7.2. Diagnóstico Físico de las Curvas

- Corte en Bajas Frecuencias ($f < 50\text{ Hz}$):** Se verifica empíricamente la atenuación pronunciada por debajo de 50 Hz ocasionada por el filtro pasivo de entrada ($f_L \approx 48,23\text{ Hz}$). A 10 Hz, la ganancia cae drásticamente a menos del 20 % de su valor de meseta, confirmando la supresión de la banda sEMG inferior.
- Meseta Estable en Ganancias Medias ($R_G = 100\text{ }\Omega$ y $220\text{ }\Omega$):** La respuesta presenta un comportamiento plano y predecible entre 100 Hz y 4 kHz, con excelente correspondencia frente al valor teórico del fabricante (error inferior al 4 %).
- Fenómenos a Ganancia Extrema ($R_G = 33\text{ }\Omega$):** Para resistencias de ganancia muy bajas, la amplificación experimental alcanza ≈ 2450 , superando sustancialmente el valor asintótico de 1498. Este incremento es atribuible a la reactancia inductiva parásita de las pistas del PCB, sumada a la reducción del margen de fase interno del AD620 operando cerca de su límite de estabilidad en bucle abierto, lo que produce una resonancia con sobreelevación (*peaking*) en alta ganancia.

8. Modificación Propuesta para Optimización de Impedancia y Despegues

8.1. Diagnóstico del Problema en el Hardware Actual

El circuito actual presenta dos limitaciones que degradan el registro sEMG durante habla submáxima:

1. **Baja Impedancia de Entrada ($Z_{in} \approx 100 \text{ k}\Omega$):** Debido a las resistencias de $100 \text{ k}\Omega$ a masa, la impedancia de entrada viola el estándar internacional SENIAM ($Z_{in} > 100 \text{ M}\Omega$). Ante despegues parciales del electrodo (Z_e sube a $100 \text{ k}\Omega$), la señal bioeléctrica sufre una atenuación de más del 50 %, corrompiendo la normalización del sistema.
2. **Corte Elevado a 48 Hz:** El filtro pasivo corta a 48,23 Hz, atenuando en $-7,7 \text{ dB}$ y desfasando $+67,5^\circ$ las frecuencias de disparo de unidades motoras faciales (20 a 45 Hz).

8.2. Modificación Propuesta en la Placa

Para optimizar el módulo sin necesidad de fabricar una nueva placa de circuito impreso, se propone la siguiente modificación física desde la cara superior:

1. **Puentear los Capacitores de Entrada (C_1-C_6):** Cortocircuitar los capacitores cerámicos de 33 nF mediante un alambre fino soldado entre pads. Las entradas del AD620 quedan acopladas directamente en continua, eliminando el desfase asimétrico entre ramas.
2. **Elevar Resistencias a $10 \text{ M}\Omega$:** Reemplazar las resistencias de polarización a masa ($R_{bias} = 100 \text{ k}\Omega$) por componentes de $10 \text{ M}\Omega$. Esto eleva la impedancia de entrada a $Z_{in} \geq 10 \text{ M}\Omega$, reduciendo la atenuación de transferencia ante despegues a menos del 1 %, mientras drena con seguridad la corriente $I_B \approx 2 \text{ nA}$ ($V_{offset} \approx 20 \text{ mV}$).
3. **Desacoplo AC en el Lazo de Ganancia ($C_G = 100 \mu\text{F}$):** Cortar un terminal de la resistencia R_G elevada en el aire y conectar en serie un capacitor no polarizado de $100 \mu\text{F}$. Esto establece:

$$G_{DC} = 1 + \frac{49,4 \text{ k}\Omega}{\infty} = 1,0 \text{ V/V} \quad (11)$$

$$G_{AC} = 1 + \frac{49,4 \text{ k}\Omega}{R_G} \approx 495,0 \text{ V/V} \quad (12)$$

$$f_c = \frac{1}{2\pi \cdot R_G \cdot C_G} = \frac{1}{2\pi \cdot 100 \Omega \cdot 100 \mu\text{F}} \approx 15,91 \text{ Hz} \quad (13)$$

Al fijar $G_{DC} = 1$, los saltos galvánicos por despegue ($V_{DC} \approx 20$ a 50 mV) solo se amplifican por 1, impidiendo completamente la saturación contra los rieles de batería. Simultáneamente, el polo en 15,91 Hz recupera íntegramente la banda sEMG facial de 20 a 48 Hz.




Figura 6: Esquema vectorial en $\text{\LaTeX}$ (`circuitikz`) del canal sEMG con la modificación propuesta: entradas directas sin capacitores en serie, resistencias de polarización elevadas a $10 \text{ M}\Omega$ para maximizar la impedancia de entrada, y conexión en serie de $R_G = 100 \Omega$ con el capacitor no polarizado $C_G = 100 \mu\text{F}$ en el lazo de ganancia.

La Figura 7 compara analíticamente la respuesta en frecuencia y la impedancia de entrada entre la placa actual y el circuito con la modificación implementada.




Figura 7: Comparación entre el circuito actual y la modificación propuesta. Arriba: Respuesta en frecuencia destacando la recuperación de la banda sEMG facial (20 a 450 Hz) con el polo en 15,9 Hz. Abajo: Impedancia de entrada Z_{in} frente a la impedancia de degradación del electrodo (100 k Ω).