
## Evaluación escrita

## Organización de Computadoras — Unidad 3


Nombre y apellido:

- 1. ¿Qué tienen en común el Intel 8086 y el Pentium 4?
- 2. ¿Qué uso tienen los multiplexores dentro de una CPU? En TOY-8 por ejemplo, comparar la diferencia entre LA y LW.
- 3. En un *datapath* que hace uso de *pipelining* como MIPS, ¿cuál es el problema con la siguiente secuencia de instrucciones? add \$\$0, \$t0, \$t1 y sub \$t2, \$\$50, \$\$t3.
- 4. Dada la siguiente ALU de 1 bit. ¿Cómo puedo agregar la operación de resta agregando una sola compuerta al circuito?



Una ALU de 1 bit usando compuertas XOR, AND, OR y NOT.

- 5. El conjunto de instrucciones de TOY-8 utiliza 3 bits para el *opcode*. ¿Qué tipo de circuito combinacional podría utilizar para detectar el tipo de instrucción que se encuentra en IR. Dibujar un diagrama del circuito con compuertas lógicas.
- 6. Dibujar la porción del *datapath* de TOY-16 encargada de la fase de *fetch* del ciclo de instrucción.
- 7. ¿Cuál es el método más común para ejecutar varias instrucciones en un mismo ciclo de reloj en una CPU de un sólo núcelo? Explicar brevemente en qué consiste y sus ventajas.
- 8. ¿Por qué en el *datapath* de MIPS el resultado de la ALU está conectado a la memoria de datos? ¿Cómo es esto compatible con que MIPS sea una arquitectura del tipo *load-store*?




El datapath de MIPS, en azul la unidad de control y sus señales.

- 9. El contador de programa recibe su nombre porque generalmente aumenta su valor al final de cada ciclo de instrucción, salvo que se realice un salto. Suponiendo que cada instrucción ocupa un *byte* y la memoria es direccionable también por *byte*. Construir un contador de programa de 4 bits usando flip-flops del tipo JK. No usar ningún circuito sumador.
- 10. Dar un circuito lógico que implemente una parte de la unidad de control de TOY-8, la encargada de ejecutar la instrucción branch if zero. Las señales de control para bz son las siguientes: PCwrite, PCload (si la condición se cumple), PCincrement (en caso de que R no sea cero).
- 11. Los registros dentro de una CPU pueden dividirse esencialmente en visibles o no visibles para el programador. De las arquitecturas estudiadas en la unidad anterior, dar ejemplos de estos dos tipos de registros y explicar sus diferencias.
- 12. ¿Cuántas etapas tiene el *pipeline* clásico de RISC y cuáles son? ¿Qué etapas intervienen en las siguientes instrucciones: lw, addi, j.
- 13. Los microprocesadores modernos usan una técnica para mejorar su rendimiento llamada predicción de saltos (*branch prediction*) y es una característica propia del hardware de prácticamente cualquier arquitectura de CPU moderna. Al principio del siglo XXI distintos investigadores de seguridad informática demostraron una vulnerabilidad en la microarquitectura de Intel que llamaron Spectre. Utilizando fallas de diseño en el lógica para predicción de saltos podían obtener datos no autorizados de la memoria caché, particularmente claves criptográficas supuestamente seguras. Al hacerse público este problema Intel respondió "actualizando" sus microprocesadores por medio de *software*, que el sistema operativo se encargaba de bajar de Internet e instalar. ¿Cómo es posible que se actualize el hardware de un microprocesador bajando *software* de Internet?
- 14. Nombrar y explicar tres diferencias entre las CPUs RISC y CISC. ¿Cuál de los dos modelos

prevalece en los diseños de las CPU contemporáneas?

- 15. Teniendo en cuenta el diagrama del *datapath* de MIPS de la pregunta 8. Indicar que líneas de control (azules) se activan para las siguientes instrucciones: add, sub, beq, sw, lw.
- 16. Dibujar las partes internas de la CPU de TOY-8 e indicar todas las señales de control que crean necesarias. Indicar también los buses internos de datos y direcciones.
- 17. Dar un diagrama de flujo para el ciclo de instrucción de MIPS teniendo en cuenta el *datapath* ilustrado en la pregunta 8. Tener en cuenta las diferencias entre una operación aritmético/lógica entre dos registros o una instrucción que hace uso de la memoria de datos.
- 18. Construir un diagrama (circuito) de compuertas lógicas que represente un flip flop tipo D. ¿Cómo se pueden combinar los flip flops para formar un registro de 8 bits?
- 19. Continuando la pregunta anterior, construir un archivo de registros de 4 registros de 8 bits. El circuito tiene que tener 4 entradas, las direcciones de dos registros para leer y uno para escribir, además de la entrada de datos del registro a escribir. Y dos salidas, los dos registros seleccionados para leer. Se pueden usar como primitivos (es decir, no hace falta detallar los circuitos al nivel de compuertas lógicas) registros, multiplexores, demultiplexores y decodificadores. La siguiente imagen ilustra la interfaz del archivo de registros.



Un archivo de registros con dos puertos de lectura y uno de escritura.

20. ¿Cómo es posible leer de y escribir a un mismo elemento secuencial (flip flops, registros, etc.) en un mismo ciclo de reloj? ¿Es posible esto con cualquier tipo de circuito secuencial?