Introdução à Álgebra Booleana

A lógica matemática pode ser considerada como a ciência do raciocínio e da demonstração. Este ramo da Matemática foi desenvolvido pelo matemático inglês George Booole (1815-1864) no século XIX, que criou a álgebra que leva seu nome, a Álgebra Booleana, que utiliza-se de símbolos e operações algébricas para representar as relações entre proposições.

Proposição

Uma proposição é uma sentença declarativa, normalmente implicando na relação entre dois elementos, à qual pode ser atribuido um valor lógico VERDADEIRO (V, ou 1 na Álgebra Booleana) ou FALSO (F, ou 0). Uma proposição deve satisfazer aos dois seguintes princípios fundamentais:

- Ø **Princípio do terceiro excluído:** uma proposição só pode ser verdadeira ou falsa, não havendo outra alternativa possível.
- Ø **Príncipio da não contradição:** uma proposição não pode ser ao mesmo tempo verdadeira e falsa.

Uma proposição é usualmente indicada pelas letras maiúsculas (A, B, C, ...). A tabela a seguir ilustra alguns exemplos de proposições (com seu valor lógico entre parênteses) e algumas afirmações que não podem ser consideradas proposições.

PROPOSIÇÃO	NÃO PROPOSIÇÃO
2 + 4 = 7 (F)	3 + 6
Um retângulo é um polígono de 4 lados (V)	x + 8 = 10
A Terra não é um planeta (F)	Está chovendo

Operadores Lógicos

A Lógica Matemática se utiliza de diversos operadores para correlacionar as proposições entre si. A tabela a seguir ilustra os principais operadores e seus símbolos. Cada um desses operadores será detalhado mais adiante.

Símbolo	Operador			
~	Não (negação)			
٨	Е			
V	Ou			
\oplus	Ou Exclusivo			

Operador "Negação"

A negação inverte o valor lógico de uma proposição. Sua notação é ~A (lê-se "não A" ou "negação de A"). A tabela a seguir ilustra os possíveis valores lógicos de uma proposição A e de sua negação:

A	~A
1	0
0	1

É importante observar que a negação da negação corresponde à própria proposição, ou seja, \sim (\sim A) = A.

Operador "E"

A operação lógica E associa duas proposições na forma A ^ B (lê-se "A e B"). *Esta operação somente terá valor lógico verdadeiro quando ambas proposições forem verdadeiras*. Na Álgebra Booleana, esta operação pode ser representada por uma operação de multiplicação entre os valores lógicos da duas proposições, como fica claro na tabela abaixo:

A	В	A ^ B
1	1	1
1	0	0
0	1	0
0	0	0

O operador E é comutativo, ou seja, $A \wedge B = B \wedge A$.

Operador "OU"

A operação lógica OU associa duas proposições na forma A v B (lê-se "A ou B"). *Esta operação terá valor lógico verdadeiro quando pelo menos uma das proposições for verdadeira, sendo falsa apenas quando ambas forem falsas*. Na Álgebra Booleana, esta operação pode ser representada por uma operação de adição entre os valores lógicos das duas proposições, como fica claro na tabela abaixo:

A	В	ΑνВ
1	1	1
1	0	1
0	1	1
0	0	0

O operador OU é comutativo, ou seja, A v B = B v A.


Circuitos Lógicos

Os operadores lógicos E e OU podem ser representados por meio de associações de chaves (ou "interruptores") em um circuito análogo a um circuito elétrico, sendo que um interruptor fechado representa o valor lógico verdadeiro (1) para uma proposição e um interruptor aberto representa o valor falso (0) para esta mesma proposição. Desta forma temos:

Valores Lógicos:

Valor Lógico	Estado	Representação
Verdadeiro (1)	Fechado	• A
Falso (0)	Aberto	

Operadores Lógicos



Portas Lógicas

Portas lógicas são dispositivos, ou circuitos lógicos, que operam um ou mais sinais lógicos de entrada para produzir uma e somente uma saída, dependente da função implementada no circuito. São geralmente usadas em circuitos eletrônicos; o comportamento das portas lógicas é conhecido pela tabela verdade que apresenta os estados lógicos das entradas e das saídas.

No início da era da eletrônica, todos os problemas eram resolvidos por sistemas analógicos, isto é, sistemas lineares. Apenas em 1938, o engenheiro americano Claude Elwood Shannon utilizou as teorias da álgebra de Boole para a solução de problemas de circuitos de telefonia com relês, tendo publicado um trabalho denominado *Symbolic Analysis of Relay and Switching*, praticamente introduzindo na área tecnológica o campo da eletrônica digital. Esse ramo da eletrônica emprega em seus sistemas um pequeno grupo de circuitos básicos padronizados conhecidos como *Portas Lógicas*.

As portas lógicas são geralmente indicadas por seu nome em inglês. As portas lógicas, seus correspondentes na lógica matemática, bem como sua simbologia pela norma ANSI são apresentadas na tabela a seguir:

Porta Lógica	Símbolo	Operação
AND	$\frac{1}{1}$	(A ^ B)
OR		

ONII OIIIVEISIAAA	Paulista : DisciplinaOnline - Sistema	(A v B)
NOT	\rightarrow	~A
NAND		~(A ^ B)
NOR	${\rightarrow}$	~(A v B)
XOR	⇒	$A\oplus B$
NXOR		~(A ⊕ B)

As duas últimas portas lógicas pedem uma explicação mais detalhada. A porta XOR corresponde ao operador lógico denominado "OU EXCLUSIVO", cujo valor lógico é verdadeiro quando apenas uma das proposições for verdadeira, e é falso quando ambas ou nenhuma das proposições forem verdadeiras; e a porta NXOR corresponde à negação da porta XOR (a porta NXOR também é chamada de porta COINCIDÊNCIA, pois é verdadeira quando A e B assumem valorem iguais, isto é, quando eles coincidem). Assim, montando a tabela verdade para todas as portas lógicas, teremos:

A	В	NOT A	NOT B	A AND B	A OR B	A NAND B	A NOR B	A XOR B	A NXOR B
1	1	0	0	1	1	0	0	0	1

r	١7	In	1	17	Λ 1	7

1	0	0	1	0	1	1	0	1	0
0	1	1	0	0	1	1	0	1	0
0	0	1	1	0	0	1	1	0	1

É importante observar, que embora cada uma das portas lógicas, individualmente, é comutativa, a associação de duas ou mais portas lógicas não o é.

Associação de Portas Lógicas


Duas ou mais portas lógicas podem ser associadas, formando um circuito mais complexo. Cada um desses circuitos pode ser expresso por um expressão lógica que possui uma ou mais entradas e apenas uma saída. Algumas observações podem ser feitas em relação à associação de portas lógicas:

- Ø As entradas de uma associação de portas lógicas serão sempre as proposições básicas, ou as saídas de outras portas lógicas, e sempre haverá apenas uma única saída.
- Ø Quando há a negação de uma ou mais proposições, as quais estão ligadas por uma porta lógica, a porta lógica da negação vem antes da entrada da porta lógica que associa as duas proposições.


Exemplos:

• (~A ∧ B)

Neste caso, temos ~A e B associadas pela porta AND. Assim, o circuito fica:



Neste caso, temos ~A e ~B associadas pela porta NXOR. Assim, o circuito fica:




Ø Cada porta lógica, com exceção da porta NOT, associa sempre pelo menos duas proposições. É importante observar que a entrada de uma porta lógica pode ser a saída de outra.


Exemplos:

• · (~A v (A v B))

Neste caso, temos a entrada ${}^{\sim}A$ associada por uma porta OR a expressão (A ${}^{\vee}B$); esta expressão, na verdade, são as entradas A e B associadas também por uma porta OR. Assim, o circuito fica da seguinte forma:




• · A associação \sim ((A v B) \wedge (C \oplus D)) associa, por meio de uma porta NAND, as entradas (A v B) e (C \oplus D); a primeira entrada associa as entradas A e B por meio de um porta OR, e a segunda, associa as entradas C e D por meio de uma porta XOR. Assim, o circuito fica da seguinte forma:




- Ø Ao se construir a tabela verdade de uma associação de portas lógicas, haverá uma coluna para cada entrada, e uma coluna para cada porta lógica.
- Ø As portas lógicas AND, NAND, OR e NOR podem associar duas ou mais entradas, gerando uma única saída. Cada um dos grupos de circuitos abaixo apresenta quatro circuitos equivalentes:

Porta AND com 3 entradas:



Porta NAND com 3 entradas:



O mesmo raciocínio é válido para uma associação de três portas com quatro entradas. É importante observar que, dada a operação lógica envolvida, as portas XOR e NXOR terão sempre apenas duas entradas.


Exemplos:

- Montar a tabela verdade e o circuito lógico para a expressão \sim (((A ν B) ν C) $^{\oplus}$ A)

Primeiro, é possível observar que temos três entradas (A, B e C). Temos A e B ligados por uma porta OR, a saída desta associação ligada a C por outra porta OR e a saída desta segunda porta ligada a A por uma porta NXOR. Montando a tabela verdade, temos:

A	В	С	ΑνΒ	((A v B) v C)	~(((A ∨ B) ∨ C) [⊕] A)
0	0	0	0	0	1
0	0	1	1	1	0
0	1	0	1	1	0
0	1	1	1	1	0
1	0	0	1	1	1
1	0	1	1	1	1
1	1	0	1	1	1
1	1	1	1	1	1

Ao montar o circuito, podemos montar a associação (($A \acute{U} B$) $\acute{U} C$) como sendo uma porta OR de 3 entradas, cuja saída está ligada a A por uma porta NXOR:



- Demonstrar, por meio das tabelas verdades, que a saída de uma porta NAND só será falsa (0) quando todas as entradas forem verdadeiras. Construir as tabelas para 2 e 3 entradas.

Para duas entradas, a expressão será ~(A Ù B) e a tabela fica:

A	В	~(A Ù B)	
0	0	1	
0	1	1	
1	0	1	
1	1	0	

Para três entradas, a expressão será \sim ((A $\dot{\rm U}$ B) $\dot{\rm U}$ C) e a tabela fica:

A	В	С	(A Ù B)	~((A Ù B) ÙC)
0	0	0	0	1
0	0	1	0	1
0	1	0	0	1
0	1	1	0	1
1	0	0	0	1
1	0	1	0	1
1	1	0	0	1
1	1	1	1	0

Assim, é possível observar que uma porta NAND só terá saída falsa quando todas as entradas forem verdadeiras.

Bibliografia:

LOURENÇO, Antonio Carlos de, ET AL. **Circuitos Digitais** - Capítulo 3. São Paulo, 1996 - ESTUDE E USE - ÉRICA.

Exercício 1:

Uma regra da álgebra booleana afirma que:

A - Normal 0 21 false false false PT-BR X-NONE X-NONE MicrosoftInternetExplorer4 /* Style Definitions */ table.MsoNormalTable {mso-style-name:"Tabela normal"; mso-tstyle-rowband-size:0; mso-tstyle-colband-size:0; mso-style-priority:99; mso-style-qformat:yes; mso-style-parent:""; mso-padding-alt:0cm 5.4pt 0cm 5.4pt; mso-para-margin-top:0cm; mso-para-margin-right:0cm; mso-para-margin-bottom:10.0pt; mso-para-margin-left:0cm; line-height:115%; mso-pagination:widow-orphan; font-size:11.0pt; font-family:"Calibri", "sans-serif"; mso-ascii-font-family:Calibri; mso-ascii-theme-font:minor-latin; mso-fareast-font-family:"Times New Roman"; mso-fareast-theme-font:minor-fareast; mso-hansi-font-family:Calibri; mso-hansi-theme-font:minor-latin;} Não é possível negar uma variável mais de três vezes.

B - Normal 0 21 false false false PT-BR X-NONE X-NONE MicrosoftInternetExplorer4 /* Style Definitions */ table.MsoNormalTable {mso-style-name:"Tabela normal"; mso-tstyle-rowband-size:0; mso-tstyle-colband-size:0; mso-style-noshow:yes; mso-style-priority:99; mso-style-gformat:yes; msostyle-parent:""; mso-padding-alt:0cm 5.4pt 0cm 5.4pt; mso-para-margin-top:0cm; mso-para-marginright:0cm; mso-para-margin-bottom:10.0pt; mso-para-margin-left:0cm; line-height:115%; msopagination:widow-orphan; font-size:11.0pt; font-family:"Calibri", "sans-serif"; mso-ascii-fontfamily:Calibri; mso-ascii-theme-font:minor-latin; mso-fareast-font-family:"Times New Roman"; msofareast-theme-font:minor-fareast; mso-hansi-font-family:Calibri; mso-hansi-theme-font:minor-latin;} Aplicando o operador E e, sendo uma das variáveis "0", obtemos como resultado a outra variável C - Normal 0 21 false false false PT-BR X-NONE X-NONE MicrosoftInternetExplorer4 /* Style Definitions */ table.MsoNormalTable {mso-style-name:"Tabela normal"; mso-tstyle-rowband-size:0; mso-tstyle-colband-size:0; mso-style-noshow:yes; mso-style-priority:99; mso-style-qformat:yes; msostyle-parent:""; mso-padding-alt:0cm 5.4pt 0cm 5.4pt; mso-para-margin-top:0cm; mso-para-marginright:0cm; mso-para-margin-bottom:10.0pt; mso-para-margin-left:0cm; line-height:115%; msopagination:widow-orphan; font-size:11.0pt; font-family:"Calibri", "sans-serif"; mso-ascii-fontfamily:Calibri; mso-ascii-theme-font:minor-latin; mso-fareast-font-family:"Times New Roman"; msofareast-theme-font:minor-fareast; mso-hansi-font-family:Calibri; mso-hansi-theme-font:minor-latin;} Aplicando o operador OU e, sendo uma das variáveis "0", obtemos como resultado "0" D - Normal 0 21 false false false PT-BR X-NONE X-NONE MicrosoftInternetExplorer4 /* Style Definitions */ table.MsoNormalTable {mso-style-name:"Tabela normal"; mso-tstyle-rowband-size:0; mso-tstyle-colband-size:0; mso-style-noshow:yes; mso-style-priority:99; mso-style-qformat:yes; msostyle-parent:""; mso-padding-alt:0cm 5.4pt 0cm 5.4pt; mso-para-margin-top:0cm; mso-para-marginright:0cm; mso-para-margin-bottom:10.0pt; mso-para-margin-left:0cm; line-height:115%; msopagination:widow-orphan; font-size:11.0pt; font-family:"Calibri", "sans-serif"; mso-ascii-fontfamily:Calibri; mso-ascii-theme-font:minor-latin; mso-fareast-font-family:"Times New Roman"; msofareast-theme-font:minor-fareast; mso-hansi-font-family:Calibri; mso-hansi-theme-font:minor-latin;} Aplicando o operador OU e, sendo uma das variáveis "1", obtemos como resultado a outra variável E - Normal 0 21 false false false PT-BR X-NONE X-NONE MicrosoftInternetExplorer4 /* Style

Definitions */ table.MsoNormalTable {mso-style-name:"Tabela normal"; mso-tstyle-rowband-size:0;

mso-tstyle-colband-size:0; mso-style-noshow:yes; mso-style-priority:99; mso-style-qformat:yes; mso-style-parent:""; mso-padding-alt:0cm 5.4pt 0cm 5.4pt; mso-para-margin-top:0cm; mso-para-margin-right:0cm; mso-para-margin-bottom:10.0pt; mso-para-margin-left:0cm; line-height:115%; mso-pagination:widow-orphan; font-size:11.0pt; font-family:"Calibri", "sans-serif"; mso-ascii-font-family:Calibri; mso-ascii-theme-font:minor-latin; mso-fareast-font-family:"Times New Roman"; mso-fareast-theme-font:minor-fareast; mso-hansi-font-family:Calibri; mso-hansi-theme-font:minor-latin; } Uma variável negada duas vezes volta a ser a própria variável

Comentários:

Essa disciplina não é ED ou você não o fez comentários

Exercício 2:

Uma porta COINCIDÊNCIA equivale a:

- A Normal 0 21 false false false PT-BR X-NONE X-NONE MicrosoftInternetExplorer4 /* Style Definitions */ table.MsoNormalTable {mso-style-name:"Tabela normal"; mso-tstyle-rowband-size:0; mso-tstyle-colband-size:0; mso-style-priority:99; mso-style-qformat:yes; mso-style-parent:""; mso-padding-alt:0cm 5.4pt 0cm 5.4pt; mso-para-margin-top:0cm; mso-para-margin-right:0cm; mso-para-margin-bottom:10.0pt; mso-para-margin-left:0cm; line-height:115%; mso-pagination:widow-orphan; font-size:11.0pt; font-family:"Calibri", "sans-serif"; mso-ascii-font-family:Calibri; mso-ascii-theme-font:minor-latin; mso-fareast-font-family:"Times New Roman"; mso-fareast-theme-font:minor-fareast; mso-hansi-font-family:Calibri; mso-hansi-theme-font:minor-latin; } Uma porta NAND em série com uma porta OR.
- B Normal 0 21 false false false PT-BR X-NONE X-NONE MicrosoftInternetExplorer4 /* Style Definitions */ table.MsoNormalTable {mso-style-name:"Tabela normal"; mso-tstyle-rowband-size:0; mso-tstyle-colband-size:0; mso-style-priority:99; mso-style-qformat:yes; mso-style-parent:""; mso-padding-alt:0cm 5.4pt 0cm 5.4pt; mso-para-margin-top:0cm; mso-para-margin-right:0cm; mso-para-margin-bottom:10.0pt; mso-para-margin-left:0cm; line-height:115%; mso-pagination:widow-orphan; font-size:11.0pt; font-family:"Calibri", "sans-serif"; mso-ascii-font-family:Calibri; mso-ascii-theme-font:minor-latin; mso-fareast-font-family:"Times New Roman"; mso-fareast-theme-font:minor-fareast; mso-hansi-font-family:Calibri; mso-hansi-theme-font:minor-latin; } Duas portas NOR com as entradas interligadas.
- C Normal 0 21 false false false PT-BR X-NONE X-NONE MicrosoftInternetExplorer4 /* Style Definitions */ table.MsoNormalTable {mso-style-name:"Tabela normal"; mso-tstyle-rowband-size:0; mso-tstyle-colband-size:0; mso-style-noshow:yes; mso-style-priority:99; mso-style-qformat:yes; mso-style-parent:""; mso-padding-alt:0cm 5.4pt 0cm 5.4pt; mso-para-margin-top:0cm; mso-para-margin-right:0cm; mso-para-margin-bottom:10.0pt; mso-para-margin-left:0cm; line-height:115%; mso-pagination:widow-orphan; font-size:11.0pt; font-family:"Calibri", "sans-serif"; mso-ascii-font-family:Calibri; mso-ascii-theme-font:minor-latin; mso-fareast-font-family:"Times New Roman"; mso-fareast-theme-font:minor-fareast; mso-hansi-font-family:Calibri; mso-hansi-theme-font:minor-latin; } Uma porta XOR negada.
- D Normal 0 21 false false false PT-BR X-NONE X-NONE MicrosoftInternetExplorer4 /* Style Definitions */ table.MsoNormalTable {mso-style-name:"Tabela normal"; mso-tstyle-rowband-size:0; mso-tstyle-colband-size:0; mso-style-noshow:yes; mso-style-priority:99; mso-style-qformat:yes; mso-style-parent:""; mso-padding-alt:0cm 5.4pt 0cm 5.4pt; mso-para-margin-top:0cm; mso-para-margin-right:0cm; mso-para-margin-bottom:10.0pt; mso-para-margin-left:0cm; line-height:115%; mso-pagination:widow-orphan; font-size:11.0pt; font-family:"Calibri", "sans-serif"; mso-ascii-font-family:Calibri; mso-ascii-theme-font:minor-latin; mso-fareast-font-family:"Times New Roman"; mso-fareast-theme-font:minor-fareast; mso-hansi-font-family:Calibri; mso-hansi-theme-font:minor-latin; } Uma porta NOT ligada em uma das entradas de uma porta AND.
- E Normal 0 21 false false false PT-BR X-NONE X-NONE MicrosoftInternetExplorer4 /* Style Definitions */ table.MsoNormalTable {mso-style-name:"Tabela normal"; mso-tstyle-rowband-size:0; mso-tstyle-colband-size:0; mso-style-noshow:yes; mso-style-priority:99; mso-style-qformat:yes; mso-style-parent:""; mso-padding-alt:0cm 5.4pt 0cm 5.4pt; mso-para-margin-top:0cm; mso-para-margin-

right:0cm; mso-para-margin-bottom:10.0pt; mso-para-margin-left:0cm; line-height:115%; mso-pagination:widow-orphan; font-size:11.0pt; font-family:"Calibri", "sans-serif"; mso-ascii-font-family:Calibri; mso-ascii-theme-font:minor-latin; mso-fareast-font-family:"Times New Roman"; mso-fareast-theme-font:minor-fareast; mso-hansi-font-family:Calibri; mso-hansi-theme-font:minor-latin; Duas portas AND com entradas interligadas.

Comentários:

Essa disciplina não é ED ou você não o fez comentários

Exercício 3:

Numa porta lógica XOR de duas entradas, a entrada A é sempre "1" e a entrada B é binária. A saída **S** é:

- A Normal 0 21 false false false PT-BR X-NONE X-NONE MicrosoftInternetExplorer4 /* Style Definitions */ table.MsoNormalTable {mso-style-name:"Tabela normal"; mso-tstyle-rowband-size:0; mso-tstyle-colband-size:0; mso-style-priority:99; mso-style-qformat:yes; mso-style-parent:""; mso-padding-alt:0cm 5.4pt 0cm 5.4pt; mso-para-margin-top:0cm; mso-para-margin-right:0cm; mso-para-margin-bottom:10.0pt; mso-para-margin-left:0cm; line-height:115%; mso-pagination:widow-orphan; font-size:11.0pt; font-family:"Calibri","sans-serif"; mso-ascii-font-family:Calibri; mso-ascii-theme-font:minor-latin; mso-fareast-font-family:"Times New Roman"; mso-fareast-theme-font:minor-fareast; mso-hansi-font-family:Calibri; mso-hansi-theme-font:minor-latin;} S = A
- B Normal 0 21 false false false PT-BR X-NONE X-NONE MicrosoftInternetExplorer4 /* Style Definitions */ table.MsoNormalTable {mso-style-name:"Tabela normal"; mso-tstyle-rowband-size:0; mso-tstyle-colband-size:0; mso-style-noshow:yes; mso-style-priority:99; mso-style-qformat:yes; mso-style-parent:""; mso-padding-alt:0cm 5.4pt 0cm 5.4pt; mso-para-margin-top:0cm; mso-para-margin-right:0cm; mso-para-margin-bottom:10.0pt; mso-para-margin-left:0cm; line-height:115%; mso-pagination:widow-orphan; font-size:11.0pt; font-family:"Calibri","sans-serif"; mso-ascii-font-family:Calibri; mso-ascii-theme-font:minor-latin; mso-fareast-font-family:"Times New Roman"; mso-fareast-theme-font:minor-fareast; mso-hansi-font-family:Calibri; mso-hansi-theme-font:minor-latin;} S = ~B
- C Normal 0 21 false false false PT-BR X-NONE X-NONE MicrosoftInternetExplorer4 /* Style Definitions */ table.MsoNormalTable {mso-style-name:"Tabela normal"; mso-tstyle-rowband-size:0; mso-tstyle-colband-size:0; mso-style-noshow:yes; mso-style-priority:99; mso-style-qformat:yes; mso-style-parent:""; mso-padding-alt:0cm 5.4pt 0cm 5.4pt; mso-para-margin-top:0cm; mso-para-margin-right:0cm; mso-para-margin-bottom:10.0pt; mso-para-margin-left:0cm; line-height:115%; mso-pagination:widow-orphan; font-size:11.0pt; font-family:"Calibri", "sans-serif"; mso-ascii-font-family:Calibri; mso-ascii-theme-font:minor-latin; mso-fareast-font-family:"Times New Roman"; mso-fareast-theme-font:minor-fareast; mso-hansi-font-family:Calibri; mso-hansi-theme-font:minor-latin; } S = B
- D Normal 0 21 false false false PT-BR X-NONE X-NONE MicrosoftInternetExplorer4 /* Style Definitions */ table.MsoNormalTable {mso-style-name:"Tabela normal"; mso-tstyle-rowband-size:0; mso-tstyle-colband-size:0; mso-style-priority:99; mso-style-qformat:yes; mso-style-parent:""; mso-padding-alt:0cm 5.4pt 0cm 5.4pt; mso-para-margin-top:0cm; mso-para-margin-right:0cm; mso-para-margin-bottom:10.0pt; mso-para-margin-left:0cm; line-height:115%; mso-pagination:widow-orphan; font-size:11.0pt; font-family:"Calibri","sans-serif"; mso-ascii-font-family:Calibri; mso-ascii-theme-font:minor-latin; mso-fareast-font-family:"Times New Roman"; mso-fareast-theme-font:minor-fareast; mso-hansi-font-family:Calibri; mso-hansi-theme-font:minor-latin;} S = ~A
- E Normal 0 21 false false false PT-BR X-NONE X-NONE MicrosoftInternetExplorer4 /* Style Definitions */ table.MsoNormalTable {mso-style-name:"Tabela normal"; mso-tstyle-rowband-size:0; mso-tstyle-colband-size:0; mso-style-noshow:yes; mso-style-priority:99; mso-style-qformat:yes; mso-style-parent:""; mso-padding-alt:0cm 5.4pt 0cm 5.4pt; mso-para-margin-top:0cm; mso-para-margin-bottom:10.0pt; mso-para-margin-left:0cm; line-height:115%; mso-


pagination:widow-orphan; font-size:11.0pt; font-family:"Calibri","sans-serif"; mso-ascii-font-family:Calibri; mso-ascii-theme-font:minor-latin; mso-fareast-font-family:"Times New Roman"; mso-fareast-theme-font:minor-fareast; mso-hansi-font-family:Calibri; mso-hansi-theme-font:minor-latin;} S = 1

Comentários:

Essa disciplina não é ED ou você não o fez comentários

Exercício 4:

O circuito abaixo utiliza dois circuitos integrados (CIs) disponíveis comercialmente, o TTL 7408 e o TTL 7432. Com base nas ligações entre as portas dos CIs, as saídas Y1 e Y2 sarão, respectivamente:



A - Y1 =
$$(A \land B) \land C$$
 Y2 = $(Q \lor P) \land C$
B - Y1 = $(A \land B) \lor C$ Y2 = $(Q \land P) \land C$
C - Y1 = $(A \land B) \lor C$ Y2 = $(P \land Q) \land P$

D - Y1 =
$$(A \land B) \lor C Y2 = (P \land Q) \land P$$

D - Y1 = $(A \land B) \lor C Y2 = (Q \land P) \lor P$

$$E - Y1 = (A \land B) \land C Y2 = (Q \lor P) \land Q$$

Comentários:

Essa disciplina não é ED ou você não o fez comentários

Exercício 5:

Considere um circuito lógico formado pela expressão (A E B) **OU** (A **OU** C). A saída deste circuito será Falsa sempre que:

- A A e B forem ambos falsos.
- B A e C forem ambos falsos.
- C C e B forem ambos falsos.
- D A for verdadeiro e B falso.
- E A e B forem verdadeiros e C for falso.

Comentários:

Essa disciplina não é ED ou você não o fez comentários

Exercício 6:

Na Lógica Matemática temos um operador binário chamado dupla implicação (⇔) cuja regra pode ser resumida em: "a saída é verdadeira quando ambas as entradas têm valores lógicos iguais". Este operador equivale à porta lógica:

- A AND
- B NAND
- C XOR
- D NXOR
- E NOR

Comentários:

Essa disciplina não é ED ou você não o fez comentários