

Trabalho 3

Receptor de Padrão

Entrega:

Entrega
02/10

Especificação:

- Desenvolva um circuito sequencial sintetizável, com perfil de Máquina de Estados Finitos (FSM) que receba dados seriais, e os paralelize em dados com palavra de 8 bits.
- Utilize o nome de “**receptor_padrao**” para o topo deste circuito lógico.
- O *pinout* do topo do circuito deverá obrigatoriamente seguir os nomes, tipos e sentidos dos elementos apresentados na Tabela 1.

Nome	Direção	Tipo	Descrição
clk	input	std_logic	Master Clock (100 MHz).
rst	Input	std_logic	Reset global.
data_sr	input	std_logic	Dado serial de entrada
data_pl	output	std_logic_vector(7 downto 0)	Dado paralelo de saída.
data_pl_en	output	std_logic	Dado válido de saída.
sync	output	std_logic	Status de sincronismo de saída.

Tabela 1 – Pinout da Entidade.

- O reset deste circuito deverá assíncrono e sensível ao nível lógico alto.
- Caso o circuito receba o sinal de reset a lógica de sincronismo de recebimento deverá ser reiniciada.
- A estrutura do frame serial (em nível de byte) deverá seguir o diagrama apresentado na Figura 1.




Figura 1 – Estrutura do Frame Serial.

- A palavra de alinhamento do frame serial, para identificação do início do frame, e indicação do *payload* deverá ser x“A5”, conforme apresentado na Figura 2.

Bit	7	6	5	4	3	2	1	0
Dado	1	0	1	0	0	1	0	1

Primeiro Bit a ser recebido.

Figura 2 – Palavra de Alinhamento do Frame.

- O *payload* deverá possuir 5 bytes de dados (40 bits).
- Após a identificação de três palavras de alinhamento (x“A5”) consecutivas (na posição correta), o bit de sincronismo (*sync*) deverá ser colocado em nível lógico alto, e assim permanecer.
- Enquanto não houver alinhamento de dados, os dados de *payload* recebidos deverão ser descartados e o bit de sincronismo (*sync*) deverá ser colocado em nível lógico baixo.

- Após o estabelecimento do sincronismo, caso a palavra de alinhamento não seja identificada na posição correta e/ou o sinal de dados seja suspenso pelo transmissor, o bit de sincronismo deverá ser colocado em nível lógico baixo, e todo o processo de recepção deverá ser reiniciado novamente.
- O dado paralelo de saída (*data_pl*) deverá possuir uma largura de 8 bits, sendo o bit da esquerda o mais significativo).
- A transmissão da palavra de alinhamento/dados ocorre do bit mais significativo (7) para o bit menos significativo (0). Isto é, o primeiro bit a ser recebido será o bit 7.
- O bit de saída de dado válido (*data_en*) deverá indicar quando a paralelização do *payload* foi concluída.
- O bit de saída de dado válido (*data_en*) deve permanecer em nível lógico alto ('1') somente durante um ciclo do *master clock* (*clk*).
- O *clock master* (*clk*) deverá ser modelado para uma frequência de 100MHz.

Desenvolvimento:

1. Desenvolva a microarquitetura do circuito lógicos especificado.
2. Desenvolva, em VHDL/SystemVerilog, um circuito lógico que atenda a especificação funcional.
3. Desenvolva, em VHDL, um Testbench/SystemVerilog que verifique o circuito lógico desenvolvido.