

Trabalho 3 — Receptor de Padrão

Lucas Damo · Antônio dos Santos

Projeto de Sistemas Integrados — Turma 310

1. Microarquitetura

O circuito é uma FSM de quatro estados com um caminho de dados formado por um registrador de deslocamento, três contadores e os registradores de saída. Todos os registradores têm reset assíncrono, ativo em nível alto. O quadro tem 48 bits: palavra de alinhamento x"A5" seguida de 5 bytes de payload, recebidos do bit 7 para o bit 0.




Figura 1 — Máquina de estados.

Estado	Função
RESET	Estado após o reset. Dura um ciclo.
SYNC_LEAD	Procura x"A5" na janela de 8 bits, a cada bit recebido.
DATA	Recebe os 40 bits do payload.
SYNC	Confere a palavra de alinhamento bit a bit, na posição esperada (48 bits após a anterior).




Figura 2 — Caminho de dados.

Bloco	Função
sr (7 bits)	Registrador de deslocamento. Junto com data_sr forma a janela de 8 bits, com o primeiro bit recebido no MSB.
sr_count (3 bits)	Posição do bit dentro do byte, nos estados SYNC e DATA.
data_count (3 bits)	Byte atual do payload (0 a 4).
sync_counter (2 bits)	Palavras de alinhamento consecutivas (0 a 3).
sync	Registrado. Vale 1 quando sync_counter = 3.
data_pl, data_pl_en	Registrados. Atualizados no último bit de cada byte do payload, somente com sync = 1.

Funcionamento:

- sync sobe um ciclo após o último bit da terceira palavra de alinhamento consecutiva e permanece em 1.
- Um bit errado na palavra de alinhamento (incluindo linha parada) zera sync_counter e leva a FSM para SYNC_LEAD; sync cai no ciclo seguinte. A busca recomeça a partir do bit errado.
- Enquanto sync = 0 o payload é descartado e data_pl_en não é ativado.
- data_pl_en fica em 1 por um ciclo ao fim de cada byte do payload, com o byte em data_pl.

2. Descrição RTL

O circuito está em `receptor_padrao.sv` (SystemVerilog), com o pinout da Tabela 1 da especificação. Parâmetros: `DATA_W = 8`, `SYNC_VALUE = 8'hA5`, `PAYLOAD_COUNT = 5`, `SYNC_COUNT = 3`. A FSM usa um processo sequencial para o estado e um combinacional para o próximo estado. O QuestaSim 2025.3 compila sem erros e reconhece a FSM.

3. Testbench

O testbench `tb.sv` gera o clock de 100 MHz (período de 10 ns) e aplica os bits na borda de descida, do MSB para o LSB. A simulação é executada com `sim.do`. Dois verificadores rodam durante todos os testes:

- sync: comparado com o valor esperado em toda borda de descida; nas transições, deve mudar em até 2 ciclos.
- data_pl e data_pl_en: todo byte de payload recebido com sync = 1 deve aparecer em data_pl com um pulso de um ciclo em data_pl_en, antes do fim do byte seguinte. Qualquer outro pulso é erro, o que inclui pulsos com sync = 0.

Teste	Estímulo	Esperado	Resultado
T1	Reset e 3 quadros corretos.	sync = 0 nos 2 primeiros; sobe no 3º.	Passou
T2	Sincronizado; 6 quadros, um deles com payload x"A5".	sync permanece em 1.	Passou
T3	Sincronizado; palavra de alinhamento x"5A"; 3 quadros corretos.	sync cai; sobe só no 3º quadro.	Passou
T4	Palavras x"A5" com payload de 4 bytes.	sync permanece em 0.	Passou
T5	2 quadros corretos e o 3º com x"A4"; depois 3 corretos.	sync = 0 até o 3º quadro correto.	Passou
T6	3 bits soltos antes dos quadros.	sync sobe no 3º quadro.	Passou
T7	Sincronizado; linha parada em 0.	sync cai.	Passou
T8	Sincronizado; rst entre bordas de clock.	sync = 0 sem borda de clock; 2 quadros depois do reset não sincronizam.	Passou
T9	Sincronizado; payloads 01 23 45 67 89, 80 7E C3 3C FF e A5 5A 00 FF A5.	Os 15 bytes em data_pl, na ordem, um pulso de data_pl_en por byte.	Passou

Resultado: 562 verificações, 0 erros; 95 bytes de payload comparados.

Para conferir os verificadores, cinco erros foram inseridos no RTL, um de cada vez: ordem dos bits invertida, data_pl_en por dois ciclos, saída sem sync, nenhuma saída e valor errado em data_pl. Todos foram detectados.