Trabalho 4

Driver PS/2

Entrega:

Entrega
06/11

Objeto do Estudo:

1. Circuitos Lógicos Combinacionais;
2. Circuitos Lógicos Sequenciais;
3. Máquina de Estados Finitos (FSM);
4. Protocolos de Comunicação;
5. Codificadores / Decodificadores;
6. HDL (VHDL / SystemVerilog);
7. Síntese Lógica;
8. *Constraints*.

Especificação:

1. Projete um circuito lógico síncrono, com característica de Máquina de Estados Finitos (FSM), que seja capaz de ler um teclado via protocolo PS/2 e disponibilize este dado em formato ASCII;
2. A Figura 1 apresenta o diagrama de referência para a criação da entidade de projeto cujo nome obrigatoriamente deverá ser “ps2_driver”.




Figura 1 – Diagrama de Referência.

3. A Tabela 1 apresenta o nome, os tipos e as características funcionais das interfaces da entidade do circuito lógico “ps2_driver”.

Função	Porta	Sentido	Tipo
clock_in	Referência de relógio máster	Entrada	std_logic
reset_in	Reset Síncrono	Entrada	std_logic
clock_ps2	Referência de Clock do Teclado	Entrada	std_logic
data_ps2	Dado Serial do Teclado	Entrada	std_logic
data_p	Dado Paralelo	Saída	std_logicvector(7 downto 0)
data_p_en	Dado Paralelo Válido	Saída	std_logic

Tabela 1 – Interface do Bloco.

4. O sinal de relógio máster (clock_in) deverá operar em uma frequência de 100 MHz.
5. As estruturas lógicas internas do circuito deverão ser sensíveis a borda de subida do sinal de relógio máster (clock_in).
6. A sinal de reset (reset_in) deverá ser assíncrono.
7. O sinal de relógio do protocolo PS/2 deverá ter uma frequência máxima de 1 MHz.

8. O sinal “data_p_en” deverá ficar em nível lógico alto durante um ciclo de clock, do sinal de relógio máster - clock_in, para indicar que existe um dado válido novo no barramento de dados paralelos “data_p”.

9. O bit de paridade ‘P’ do protocolo PS/2 deverá ser calculado seguindo o conceito de paridade ímpar.

10. Você deve utilizar o protocolo apresentado na Figura 2 como referência para a sua implementação.




Figura 2 - Protocolo de Leitura do PS/2.

Considere, por exemplo, que caso seja pressionado a tecla relativa ao caractere ‘A’ do teclado, o scancode recebido será igual ao apresentado na Tabela 1:

Scancode	Bit							
	7	6	5	4	3	2	1	0
x”1C”	0	0	0	1	1	1	0	0

Tabela 1 – Exemplo de Dado.

11. Para identificação dos códigos das teclas do teclado, em formato scancode, utilize o diagrama apresentado na Figura 3:




Figura 3 – Referência do Scancode.

Critérios de Avaliação:

A Avaliação desta experiência seguirá os critérios indicados abaixo:

I. Códigos Fontes / Correção Funcional (70%);

II. Scripts de Síntese Lógica (10%)

III. Constraints (*.sdc) (10%)

IV. Relatórios (10%);

   a. Relatório de Timing;

   b. Relatório de Área;

   c. Relatório de Potência;