
VHDL 과제

2023066453 이정민

1. AND / OR 회로

a, b, c, d를 입력으로 사용했다. AND는 네 입력이 모두 1일 때만 1이고, OR는 하나 이상이 1이면 1이다.



a=b=c=d=1에서 out1=1, out2=1을 확인했다.

VHDL 코드


```
library ieee;
use ieee.std_logic_1164.all;

-- Problem 1: four-input AND and OR gates.
entity logic4 is
    port (
        a, b, c, d : in  std_logic;
        out1       : out std_logic;
        out2       : out std_logic
    );
end entity logic4;

architecture rtl of logic4 is
begin
    out1 <= a and b and c and d;
    out2 <= a or b or c or d;
end architecture rtl;
```

2. 8-to-1 Multiplexer

입력 a~h 중 ch가 지정한 하나를 data로 출력한다. ch는 3비트이며 000~111을 a~h에 순서대로 대응시켰다.



e=1, 나머지 입력=0, ch=100일 때 data=1이다.

VHDL 코드

```
library ieee;
use ieee.std_logic_1164.all;


-- Problem 2: ch=000 selects a, ..., ch=111 selects h.
entity mux8_1 is
    port (
        a, b, c, d, e, f, g, h : in  std_logic;
        ch                     : in  std_logic_vector(2 downto 0);
        data                   : out std_logic
    );
end entity mux8_1;

architecture rtl of mux8_1 is
begin
    with ch select
        data <= a   when "000",
                b   when "001",
                c   when "010",
                d   when "011",
                e   when "100",
                f   when "101",
                g   when "110",
                h   when "111",
                '0' when others;
end architecture rtl;
```

3. 7세그먼트 문자 표시

문자 a, b, c, d, f, g를 7세그먼트로 표현했다. 표시 가능한 모양에 맞춰 A, b, C, d, F, G를 사용했다.

dat=000~101을 A, b, C, d, F, G에 대응시켰다. 110, 111 또는 en=0이면 표시를 끈다. display(7 downto 0)는 a, b, c, d, e, f, g, dp 순서이며 1에서 켜진다.



en=1, dat=000에서 A가 표시된다. d와 dp를 제외한 a, b, c, e, f, g가 켜진다.

VHDL 코드


```
library ieee;
use ieee.std_logic_1164.all;

-- Problem 3: display the letters a, b, c, d, f, g.
-- Seven-segment approximations: A, b, C, d, F, G.
-- display(7 downto 0) = a b c d e f g dp; 1 = segment on.
-- dat: 000=A, 001=b, 010=C, 011=d, 100=F, 101=G.
entity letter_display is
    port (
        en      : in  std_logic;
        dat     : in  std_logic_vector(2 downto 0);
        display : out std_logic_vector(7 downto 0)
    );
end entity letter_display;

architecture rtl of letter_display is
begin
    process(en, dat)
    begin
        display <= "00000000";
        if en = '1' then
            case dat is
                when "000" => display <= "11101110"; -- A
                when "001" => display <= "00111110"; -- b
                when "010" => display <= "10011100"; -- C
                when "011" => display <= "01111010"; -- d
                when "100" => display <= "10001110"; -- F
                when "101" => display <= "10111100"; -- G
                when others => display <= "00000000";
            end case;
        end if;
    end process;
end architecture rtl;
```

4. 25인 투표기

vt의 각 비트를 한 사람의 표로 두고 1을 찬성으로 처리했다. 찬성 수가 13개 이상이면 result=1이다. 25명의 절반은 12.5명이므로 과반수는 13명부터이다.



화면의 votes는 코드의 vt 입력이다. 하위 13비트가 1인 입력(16진수 0001FFF)에서 result=1이다.

VHDL 코드

```
library ieee;
use ieee.std_logic_1164.all;

-- Problem 4: a strict majority of 25 voters requires at least 13 votes.
entity vote25 is
    port (
        vt     : in  std_logic_vector(25 downto 1);
        result : out std_logic
    );
end entity vote25;


architecture rtl of vote25 is
begin
    process(vt)
        variable sum : integer range 0 to 25;
    begin
        sum := 0;
        for i in vt'range loop
            if vt(i) = '1' then
                sum := sum + 1;
            end if;
        end loop;

        if sum >= 13 then
            result <= '1';
        else
            result <= '0';
        end if;
    end process;
end architecture rtl;
```


5. 13비트의 1 개수 표시

13비트 vt에 들어 있는 1의 개수를 세어 7세그먼트에 표시했다. 0~9는 숫자, 10~13은 A, b, C, d로 표시한다. en=0이면 모든 막대를 끈다.

문제에는 14, 15에 대한 E/F 표시도 있지만 13비트에는 1이 최대 13개만 들어간다. 14개나 15개를 요구하는 부분은 입력 크기와 모순이므로, 구현 범위는 0~13으로 두고 E/F 코드는 제외했다.



vt=1FFF, en=1이면 1이 13개이므로 d가 표시된다.



같은 vt에서 en=0으로 바꾸면 표시가 꺼진다.

5. VHDL 코드

```
library ieee;
use ieee.std_logic_1164.all;

-- Problem 5: count the ones in vt and display the hexadecimal count.
-- display(7 downto 0) = a b c d e f g dp; 1 = segment on.
entity count13_display is
    port (
        vt      : in  std_logic_vector(13 downto 1);
        en      : in  std_logic;
        display : out std_logic_vector(7 downto 0)
    );
end entity count13_display;

architecture rtl of count13_display is
begin
    process(vt, en)
        variable sum : integer range 0 to 13;
    begin
        sum := 0;
        for i in vt'range loop
            if vt(i) = '1' then
                sum := sum + 1;
            end if;
        end loop;

        display <= "00000000";
        if en = '1' then
            case sum is
                when  0 => display <= "11111100";
                when  1 => display <= "01100000";
                when  2 => display <= "11011010";
                when  3 => display <= "11110010";
                when  4 => display <= "01100110";
                when  5 => display <= "10110110";
                when  6 => display <= "10111110";
                when  7 => display <= "11100000";
                when  8 => display <= "11111110";
                when  9 => display <= "11110110";
                when 10 => display <= "11101110"; -- A
                when 11 => display <= "00111110"; -- b
                when 12 => display <= "10011100"; -- C
                when 13 => display <= "01111010"; -- d
                when others => display <= "00000000";
            end case;
        end if;
    end process;
end architecture rtl;
```

검증: 전체 23,213개 사례를 통과했다. 1~3번과 5번은 이진 입력의 모든 조합을 검사했고, 4번은 12/13명 경계값, 위치 변경, 임의 배치와 입력 전환을 포함해 4,748개를 검사했다.