VHDL 과제 3


2023066453 이정민

각 문제는 하나의 Logisim 회로에 게이트 회로와 VHDL 회로를 함께 두고 같은 입력을 연결했다. 위쪽 출력 Q_gate, NQ_gate는 게이트 회로의 출력이고, 아래쪽 Q_vhdl, NQ_vhdl은 VHDL 회로의 출력이다. 게이트 회로에는 래치나 플립플롭 부품을 쓰지 않았다.


1. RS Latch

NOR 게이트 두 개의 출력을 서로의 입력으로 되먹임했다. R=1이면 Q=0으로 Reset되고, S=1이면 Q=1로 Set된다. R=S=0이면 되먹임에 의해 이전 상태가 유지된다. R=S=1은 Q와 NQ가 모두 0이 되는 금지 입력이다. VHDL은 r, s가 모두 0일 때 출력에 새 값을 대입하지 않아 이전 값이 유지되도록 했다.

S	R	Q	NQ	동작
0	0	Q	NQ	Hold
0	1	0	1	Reset
1	0	1	0	Set
1	1	0	0	금지



S=1로 Set한 뒤 S=0으로 되돌려도 Q=1이 유지된다.



R=S=1이면 두 NOR 출력이 모두 0이 되어 Q=NQ=0이다.

VHDL 코드

```
library ieee;
use ieee.std_logic_1164.all;

entity rs_latch_vhdl is
    port (r, s : in std_logic; q, nq : out std_logic);
end entity rs_latch_vhdl;


architecture rtl of rs_latch_vhdl is
begin
    process(r, s)
    begin
        if r = '1' then
            q <= '0';
        elsif s = '1' then
            q <= '1';
        end if;

        if s = '1' then
            nq <= '0';
        elsif r = '1' then
            nq <= '1';
        end if;
    end process;
end architecture rtl;
```


2. D Latch

입력단 NAND 두 개와 NAND SR 래치로 구성했다. D'은 인버터로 만든다. en=1이면 입력단 NAND가 D와 D'을 래치로 전달해 Q가 D를 따라간다. en=0이면 입력단 NAND 출력이 모두 1로 고정되어 이전 상태가 유지된다. VHDL은 en이 1일 때만 q_i에 d를 대입한다.

en	D	Q	동작
0	X	Q	Hold
1	0	0	Reset
1	1	1	Set



en=1, D=1이면 Q=1이 되어 Q가 D를 따라간다.



en=0으로 바꾼 뒤 D를 0으로 바꿔도 Q=1이 유지된다.

VHDL 코드

```
library ieee;
use ieee.std_logic_1164.all;


entity d_latch_vhdl is
    port (d, en : in std_logic; q, nq : out std_logic);
end entity d_latch_vhdl;

architecture rtl of d_latch_vhdl is
    signal q_i : std_logic;
begin
    process(d, en)
    begin
        if en = '1' then
            q_i <= d;
        end if;
    end process;
    q <= q_i;
    nq <= not q_i;
end architecture rtl;
```

3. D Flip-Flop

D 래치 두 개를 마스터와 슬레이브로 직렬 연결하고, 마스터에는 반전된 CLK를, 슬레이브에는 CLK를 enable로 넣었다. CLK=0일 때 마스터가 D를 받아들이고 슬레이브는 값을 유지한다. CLK가 0에서 1로 바뀌면 마스터가 닫히고 슬레이브가 열려 마스터의 값이 Q로 나간다. 따라서 Q는 상승 에지에서만 바뀐다. VHDL은 rising_edge(clk)일 때 q_i에 d를 대입한다.

CLK	D	Q	동작
↑	0	0	Reset
↑	1	1	Set
0, 1, ↓	X	Q	Hold



D=1에서 CLK가 상승하면 Q=1이 된다. 이후 CLK=1인 동안 D를 0으로 바꿔도 Q=1이 유지된다.

VHDL 코드

```
library ieee;
use ieee.std_logic_1164.all;


entity d_flipflop_vhdl is
    port (d, clk : in std_logic; q, nq : out std_logic);
end entity d_flipflop_vhdl;

architecture rtl of d_flipflop_vhdl is
    signal q_i : std_logic;
begin
    process(clk)
    begin
        if rising_edge(clk) then
            q_i <= d;
        end if;
    end process;
    q <= q_i;
    nq <= not q_i;
end architecture rtl;
```


4. JK Flip-Flop

NAND 게이트만으로 구성했고, 인버터는 두 입력을 묶은 NAND로 만들었다. J와 Q'의 NAND, K'과 Q의 NAND를 다시 NAND하여 다음 상태 D = J·Q' + K'·Q를 만든다. 이 D를 3번과 같은 마스터-슬레이브 구조에 넣어 상승 에지에서만 Q가 바뀌도록 했다. Q와 Q'은 입력단으로 되먹임되어 Toggle 동작을 만든다. CLR_N=0이면 클록과 관계없이 Q=0이 된다. VHDL은 clr_n을 먼저 검사하고, rising_edge(clk)에서 J, K 조합에 따라 Q를 갱신한다.

CLR_N	J	K	상승 에지 후 Q	동작
0	X	X	0	Clear
1	0	0	Q	Hold
1	0	1	0	Reset
1	1	0	1	Set
1	1	1	Q'	Toggle



J=0, K=1에서 CLK가 상승하면 Q=0으로 Reset된다.



J=K=1에서 CLK가 상승하면 Q가 0에서 1로 반전된다.

VHDL 코드

```
library ieee;
use ieee.std_logic_1164.all;


entity jk_flipflop_vhdl is
    port (j, k, clk, clr_n : in std_logic; q, nq : out std_logic);
end entity jk_flipflop_vhdl;

architecture rtl of jk_flipflop_vhdl is
    signal q_i : std_logic;
begin
    process(clk, clr_n)
    begin
        if clr_n = '0' then
            q_i <= '0';
        elsif rising_edge(clk) then
            if j = '0' and k = '1' then
                q_i <= '0';
            elsif j = '1' and k = '0' then
                q_i <= '1';
            elsif j = '1' and k = '1' then
                q_i <= not q_i;
            end if;
        end if;
    end process;
    q <= q_i;
    nq <= not q_i;
end architecture rtl;
```


5. D Flip-Flop with Asynchronous Set and Clear

3번의 마스터-슬레이브 D 플립플롭에 비동기 Set과 Clear를 추가했다. CLR의 반전 신호는 두 래치의 Clear 쪽 NAND에 직접 들어가고, SET과 CLR'의 NAND 출력은 Preset 쪽 NAND에 들어간다. 그래서 CLR=1이면 클록과 관계없이 Q=0, CLR=0이고 SET=1이면 Q=1이 된다. SET과 CLR이 함께 1이면 Preset 신호가 막혀 Clear가 우선한다. SET과 CLR의 NOR 출력으로 두 래치의 클록 게이트를 막아, Set이나 Clear가 걸려 있는 동안에는 D가 들어오지 않는다. 둘 다 0이면 일반 D 플립플롭으로 동작한다. VHDL은 clr, set, rising_edge(clk) 순서로 검사해 Clear가 가장 우선한다.


CLR	SET	CLK	D	Q	동작
1	X	X	X	0	Clear
0	1	X	X	1	Set
0	0	↑	D	D	D 플립플롭
0	0	0, 1, ↓	X	Q	Hold



SET=1, CLR=1이면 Q=0이 되어 Clear가 Set보다 우선한다.



CLR을 0으로 바꾸면 클록 변화 없이 바로 Q=1이 된다.



SET=CLR=0에서 D=0이고 CLK가 상승하면 Q가 1에서 0으로 바뀐다.

VHDL 코드

```
library ieee;
use ieee.std_logic_1164.all;

entity dff_async_vhdl is
    port (d, clk, set, clr : in std_logic; q, nq : out std_logic);
end entity dff_async_vhdl;

architecture rtl of dff_async_vhdl is
    signal q_i : std_logic;
begin
    process(clk, set, clr)
    begin
        if clr = '1' then
            q_i <= '0';
        elsif set = '1' then
            q_i <= '1';
        elsif rising_edge(clk) then
            q_i <= d;
        end if;
    end process;
    q <= q_i;
    nq <= not q_i;
end architecture rtl;
```