

Présentation du mini projet (Casse brique/Pong)

Membres du groupe (B1):

1. Sara Brahami
2. Ghiles Oudjebour

Mercredi 20 janvier 2021


Année universitaire :2020/2021.




BREAKOUT

- Jeu d'arcade développé par Atari, Inc. (1976)

Objectif du jeu: Détruire un mur de briques en le percutant à l'aide d'une balle lancée par une raquette.



Niveau suivant



Pong

- Jeu d'arcade developpé par Allan Alcorn ,Inc. (1972)

Objectif du

jeu: Garder la balle dans le terrain , en jouant avec deux joueurs ,chacun commande une raquette en la faisant glisser verticalement entre les deux extrémités .si la balle frappe la raquette elle rebondit vers l'autre joueur .




Sommaire


- 1. Diagramme SADT niveau A-0 et A0 du casse Brique et pong
- 2. Instruction générale de la console .
- 4. Présentation des taches 1 et 2 .
- 5. Les parties non validés.
- 5. Les constraints .
- 6. Conclusion.



The Nexys4 DDR

Diagramme SADT niveau A0 du casse brique et pong






Architecture globale
réalisée par Xilinx
Vivado block design


<< ClkDiv 25 MHZ>>

code

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.NUMERIC_STD.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
entity ClkDiv is
    Port ( clk100,reset : in  STD_LOGIC;    -- Horloge 100 Mhz et Reset Asynchrone
          clk25 : out  STD_LOGIC);        -- Horloge 25 MHz
end ClkDiv;
architecture Behavioral of ClkDiv is
-- Registre Horloge 25 MHz
signal clk: std_logic_vector(1 downto 0);
begin
-- Affectation Port de Sortie
clk25<=clk(1);
-----
-- DIVISION PAR 4 DE L'HORLOGE 100 MHZ
process(clk100,reset)
begin
if reset = '0' then
clk <= "00";
elsif rising_edge(clk100) then
clk <= clk + '1';
end if;
end process;
end Behavioral;
```



Simulation



Console utilisée: Nexys4DDR.Xdc

Sources

```
set_property -dict { PACKAGE_PIN T10 IOSTANDARD LVC
```

top(Behavioral) (top.vhd) (10)

- clk25MHz: ClkDiv(Behavioral) (clkdiv.vhd)
- clk25Hz: ClkAcc(Behavioral) (ClkAcc.vhd)
- switch: switch_mgr(Behavioral) (switch_mgr.vhd)
- buttons: button_mgr(Behavioral) (button_mgr.vhd)
- aff: aff_mgr(Behavioral) (aff_mgr.vhd)
- > ● codeur: ip_rotary(Behavioral) (ip_rotary.vhd) (1)
- > ● accelero_mgr: accelero_mgr(Behavioral) (accelero_mgr.vhd) (1)
- > ● obj_ctrl: objects(Behavioral) (objects.vhd) (5)
- > ● game_ctrl: game(Behavioral) (game.vhd) (3)
- vga_ctrl: VGA(archi) (VGA.vhd)

```
set_property -dict { PACKAGE_PIN U14 IOSTANDARD LVC
```

```
set_property -dict { PACKAGE_PIN T10 IOSTANDARD LVC
```

```
set_property -dict { PACKAGE_PIN T10 IOSTANDARD LVC
```

```
set_property -dict { PACKAGE_PIN H15 IOSTANDARD LVC
```

```
orts { SEL_SEG[0] }}; #IO_L23P_T3_FOE_B_15 Sch=an[0]
orts { SEL_SEG[1] }}; #IO_L23N_T3_FWE_B_15 Sch=an[1]
orts { SEL_SEG[2] }}; #IO_L24P_T3_A01_D17_14 Sch=an[2]
orts { SEL_SEG[3] }}; #IO_L19P_T3_A22_15 Sch=an[3]
orts { SEL_SEG[4] }}; #IO_L8N_T1_D12_14 Sch=an[4]
orts { SEL_SEG[5] }}; #IO_L14P_T2_SRCC_14 Sch=an[5]
orts { SEL_SEG[6] }}; #IO_L23P_T3_35 Sch=an[6]
orts { SEL_SEG[7] }}; #IO_L23N_T3_A02_D18_14 Sch=an[7]
```

```
orts { SEG[0] }}; #IO_L24N_T3_A00_D16_14 Sch=ca
orts { SEG[1] }}; #IO_25_14 Sch=cb
orts { SEG[2] }}; #IO_25_15 Sch=cc
orts { SEG[3] }}; #IO_L17P_T2_A26_15 Sch=cd
orts { SEG[4] }}; #IO_L13P_T2_MRCC_14 Sch=ce
orts { SEG[5] }}; #IO_L19P_T3_A10_D26_14 Sch=cf
orts { SEG[6] }}; #IO_L4P_T0_D04_14 Sch=cg
```

```
orts { SEG[7] }}; #IO_L19N_T3_A21_VREF_15 Sch=dp
```

```
orts { SEL_SEG[0] }}; #IO_L23P_T3_FOE_B_15 Sch=an[0]
orts { SEL_SEG[1] }}; #IO_L23N_T3_FWE_B_15 Sch=an[1]
orts { SEL_SEG[2] }}; #IO_L24P_T3_A01_D17_14 Sch=an[2]
orts { SEL_SEG[3] }}; #IO_L19P_T3_A22_15 Sch=an[3]
orts { SEL_SEG[4] }}; #IO_L8N_T1_D12_14 Sch=an[4]
orts { SEL_SEG[5] }}; #IO_L14P_T2_SRCC_14 Sch=an[5]
orts { SEL_SEG[6] }}; #IO_L23P_T3_35 Sch=an[6]
orts { SEL_SEG[7] }}; #IO_L23N_T3_A02_D18_14 Sch=an[7]
```


```
set_property -dict { PACKAGE_PIN T10 IOSTANDARD LVC
```

```
set_property -dict { PACKAGE_PIN T10 IOSTANDARD
set_property -dict { PACKAGE_PIN R10 IOSTANDARD
set_property -dict { PACKAGE_PIN K16 IOSTANDARD
set_property -dict { PACKAGE_PIN K13 IOSTANDARD
set_property -dict { PACKAGE_PIN P15 IOSTANDARD
set_property -dict { PACKAGE_PIN T11 IOSTANDARD
set_property -dict { PACKAGE_PIN L18 IOSTANDARD
```

```
set_property -dict { PACKAGE_PIN H15 IOSTANDARD
```

```
set_property -dict { PACKAGE_PIN J17 IOSTANDARD
set_property -dict { PACKAGE_PIN J18 IOSTANDARD
set_property -dict { PACKAGE_PIN T9 IOSTANDARD
set_property -dict { PACKAGE_PIN J14 IOSTANDARD
```

Résultat obtenu sur
écran VGA




```
set_property -dict { PACKAGE_PIN J14 IOSTANDARD
set_property -dict { PACKAGE_PIN P14 IOSTANDARD
set_property -dict { PACKAGE_PIN T14 IOSTANDARD
set_property -dict { PACKAGE_PIN K2 IOSTANDARD
set_property -dict { PACKAGE_PIN U13 IOSTANDARD
```

```
set_property -dict { PACKAGE_PIN T10 IOSTANDARD
set_property -dict { PACKAGE_PIN R10 IOSTANDARD
set_property -dict { PACKAGE_PIN K16 IOSTANDARD
```


<<Contrôleur VGA avec couleur sur 4 bits>>

L'objectif c'est de changer l'intensité de chaque couleur rouge, bleu ou vert.



On a modifié le module VGA en mettant red,green,bleu, sur 4 bits, plus on a changé le nom du module VGA sous le VGA_4bits

```
-- Affichage Couleur  
red <= r when image_visible = '1' else "0000";  
green <= g when image_visible = '1' else "0000";  
blue <= b when image_visible = '1' else "0000";
```

Instanciation VGA_4bits dans top

```
374  
375 -- CONTROLEUR VGA 4 bits  
376 vga_ctrl: entity work.VGA_4bits  
377 port map (  
378     clk25    => clk25,      -- Horloge 25 MHz  
379     reset    => reset,     -- Reset Asynchrone  
380     r        => VGA_red_i,  -- Commande Affichage Rouge  
381     g        => VGA_green_i, -- Commande Affichage Vert  
382     b        => VGA_blue_i,  -- Commande Affichage Bleu  
383     red      => VGA_red,    -- Affichage Pixel Rouge  
384     green    => VGA_green,  -- Affichage Pixel Vert  
385     blue     => VGA_blue,   -- Affichage Pixel Bleu  
386     hsync    => hsync,     -- Synchro Horizontale  
387     visible  => visible,   -- Zone Visible de l'Image  
388     endframe => endframe,  -- Fin de l'Image Visible  
389     xpos     => xpos,      -- Coordonnee X du Pixel Courant  
390     ypos     => ypos);     -- Coordonnee Y du Pixel Courant
```

- L'affichage des couleurs sur écran VGA


- En jouant avec les interrupteurs de la carte nexys 4DDR on obtient les différents couleurs

<C:\Users\braha\OneDrive\Documents\sara\video-changement de teinte.mp4>




<< Ajout d'un générateur de couleurs >>


Maintenant, on va ajouter un générateur de couleur pour générer une série de couleurs sur 12 bits ,sans utiliser les interrupteurs pour modifier les teintes , pour réaliser cela on va utilisé une machine à état



À l'intérieur du module générateur de couleur on va instancier 3 modules



Module Moving Colors comprend 5 sous modules :



Le code des différents modules

compteur_Rouge

```
library IEEE;
use IEEE.std_logic_1164.all;
use IEEE.std_logic_unsigned.all;
entity compteur_Bleue is
port( Clk10,Reset:in std_logic;
      ComB: in std_logic_vector (1 downto 0);
      cpt_bleue: out std_logic_vector(4 downto 0));
end compteur_Bleue;
architecture archi of compteur_Bleue is
signal cptB: std_logic_vector(4 downto 0);
begin
process(Clk10,Reset)
begin
if(Reset='0') then cptB <="00000";
elsif(rising_edge(Clk10))then
case (comB) is
when "00" => cptB<= cptB - '1';
when "01" => cptB <= cptB + '1';
when "10" => cptB<= cptB ;
when others => NULL;
end case;
end if;
end process ;
cpt_Bleue<=cptB;
end archi ;
```

Compteur_Bleu

```
1 library IEEE;
2 use IEEE.std_logic_1164.all;
3 use IEEE.std_logic_unsigned.all;
4
5 entity compteur_Rouge is
6 port( Clk10,Reset:in std_logic;
7       ComR: in std_logic_vector (1 downto 0);
8       cpt_Rouge: out std_logic_vector(4 downto 0));
9 end compteur_Rouge;
10 architecture archi of compteur_Rouge is
11 signal cptR: std_logic_vector(4 downto 0);
12 begin
13 process(Clk10,Reset)
14 begin
15 if(Reset='0') then cptR <="11111";
16 elsif(rising_edge(Clk10))then
17 case (comR) is
18 when "00" => cptR<= cptR - '1';
19 when "01" => cptR <= cptR + '1';
20 when "10" => cptR<= cptR ;
21 when others => NULL;
22 end case;
23 end if;
24 end process ;
25 cpt_Rouge<=cptR;
26 end archi ;
```

Compteur_Vert

```
library IEEE;
use IEEE.std_logic_1164.all;
use IEEE.std_logic_unsigned.all;
entity compteur_vert is
port( Clk10,Reset:in std_logic;
      Comv: in std_logic_vector (1 downto 0);
      cpt_vert: out std_logic_vector(4 downto 0));
end compteur_vert;
architecture archi of compteur_vert is
signal cptv: std_logic_vector(4 downto 0);
begin
process(Clk10,Reset)
begin
if(Reset='0') then cptv<="00000";
elsif(rising_edge(Clk10))then
case (comv) is
when "00" => cptv<= cptv - '1';
when "01" => cptv <= cptv + '1';
when "10" => cptv<= cptv;
when others => NULL;
end case;
end if;
end process ;
cpt_vert<=cptv;
end archi ;
```

```

1 use ieee.std_logic_1164.all;
2 use ieee.std_logic_unsigned;
3
4 entity MAE is
5 port (
6     clk100: in std_logic; --Horloge cadencé à 100MHz
7     teinteR: in std_logic_vector (4 downto 0); --entrée indiquant l'état du compteur rouge
8     teinteG: in std_logic_vector (4 downto 0); --entrée indiquant l'état du compteur vert
9     teinteB: in std_logic_vector (4 downto 0); --entrée indiquant l'état du compteur bleu
10    CtrlR: out std_logic_vector (1 downto 0); --sortie ordonnant l'augmentation, la diminution ou le maintien de la valeur de la teinte
11    CtrlG: out std_logic_vector (1 downto 0); --sortie ordonnant l'augmentation, la diminution ou le maintien de la valeur de la teinte
12    CtrlB: out std_logic_vector (1 downto 0); --sortie ordonnant l'augmentation, la diminution ou le maintien de la valeur de la teinte
13    reset: in std_logic);
14 end MAE;
15 architecture behavioral of MAE is
16 type etat is (Phase1,Phase2,Phase3);
17 signal EP, EF: etat;
18 begin
19 --registre des états
20 process(clk100, reset)
21 begin
22     if reset = '0' then EP <= Phase1;
23     elsif rising_edge(clk100) then EP <= EF;
24     end if;
25 end process;

```

Code MAE

```


26 process(EP,teinteR, teinteG, teinteB) --combinatoire des états futurs
27 begin
28     case(EP) is
29         when Phase1 => EF <=Phase1; if teinteG = "11111" then EF <= Phase2; end if;
30         when Phase2 => EF <=Phase2; if teinteB = "11111" then EF <= Phase3; end if;
31         when Phase3 => EF <=Phase3; if teinteR = "11111" then EF <= Phase1; end if;
32     end case;
33 end process;
34 process(EP) --combinatoire des sorties
35 begin
36     case(EP) is
37         when Phase1 =>
38             CtrlR <= "00";
39             CtrlG <= "01";
40             CtrlB <= "10";
41         when Phase2 =>
42             CtrlR <= "10";
43             CtrlG <= "00";
44             CtrlB <= "01";
45         when Phase3 =>
46             CtrlR <= "01";
47             CtrlG <= "10";
48             CtrlB <= "00";
49     end case;
50 end process;
51 end behavioral;

```

Phase	Teinte Rouge	Teinte Verte	Teinte Bleue
1	Diminution	Augmentation	Constante
2	Constante	Diminution	Augmentation
3	Augmentation	Constante	Diminution

On a déduit le
graphe d'état à
partir de ce tableau

Graphe d'état MAE



```

2 use IEEE.STD_LOGIC_1164.ALL;
3 use IEEE.std_logic_unsigned.all;
4 entity Moving_Colors is
5     Port (Clk100: in std_logic;
6           Reset: in std_logic;
7           RED_Out, GREEN_Out, BLUE_Out: out std_logic_vector (3 downto 0));
8 end Moving_Colors;
9 architecture archi of Moving_Colors is
10     signal clk10 : std_logic;
11     signal teinteR_signal : std_logic_vector (4 downto 0);
12     signal teinteG_signal : std_logic_vector (4 downto 0);
13     signal teinteB_signal : std_logic_vector (4 downto 0);
14     signal CtrlR_signal : std_logic_vector (1 downto 0);
15     signal CtrlG_signal : std_logic_vector (1 downto 0);
16     signal CtrlB_signal : std_logic_vector (1 downto 0);
17 begin
18     RED_Out <= teinteR_signal(4 downto 1);
19     GREEN_Out <= teinteG_signal(4 downto 1);
20     BLUE_Out <= teinteB_signal(4 downto 1);
21 my_al: entity work.ClkDiv10
22     port map(
23         clk100 => Clk100,    -- Horloge 100 Mhz
24         reset => Reset,      -- Reset Asynchrone
25         clk10 => clk10       -- Horloge 20 Hz

```

Code Moving_colors

```

26 );
27 CompteurR : entity work.compteur_Rouge
28     port map(
29         clk10 => clk10, --Horloge de 20Hz en entrée
30         reset => Reset, --Reset asynchrone actif à l'état bas
31         cpt_Rouge=> teinteR_signal, --Teinte indiqué à la sortie du compteur
32         ComR => CtrlR_signal --Commande qui contrôle l'incréméntation, la décrémentation ou le maintien de la valeur du compteur
33     );
34 CompteurG : entity work.compteur_vert
35     port map(
36         clk10 =>clk10,
37         reset => Reset, --Reset asynchrone actif à l'état bas
38         cpt_vert=> teinteG_signal, --Teinte indiqué à la sortie du compteur
39         Comv => CtrlG_signal --Commande qui contrôle l'incréméntation, la décrémentation ou le maintien de la valeur du compteur
40     );
41 CompteurB : entity work.compteur_bleue
42     port map(
43         clk10 =>clk10,
44         reset => Reset, --Reset asynchrone actif à l'état bas
45         cpt_Bleue => teinteB_signal, --Teinte indiqué à la sortie du compteur
46         ComB => CtrlB_signal --Commande qui contrôle l'incréméntation, la décrémentation ou le maintien de la valeur du compteur
47     );
48 MAE : entity work.MAE
49     port map(
50         clk100 => Clk100, --Horloge cadencé à 100MHz
51         teinteR => teinteR_signal, --entrée indiquant l'état du compteur rouge

```

Instanciation compteur, Rouge, vert, Bleu dans le module moving_colors

```

52 teinteG => teinteG_signal, --entrée indiquant l'état du compteur vert
53 teinteB => teinteB_signal, --entrée indiquant l'état du compteur bleu
54 CtrlR => CtrlR_signal, --sortie ordonnant l'augmentation, la diminution ou le maintien de la valeur de la teinte rouge
55 CtrlG => CtrlG_signal, --sortie ordonnant l'augmentation, la diminution ou le maintien de la valeur de la teinte verte
56 CtrlB => CtrlB_signal, --sortie ordonnant l'augmentation, la diminution ou le maintien de la valeur de la teinte bleu
57 reset => Reset --reset asynchrone

```

**Instanciation
MAE**

testbench.vhd

```

1 library IEEE;
2 use IEEE.STD_LOGIC_1164.ALL;
3 use IEEE.STD_LOGIC_UNSIGNED.ALL;
4
5 entity simu is
6 end simu;
7
8 architecture archi of simu is
9
10 signal Clk100,Reset: std_logic:='0';
11 signal clkmove: std_logic;
12
13 begin
14
15 -- Instanciation du Module à Simuler
16 My_Adder: entity work.Clk
17 port map(
18     clk100    => Clk100,
19     reset     => Reset,
20     clkmove   => clkmove
21 );
22
23 --Valeur des Entrées
24 Clk100 <= not Clk100 after 50 ns;
25 Reset <= '1' after 10 ns;
26
27 end archi;
28

```

VHDL Testbench

design.vhd

```

11
12 -- Compteur pour Horloge 20 Hz
13 signal CPT20: std_logic_vector(21 downto 0);
14
15 -- Signal Tampon pour l'horloge 20Hz
16 signal Clk20: std_logic;
17
18
19 begin
20
21 -- Affectation Horloge 20hz
22 Clkmove <= Clk20;
23
24
25 -----
26 -- GESTION DES COMPTEURS DE DIVISION
27 -- ET GENERATION DE L'HORLOGE 20HZ
28 process(clk100,reset)
29
30     begin
31
32         if reset = '0' then
33
34             Clk20 <= '0'; CPT20 <= (others => '0');
35
36         elsif rising_edge(clk100) then
37
38             CPT20 <= CPT20+1;
39
40             if (CPT20 = "1001100010010110100000") then
41                 CPT20 <= (others => '0');
42                 Clk20<= not Clk20;
43             end if;
44
45         end if;
46
47     end process;
48
49 end archi;
50

```

VHDL Design

**Code de l'horloge 20hz
utilisé pour
l'implémentation**


```
testbench.vhd
VHDL Testbench


1 library IEEE;
2 use IEEE.STD_LOGIC_1164.ALL;
3 use IEEE.STD_LOGIC_UNSIGNED.ALL;
4
5 entity simu is
6 end simu;
7
8 architecture archi of simu is
9
10 signal Clk100,Reset: std_logic:='0';
11 signal clkmove: std_logic;
12
13 begin
14
15 -- Instanciation du Module à Simuler
16 My_Adder: entity work.Clk
17 port map(
18     clk100    => Clk100,
19     reset    => Reset,
20     clkmove  => clkmove
21 );
22
23 --Valeur des Entrées
24 Clk100 <= not Clk100 after 50 ns;
25 Reset <= '1' after 10 ns;
26
27 end archi;
28
```

Teste_bench

```
design.vhd
VHDL Design

15 -- Signal Tampon pour l'horloge 10Mhz
16 signal Clk10: std_logic;
17
18 begin
19
20 -- Affectation Horloge 10Mhz
21 Clkmove <= Clk10;
22
23
24 -----
25 -- GESTION DES COMPTEURS DE DIVISION
26 -- ET GENERATION DE L'HORLOGE 10MHZ
27 process(clk100,reset)
28
29     begin
30
31         if reset = '0' then
32             Clk10 <= '0'; CPT10 <= (others => '0');
33
34         elsif rising_edge(clk100) then
35             CPT10 <= CPT10+1;
36
37             if (CPT10 = 101) then
38                 CPT10 <= (others => '0');
39                 Clk10 <= not Clk10;
40             end if;
41
42         end if;
43
44     end process;
45
46 end process;
47
48 end archi;
49
50
```

Code de l'horloge
10 Mhz utilisé pour
la simulation



Simulation

Teste_bench de Moving_Colors

```
1
2  -- Testbench ALU--
3  library IEEE;
4  use IEEE.std_logic_1164.all;
5  use IEEE.std_logic_unsigned.all;
6  entity SIMU is
7  end SIMU;
8  architecture ARCHI of SIMU is
9  signal Clk100,Reset:std_logic:='0';
10 signal RED_Out,GREEN_Out,BLUE_Out:std_logic_vector (3 downto 0);
11 begin
12 my_ALU: entity work.Moving_Colors
13 port map(Clk100,Reset,RED_Out, GREEN_Out, BLUE_Out);
14 Clk100 <= NOT (Clk100) after 5 ns;
15 Reset <= '1' after 2 ns;
16 end archi;
```


Simulation

Scope Sources x ? _ □ □

Q | | | + | ? | ● 0


▼ Design Sources (1)

- ▼ Moving_Colors(archi) (moving_colors.vhd) (5)
 - my_al : ClkDiv10(archi) (Clkdiv10.vhd)
 - CompteurR : compteur_Rouge(archi) (compteur_Rouge.vhd)
 - CompteurG : compteur_vert(archi) (compteur_vert.vhd)
 - CompteurB : compteur_Bleue(archi) (compteur_Bleue.vhd)
 - MAE : MAE(behavioral) (MEA.vhd)
- > Constraints
- ▼ Simulation Sources (1)
 - ▼ sim_1 (1)
 - ▼ SIMU(ARCHI) (test_bench.vhd) (1)
 - > my_ALU : Moving_Colors(archi) (moving_colors.vhd) (5)
 - > Utility Sources






Cette fois-ci sans jouer avec les interrupteurs les niveaux des teintes changent tout seul à cause de la machine à état qui permet de changer les états d'une phase à une autre .

C:\Users\braha\OneDrive\Documents\move-colors\video_jem9.mp4




<<Gestion de la raquette avec l'encodeur rotatif >>

Module IP_Rotatry



Graphe d'état de move



A partir de ces deux chronogrammes on a déduit le graphe d'état

Code move

```

32 entity move is
33     Port ( clk25 : in STD_LOGIC;
34           Reset : in STD_LOGIC;
35           QA : in STD_LOGIC;
36           QB : in STD_LOGIC;
37           rot_left : out STD_LOGIC;
38           rot_right : out STD_LOGIC);
39 end move;
40 architecture Behavioral of move is
41     type etat is (E0,E1,E2,E3,E4,E5);
42     signal EP,EF:etat ;
43 begin
44     --process du registre d'etat--
45     process(clk25,Reset)
46     begin
47         if Reset='0' then EP <= E0;
48         elsif rising_edge(clk25) then EP<= EF;
49         end if ;
50     end process;
51     --combinatoire des états futurs--
52
53     process(EP,QA,QB)
54     begin
55         case(EP) is
56         when E0 => EF <= E0; if (QA='1' and QB='0') then EF <= E1;
57                             elsif (QA='1' and QB='1') then EF <= E4;
58                             end if;
59         when E1 => EF <= E2 ;
60         when E2=> EF<= E2 ; if(QA='0' and QB='0') then EF<=E5;
61                             elsif(QA='0' and QB='1') then EF<=E3;
62                             end if;
63         when E3 => EF <= E0;
64         when E4 => EF <= E2;
65         when E5 => EF <= E0;
66         end case ;
67     end process;
68     --combinatoire des sorties --
69     process(EP)
70     begin
71         case(EP) is
72         when E0 => Rot_left <= '0'; Rot_right <='0';
73         when E1 => Rot_left<= '1'; Rot_right<='0';
74         when E2 => Rot_left <= '0'; Rot_right <='0';
75         when E3 => Rot_left <= '1'; Rot_right <='0';
76         when E4 => Rot_left <= '0'; Rot_right <='1';
77         when E5 => Rot_left <= '0'; Rot_right <='1';
78         end case ;
79     end process;
80
81 end Behavioral;
82

```

Test_bench move

```

1
2 -- Testbench
3 library IEEE;
4 use IEEE.std_logic_1164.all;
5 use IEEE.std_logic_unsigned.all;
6
7 entity SIMU is
8 end SIMU;
9
10 architecture ARCHI of SIMU is
11
12     signal Clk25,Reset:std_logic:='0';
13     signal QA,QB:std_logic:='0';
14     signal Rot_left,Rot_right:std_logic;
15
16     begin
17
18     my_ALU: entity work.move
19         port map(Clk25,Reset,QA,QB,Rot_left,Rot_right);
20     QA <= '1' after 30 ns, '0'after 50 ns , '1'after 80 ns, '0' after 90 ns;
21     QB <= '1' after 20 ns , '1' after 70 ns , '0' after 100 ns;
22     Clk25<= NOT (Clk25) after 1 ns;
23     Reset<= '1' after 20 ns;
24 end archi;

```


Simulation teste bench du move



L'instanciation du module move dans le module ip_rotary


```
40
41 --L'INSTANCIATION DU MODULE MOVE --
42 mov: entity work.move
43     port map (
44         clk25      => clk25,      -- Horloge
45         Reset      => reset,      -- Reset Asynchrone
46         Rot_left   => rot_left,    --
47         Rot_right  => rot_right,   -- Switch B du Codeur
48         QA         => qa,         -- Comportement du Switch A (Filtre)
49         QB         => qb);        -- Comportement du Switch B (Filtre)
50
```

<C:\Users\braha\OneDrive\Documents\sara\video-rotatry .mp4>




Après l'implémentation sur la carte la nouvelle version on a eu ce résultat

Move prend sa place dans la hiérarchie de la console






On peut également déplacer la raquette en utilisant l'encodeur rotatif et en choisissant l'interrupteur S15 vers le bas de la carte nexys 4DDR



On y connecte l'encodeur rotatif en mode console , pmdoB

Figure extrait du manuel de l'utilisateur



- Les parties qui ne sont pas validées :

<<Gestions du jeux >>




Figure extrait du manuel TP

testbench.vhd

VHDL Testbench

```

1 library IEEE;
2 use IEEE.STD_LOGIC_1164.ALL;
3 use IEEE.std_logic_unsigned.all;
4
5 entity simu is
6 end simu;
7
8 architecture archi of simu is
9 signal clk25,Reset:std_logic:='0';
10 signal
11 Update_Timer_Lost,Load_Timer_Lost,Game_Lost:std_logic:='
12 0';
13 begin
14 My : entity work.Timer_Lost
15 port map(Update_Timer_Lost,Load_Timer_Lost,clk25,Reset,
16 Game_Lost);
17
18 clk25<= not(clk25) after 1 ns ;
19 Reset <= '1' after 1 ns ;
20 Update_Timer_Lost <= '1' after 36 ns ;
21 Load_Timer_Lost <= '1' after 3 ns , '0' after 40 ns;
22 end archi;
23

```

Test_bench_Timer_Lost

design.vhd


VHD

```

1 library IEEE;
2 use IEEE.std_logic_1164.all;
3 use IEEE.std_logic_unsigned.all;
4
5 entity Timer_Lost is
6 Port ( Update_Timer_Lost,Load_Timer_Lost: in std_logic:='0';
7       CLK25, Reset: in std_logic;
8       Game_Lost: out std_logic:='0');
9 end Timer_Lost;
10
11 architecture archi of Timer_Lost is
12 signal compteur: std_logic_vector(5 downto 0);
13
14 begin
15
16     process(Reset,CLK25)
17     begin
18         if(Reset='0' ) then compteur<=(others=>'0');
19
20         elsif (rising_edge(CLK25) ) then
21             if Load_Timer_Lost ='1' then compteur <=(others=>'1');
22             elsif Update_Timer_Lost = '1' then compteur <=compteur -'1';
23             elsif(Load_Timer_Lost ='0'and Update_Timer_Lost ='0') then compteur<=
24 compteur;
25         end if;
26     end if;
27     end process;
28     Game_Lost <= '1' when compteur = "000000" else '0';
29

```

Code_Timer_Lost



testbench.vhd



VHDL Testbench

Test_bench_

```

1 library IEEE;
2 use IEEE.STD_LOGIC_1164.ALL;
3 use IEEE.std_logic_unsigned.all;
4
5 entity simu is
6 end simu;
7
8 architecture archi of simu is
9 signal clk25,Reset:std_logic:='0';
10 signal
11   RAZ_Tempo_Pause,Update_Tempo_Pause,
12   Fin_Tempo_Pause:std_logic:='0';
13 begin
14   My : entity work.tempo_pause
15   port
16     map(RAZ_Tempo_Pause,Update_Tempo_Pause
17     ,clk25,Reset, Fin_Tempo_Pause);
18
19   clk25<= not(clk25) after 1 ns ;
20   Reset <= '1' after 10 ns ;
21   RAZ_Tempo_Pause <= '0' after 30 ns ;
22   Update_Tempo_Pause <= '1' after 4ns ;
23 end archi;

```

design.vhd



```

4
5 entity tempo_pause is
6 Port ( RAZ_Tempo_Pause,Update_Tempo_Pause: in std_logic:='0';
7       CLK25, Reset: in std_logic;
8       Fin_Tempo_Pause: out std_logic:='0');
9 end tempo_pause;
10
11 architecture archi of tempo_pause is
12 signal compteur: std_logic_vector(9 downto 0);
13 signal k:std_logic;
14
15 begin
16
17   process(CLK25,Reset)
18
19   begin
20
21     if(Reset='0' ) then compteur<=(others=>'0');
22
23     elsif (rising_edge(CLK25) ) then
24       if RAZ_Tempo_Pause='1'then compteur <=(others=>'0');
25       elsif Update_Tempo_Pause='1'then  compteur <=compteur +'1';
26       elsif(RAZ_Tempo_Pause='0'and Update_Tempo_Pause='0') then  compteur<= compteur;
27
28     end if;
29   end if ;
30
31
32   end process;
33   Fin_Tempo_Pause <= '1' when  compteur="1111111111" else '0';
34 end archi ;

```

Code_tempo_pause

From: 0ps To: 19,982,000ps

Get Signals

Radix ▾




100%




14,343,000ps



Simulation



Graphe d'état de la MAE




Code MAE

```

35 signal EP, EF: etat;
36 begin
37 process( Reset , Clk25)
38 begin
39 if reset = '0' then EP <= S0;
40 elsif rising_edge(Clk25) then EP <= EF;
41 end if;
42 end process;
43
44 process(EP, Endframe , Lost , No_Brick , Pause_Rqt , Fin_Tempo_Pause , Timer_Lost )
45 begin
46 case(EP) is
47 when S0 => EF<=S0;if ((Pause_Rqt='1' ) and ( Timer_Lost ="000000") )then EF<=S1 ; end if;--pause--
48 if((Pause_Rqt='0') and (Endframe='1') and (Timer_Lost>"000000")) then EF <= S6; end if ;
49
50 when S1=> EF<=S1;
51 if(Pause_Rqt='0' and Fin_Tempo_Pause='1') then EF <= S2; end if ;
52 when S2=> EF<=S2; --Mode actif--
53 if (Pause_Rqt='1') then EF<=S3; end if ;
54 if (No_Brick='1') then EF<=S4; end if;
55 if(Lost='1') then EF <= S5; end if;
56 when S3 => EF<=S3; if (Pause_Rqt='0' and Fin_tempo_Pause='1') then EF<=S0; end if ;
57 when S4=>EF<=S4;-- Win --
58 when S5 => EF<=S0 ;--Load timer lost --
59 when S6 => EF<=S0; --Game loste--
60
61 end case;
62 end process;
63
64 process(EP)
65 begin
66 case(EP) is
67 when S0 => RAZ_Tempo_Pause<='1';Pause <='1'; Brick_Win <='0'; Update_Tempo_Pause <='0'; Load_Timer_Lost <='0' ; Update_Timer_Lost <='0';
68 when S1 =>RAZ_Tempo_Pause<='0';Pause <='0'; Brick_Win <='0'; Update_Tempo_Pause <='1'; Load_Timer_Lost <='0' ; Update_Timer_Lost <='0';
69 when S2 => RAZ_Tempo_Pause<='1';Pause <='0'; Brick_Win <='0'; Update_Tempo_Pause <='0'; Load_Timer_Lost <='0' ; Update_Timer_Lost <='0';
70 when S3 => RAZ_Tempo_Pause<='0';Pause <='0'; Brick_Win <='0'; Update_Tempo_Pause <='1'; Load_Timer_Lost <='0' ; Update_Timer_Lost <='0';
71 when S4 =>RAZ_Tempo_Pause<='0';Pause <='0'; Brick_Win <='1'; Update_Tempo_Pause <='0'; Load_Timer_Lost <='0' ; Update_Timer_Lost <='0';
72 when S5 => RAZ_Tempo_Pause<='0';Pause <='0'; Brick_Win <='0'; Update_Tempo_Pause <='0'; Load_Timer_Lost <='1' ; Update_Timer_Lost <='0';
73 when S6 => RAZ_Tempo_Pause<='0';Pause <='0'; Brick_Win <='0'; Update_Tempo_Pause <='0'; Load_Timer_Lost <='0' ; Update_Timer_Lost <='1';
74 end case;
75 end process;
76 end Behavioral;

```

- Le problème qu'on a rencontré après l'implémentation du code sur la carte nxys c'est que le système reste dans pause il ne change pas d'état .



```

104 -- CONTROLEUR DES JEUX CASSE BRIQUES ET PONG
105 -----
106 -- REMPLACER CES 3 INSTRUCTIONS PAR L'INSTANCIATION DU MODULE MODE --
107
108 My: entity work.mode
109 port map (
110     Pause_Rqt =>pause_rqt,
111     Endframe =>endframe,
112     Lost =>lost,
113     No_Brick =>no_brick,
114     Clk25=>clk25,
115     Reset =>reset,
116     Pause =>pause,
117     Brick_Win =>brick_win ,
118     Game_Lost =>lost_game);
119

```

Instanciation
mode dans le
fichier game

```

17 My: entity work.Timer_Lost
18 port map( Load_Timer_Lost => Load_Timer_Lost,
19           Update_Timer_Lost =>Update_Timer_Lost,
20           Timer_Lost => Timer_Lost,
21           CLK25=> CLK25,
22           Reset=>Reset,
23           Game_Lost =>Game_Lost );
24
25 Myy : entity work. tempo_pause
26 port map( RAZ_Tempo_Pause => RAZ_Tempo_Pause,
27           Update_Tempo_Pause=>Update_Tempo_Pause,
28           CLK25=>CLK25,
29           Reset =>Reset,
30           Fin_Tempo_Pause => Fin_Tempo_Pause );
31
32 Myyy : entity work .MAE
33 port map (Clk25 =>Clk25,
34           Reset =>Reset,
35           Pause_Rqt=>Pause_Rqt,
36           Endframe => Endframe,
37           Lost =>Lost,
38           No_Brick=>No_Brick,
39           Fin_Tempo_Pause=> Fin_Tempo_Pause,
40           Timer_Lost=>Timer_Lost,
41           RAZ_Tempo_Pause=>RAZ_Tempo_Pause,
42           Update_Tempo_Pause=>Update_Tempo_Pause,
43           Load_Timer_Lost=> Load_Timer_Lost,
44           Update_Timer_Lost=>Update_Timer_Lost,
45           Pause => Pause ,
46           Brick_Win => Brick_Win);

```


Instanciation
MAE
,Time_lost,Time_
pause dans
mode

```

317
318 -- ***** REMPLACER L'INSTRUCTION CI-DESSOUS PAR CELLE EN COMMENTAIRE *****
319 --pause_rqt          => S1,          -- Demande de Pause - Appui sur Bouton Encodeur
320 pause_rqt          => pause_rqt,      -- Demande de Pause - Appui sur Bouton Encodeur


```


Les «contraints»



Reset- N17 / Press- M17

Taille- L16 / Speed - J15



Pour le VGA





Figure 23. Accelerometer interface.

Pour l'accéléromètre

Images issues de la documentation du Nexys 4 DDR

Conclusion

C'est avec regret que nous n'avons pas pu mener à termes la tâche 3 et les améliorations. Néanmoins nous avons appris beaucoup de choses dans la tâche 1, 2 et le reste du jeu fonctionne bien. C'était une réelle satisfaction de pouvoir mener un bien un projet d'électronique numérique et système embarqué.



MERCI pour
votre
attention !



*
* GIGASNOID *
*

HIGH-SCORE
18590

SCORE 90120

ROUND 11

BARS 3

PARTS

OK 1 5 1 3 2