

SORBONNE UNIVERSITÉ Présentation du mini projet (Casse brique/Pong)

Membres du groupe (B1):

- 1. Sara Brahami
- 2. Ghiles Oudjebour

Mercredi 20 janvier 2021

Année universitaire :2020/2021.






BREAKOUT

 Jeu d'arcade developpé par Atari, Inc. (1976)

Objectif du jeu: Détruire un mur de briques en le percutant à l'aide d'une balle lancée par une raquette.



Pong

 Jeu d'arcade developpé par Allan Alcorn, Inc. (1972)

Objectif du jeu: Garder la balle dans le terrain, en jouant avec deux joueurs ,chacun commande une raquette en la faisant glisser verticalement entre les deux extrémités .si la balle frappe la raquette elle rebondit vers l'autre joueur.



Sommaire


- 1. Diagramme SADT niveau A-0 et A0 du casse Brique et pong
- 2. Instruction générale de la console.
- 4. Présentation des taches 1 et 2.
- 5.Les parties non validés.
- 5.Les contraints .
- 6.Conclusion.








Diagramme SADT niveau A0 du casse brique et pong







<< ClkDiv 25 MHZ>>

code

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.NUMERIC STD.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
entity ClkDiv is
    Port ( clk100, reset : in STD LOGIC; -- Horloge 100 Mhz et Reset Asynchrone
                                    -- Horloge 25 MHz
          clk25 : out STD LOGIC);
end ClkDiv;
architecture Behavioral of ClkDiv is
-- Registre Horloge 25 MHz
signal clk: std logic vector(1 downto 0);
-- Affectation Port de Sortie
c1k25<=c1k(1);
-- DIVISION PAR 4 DE L'HORLOGE 100 MHZ
process (clk100, reset)
begin
if reset = '0' then
clk <= "00";
elsif rising edge(clk100) then
clk <= clk + '1';
end if;
end process;
end Behavioral;
```



Simulation



```
Console utilisée:
set property -dict { PACKAGE PIN R10
                                                                                                                               set property -dict { PACKAGE PIN R10
                                                                                                                                                                     IOSTANDARD
                                      IOST
                                                                                                                                                                     IOSTANDARD
set property -dict { PACKAGE PIN K16
                                      IOST
                                                                                                                               set property -dict { PACKAGE PIN K16
set property -dict { PACKAGE PIN K13
                                                                                                                               set property -dict { PACKAGE PIN K13
                                                                                                                                                                     IOSTANDARD
                                      IOST
                                                            Nexys4DDR.Xdc
set property -dict { PACKAGE PIN P15
                                                                                                                               set property -dict { PACKAGE PIN P15
                                                                                                                                                                     IOSTANDARD
                                      IOST
set property -dict { PACKAGE PIN T11
                                      IOSTANDARD LVCMOS33 } [get ports { SEG[5] }]; #IO L19P T3 A10 D26 14 Sch=cf
                                                                                                                               set property -dict { PACKAGE PIN Tll
                                                                                                                                                                     IOSTANDARD
                                      IOSTANDARD LVCMOS33 } [get ports { SEG[6] }]; #IO L4P TO D04 14 Sch=cg
set property -dict { PACKAGE PIN L18
                                                                                                                               set property -dict { PACKAGE PIN L18
                                                                                                                                                                     IOSTANDARD
set property Sources H15
                                     IOSTANDARD LVCMOS33 } [get ports { SEG[7] }]; #IO_L19N_T3_A21_VREF_15 Sch=dp
                                                                                                                               set property -dict { PACKAGE PIN H15
                                                                                                                                                                     IOSTANDARD

✓ ● ∴ top(Behavioral) (top.vhd) (10)

                                                                                                                   Résultat_obtenu sur AGE_PIN J17
                                                                 orts { SEL_SEG[0] }]; #IO_L23P_T3 FOE B 15 Sch=an[0]
                                                                                                                                                                     IOSTANDARD
                                                                 orts { SEL SEG[1] }]; #IO L23N T3 FWE B 15 Sch=an[1]
                                                                                                                               set property -dict { PACKAGE PIN J18
                                                                                                                                                                     IOSTANDARD
     clk25MHz: ClkDiv(Behavioral) (clkdiv.vhd)
                                                                       IOSTANDARD
                                                                                                                                                                     IOSTANDARD
     clk25Hz: ClkAcc(Behavioral) (ClkAcc.vhd)
                                                                       SEL_SEG[4] }]; #IO L8N T1 D12 14 Sch=an[4]
                                                                       SEL_SEG[5] }]; #IO L14P T2 SRCC 14 Sch=an[5]
     switch : switch_mgr(Behavioral) (switch_mgr.vhd)
                                                                 orts { SEL_SEG[6] }]; #IO L23P T3 35 Sch=an[6]
                                                                 orts { SEL_SEG[7] }]; #IO L23N T3 A02 D18 14 Sch=an
     buttons : button_mgr(Behavioral) (button_mgr.vhd)
                                                                 orts { SEG[0] }]; #IO L24N T3 A00 D16 14 Sch=ca
     aff: aff_mgr(Behavioral) (aff_mgr.vhd)
                                                                 orts { SEG[1] }]; #IO 25 14 Sch=cb
                                                                 orts { SEG[2] }]; #IO 25 15 Sch=cc
   codeur: ip_rotary(Behavioral) (ip_rotary.vhd) (1)
                                                                       SEG[3] }]; #IO L17P T2 A26 15 Sch=cd
                                                                       SEG[4] }]; #IO L13P T2 MRCC 14 Sch=ce
                                                                 orts { SEG[5] }]; #IO L19P T3 A10 D26 14 Sch=cf
   accelero_mgr: accelero_mgr(Behavioral) (accelero_mgr.vhd) (1)
                                                                 orts { SEG[6] }]; #IO L4P TO D04 14 Sch=cg
   obj_ctrl: objects(Behavioral) (objects.vhd) (5)
                                                                       SEG[7] }]; #IO L19N T3 A21 VREF 15 Sch=dp
   game_ctrl: game(Behavioral) (game.vhd) (3)
                                                                 orts { SEL_SEG[0] }]; #IO L23P T3 FOE B 15 Sch=an[0
                                                                 orts { SEL_SEG[1] }]; #IO L23N T3 FWE B 15 Sch=an[.
     vga_ctrl : VGA(archi) (VGA.vhd)
                                                                 orts { SEL_SEG[2] }]; #IO L24P T3 A01 D17 14 Sch=an
                                                                                                                                 et property -dict { PACKAGE PIN J14
                                      IOSIANDARD EVENOSSS ; [get ports { SEL_SEG[3] }]; #IO L19P T3 A22 15 Sch=an[3]
                                                                                                                                                                     IOSTANDARD
set property -dict { rACKAGE_rim 014
                                                                                                                               set property -dict { PACKAGE PIN P14
                                                                                                                                                                     IOSTANDARD
set property -dict { PACKAGE PIN P14
                                      IOSTANDARD LVCMOS33 } [get ports { SEL_SEG[4] }]; #IO L8N T1 D12 14 Sch=an[4]
set property -dict { PACKAGE_PIN T14
                                      IOSTANDARD LVCMOS33 } [get ports { SEL_SEG[5] }]; #IO L14P T2 SRCC 14 Sch=an[5]
                                                                                                                                                                     IOSTANDARD
                                                                                                                               set property -dict { PACKAGE PIN T14
set property -dict { PACKAGE PIN K2
                                      IOSTANDARD LVCMOS33 } [get ports { SEL_SEG[6] }]; #IO L23P T3 35 Sch=an[6]
                                                                                                                               set property -dict { PACKAGE PIN K2
                                                                                                                                                                     IOSTANDARD
set property -dict { PACKAGE PIN U13
                                      IOSTANDARD LVCMOS33 } [get ports { SEL_SEG[7] }]; #IO L23N T3 A02 D18 14 Sch=an[7]
                                                                                                                               set property -dict { PACKAGE PIN U13
                                                                                                                                                                     IOSTANDARD
set property -dict { PACKAGE_PIN T10
                                      IOSTANDARD LVCMOS33 } [get ports { SEG[0] }]; #IO L24N T3 A00 D16 14 Sch=ca
                                                                                                                               set property -dict { PACKAGE_PIN T10
                                                                                                                                                                     IOSTANDARD
set property -dict { PACKAGE PIN R10
                                      IOSTANDARD LVCMOS33 } [get ports { SEG[1] }]; #IO 25 14 Sch=cb
                                                                                                                               set property -dict { PACKAGE PIN R10
                                                                                                                                                                     IOSTANDARD
```

IOSTANDARD LVCMOS33 } [get ports { SEG[2] }]; #IO 25 15 Sch=cc

set property -dict { PACKAGE PIN T10

set property -dict { PACKAGE PIN K16

IOSTANDARD

IOSTANDARD

set property -dict { PACKAGE PIN T10

set property -dict { PACKAGE PIN K16

<<Contrôleur VGA avec couleur sur 4 bits>>

L'objectif c'est de changer l'intensité de chaque couleur rouge, bleu ou vert.




- L'affichage des couleurs sur écran VGA
- En jouant avec les interrupteurs de la carte nexys 4DDR on obtient les différents couleurs

C:\Users\braha\OneDrive\Documents\sara\video-changement de teinte.mp4




<< Ajout d'un générateur de couleurs >>


Maintenant, on va ajouter un générateur de couleur pour générer une série de couleurs sur 12 bits ,sans utiliser les interrupteurs pour modifier les teintes , pour réaliser cela on va utilisé une machine à état



À l'intérieur du module générateur de couleur on va instancier 3 modules



Module **Moving Colors** comprend 5 sous modules :



Le code des différents modules

compteur_Rouge

```
library IEEE;
use IEEE.std logic 1164.all;
use IEEE.std logic unsigned.all;
entity compteur Bleue is
port( Clk10, Reset:in std logic;
     ComB: in std logic vector (1 downto 0);
     cpt_bleue: out std logic vector(4 downto 0));
end compteur Bleue;
architecture archi of compteur Bleue is
signal cptB: std logic vector(4 downto 0);
begin
process (Clk10, Reset)
begin
if(Reset='0') then cptB <="00000";
elsif(rising edge(Clk10))then
case (comB) is
            when "00" => cptB<= cptB - '1';
            when "01" => cptB <= cptB + '1';
            when "10" => cptB<= cptB;
            when others => NULL;
                     end case:
end if:
end process ;
cpt Bleue<=cptB;
end archi ;
```

Compteur_Bleu

```
library IEEE;
         use IEEE.std logic 1164.all;
         use IEEE.std logic unsigned.all;
         entity compteur Rouge is
         port( Clk10, Reset:in std logic;
               ComR: in std logic vector (1 downto 0);
               cpt_Rouge: out std logic vector(4 downto 0));
 9 🖯
         end compteur Rouge;
         architecture archi of compteur Rouge is
         |signal cptR: std logic vector(4 downto 0);
          begin
13 🖨
         process (Clk10, Reset)
         begin
15 🖯
         if (Reset='0') then cptR <="11111";
         elsif(rising edge(Clk10))then
         case (comR) is
                     when "00" => cptR<= cptR - '1';
                     when "01" => cptR <= cptR + '1';
                    when "10" => cptR<= cptR ;
                     when others => NULL;
                 end case:
23 \( \) \( \) end if:
24 🛆 🔾 end process ;
25 Cpt_Rouge<=cptR;
```

Compteur_Vert

```
library IEEE;
use IEEE.std logic 1164.all;
use IEEE.std logic unsigned.all;
entity compteur vert is
port( Clk10, Reset: in std logic;
      Comv: in std logic vector (1 downto 0);
      cpt vert: out std logic vector(4 downto 0));
end compteur vert;
architecture archi of compteur vert is
signal cptv: std logic vector(4 downto 0);
begin
process (Clk10, Reset)
begin
if(Reset='0') then cptv<="00000";
elsif(rising edge(Clk10))then
 case (comv) is
            when "00" => cptv<= cptv - '1';
           when "01" => cptv <= cptv + '1';
           when "10" => cptv<= cptv;
           when others => NULL;
        end case;
end if:
end process ;
cpt vert<=cptv;
end archi;
```

```
use ieee.std logic 1164.all;
use ieee.std logic unsigned;
entity MAE is
port
      clkl00: in std logic; --Horloge cadencé à 100MHz
      teinteR: in std logic vector (4 downto 0); --entrée indiquant l'état du compteur rouge
      teinteG: in std logic vector (4 downto 0); --entrée indiquant l'état du compteur vert
      teinteB: in std logic vector (4 downto 0); --entrée indiquant l'état du compteur bleu
      CtrlR: out std logic vector (1 downto 0); --sortie ordonnant l'augmentation, la diminution ou le maintien de la valeur de la teinte
      CtrlG: out std logic vector (1 downto 0); --sortie ordonnant l'augmentation, la diminution ou le maintien de la valeur de la teinte
      CtrlB: out std logic vector (1 downto 0); --sortie ordonnant l'augmentation, la diminution ou le maintien de la valeur de la teinte
     reset: in std logic);
end MAE;
architecture behavioral of MAE is
type etat is (Phasel, Phase2, Phase3);
signal EP, EF: etat;
begin,
                                                                      Code MAE
--registre des états
process(clk100, reset)
    if reset = '0' then EP <= Phasel;
    elsif rising edge(clk100) then EP <= EF;
    end if:
end process;
```

12

13

14 🖨

15 🖨

16

17

18

19

20 🖨

21 ¦ 22 😓

23

24 🖨


25 🖨

26 🖨		process(EP, teinteR, teinteG, teinteB)combinatoire des états futurs
27	0	begin
28 🖨	0	case(EP) is
29		when Phasel => EF <=Phasel; if teinteG = "11111" then EF <= Phase2; end if;
30		when Phase2 => EF <=Phase2; if teinteB = "11111" then EF <= Phase3; end if;
31		when Phase3 => EF <=Phase3; if teinteR = "11111" then EF <= Phase1; end if;
32 🖨		end case;
33 🖨		end process;
34 🗇		process(EP)combinatoire des sorties
35	0	begin
36 ⊖	0	case(EP) is
37 🗇	0	when Phasel =>
38	0	CtrlR <= "00";
39		CtrlG <= "01";
40 🖨		CtrlB <= "10";
41 🖯		when Phase2 =>
42		CtrlR <= "10";
43		CtrlG <= "00";
44 🖨		CtrlB <= "01";
45 🖨	0	when Phase3 =>
46		CtrlR <= "01";
47	0	CtrlG <= "10";
48 🗀	0	CtrlB <= "00";
49 🖨	0	end case;
50 🖨		end process;
51 🖨	0	end behavioral;

Phase	Teinte Rouge	Teinte Verte	Teinte Bleue
1	Diminution	Augmentation	Constante
2	Constante	Diminution	Augmentation
3	Augmentation	Constante	Diminution

On a déduit le graphe d'état à partir de ce tableau

Graphe d'état MAE



```
use IEEE.STD LOGIC 1164.ALL;
 3
          use IEEE.std logic unsigned.all;
 4 😑
          entity Moving_Colors is
 5
            Port (Clk100: in std logic;
                  Reset: in std logic;
            RED_Out, GREEN_Out, BLUE_Out: out std logic vector (3 downto 0));
8 🖨
          end Moving Colors;
 9 🖯
          architecture archi of Moving_Colors is
10
          signal clk10 : std logic;
11
          signal teinteR_signal : std logic vector (4 downto 0);
12
          signal teinteG_signal : std logic vector (4 downto 0);
13
          signal teinteB signal : std logic vector (4 downto 0);
14
          signal CtrlR_signal : std logic vector (1 downto 0);
15
          signal CtrlG_signal : std logic vector (1 downto 0);
16
          signal CtrlB signal : std logic vector (1 downto 0);
17
          begin
18
          RED Out <= teinteR signal(4 downto 1);
19
          GREEN_Out <= teinteG_signal(4 downto 1);
20
          BLUE_Out <= teinteB_signal(4 downto 1);
21 🖯
          my_al: entity work.ClkDiv10
22
23
                               clk100 => Clk100,
                                                 -- Horloge 100 Mhz
24
                                                 -- Reset Asynchrone
                               reset => Reset,
25
                               clk10 => clk10
                                                  -- Horloge 20 Hz
                 );
      CompteurR : entity work.compteur Rouge
```

```
port map (
29
                clk10 => clk10, --Horloge de 20Hz en entrée
                reset => Reset, -- Reset asynchrone actif à l'état bas
                cpt_Rouge=> teinteR_signal, --Teinte indiqué à la sortie du compteur
32
                ComR => CtrlR signal --Commande qui contrôle l'incrémentation, la décrémentation ou le maintien de la valeur du compteur
33 🖨
                         );
34 ⊖
          CompteurG : entity work.compteur vert
                         port map (
                          clk10 =>clk10,
37
                          reset => Reset, --Reset asynchrone actif à l'état bas
                           cpt_vert=> teinteG_signal, --Teinte indiqué à la sortie du compteur
39
                       Comv => CtrlG signal --Commande qui contrôle l'incrémentation, la décrémentation ou le maintien de la valeur du compteur
40 🖨
                         );
41 🖯
          CompteurB : entity work.compteur bleue
42
                         port map (
43
                             clk10 =>clk10,
44
                             reset => Reset, -- Reset asynchrone actif à l'état bas
45
                             cpt Bleue => teinteB signal, -- Teinte indiqué à la sortie du compteur
46
                       ComB => CtrlB signal --Commande qui contrôle l'incrémentation, la décrémentation ou le maintien de la valeur du compteur
47 🖨
         MAE : entity work.MAE
49
50
                     clk100 => Clk100, --Horloge cadencé à 100MHz
51
                      teinteR => teinteR signal, --entrée indiquant l'état du compteur rouge
```

Code Moving_colors

Instanciation compteur, Rouge, vert, Bleu dans le module moving colors

```
52
                      teinteG => teinteG_signal, --entrée indiquant l'état du compteur vert
53
                      teinteB => teinteB signal, --entrée indiquant l'état du compteur bleu
54
                      CtrlR => CtrlR signal, --sortie ordonnant l'augmentation, la diminution ou le maintien de la valeur de la teinte rouge
55
                      CtrlG => CtrlG signal, --sortie ordonnant l'augmentation, la diminution ou le maintien de la valeur de la teinte verte
56
                      CtrlB => CtrlB signal, --sortie ordonnant l'augmentation, la diminution ou le maintien de la valeur de la teinte bleu
57
                      reset => Reset --reset asynchrone
58 🖨
                  );
59 🖯
          end archi:
60
```


Instanciation MAE

```
\oplus
                                                                                                  \oplus
testbench.vhd
                                                                                         design.vhd
                                                                                                                                                    VHDL Design
                                                                      VHDL Testbench
  1 library IEEE;
                                                                                          12 -- Compteur pour Horloge 20 Hz
  2 use IEEE.STD_LOGIC_1164.ALL;
                                                                                          13 signal CPT20: std_logic_vector(21 downto 0);
  3 use IEEE.STD_LOGIC_UNSIGNED.ALL;
                                                                                          15 -- Signal Tampon pour l'horloge 20HZ
  5 entity simu is
                                                                                          16 signal Clk20: std_logic;
  6 end simu;
                                                                                          17
                                                                                          18
  8 architecture archi of simu is
                                                                                          19 begin
 10 signal Clk100, Reset: std_logic:='0';
                                                                                          21 -- Affectation Horloge 20hz
                                                                                                                                          Code de l'horloge 20hz
 11 signal clkmove: std_logic;
                                                                                          22 Clkmove <= Clk20;
 12
                                                                                          23
 13 begin
                                                                                                                                          utilisé pour
 15 -- Instanciation du Module à Simuler

    GESTION DES COMPTEURS DE DIVISION

                                                                                                                                          l'implémentation
 16 My_Adder: entity work.Clk
                                                                                                 ET GENERATION DE L'HORLOGE 20HZ
 17 port map(
                                                                                          28 process(clk100, reset)
                c1k100
                            => Clk100,
                                                                                          29
                reset => Reset,
                                                                                          30
                                                                                                 begin
                clkmove => clkmove
 20
                                                                                          31
 21
            );
                                                                                          32
                                                                                                     if reset = '0' then
 22
                                                                                          33
 23 -- Valeur des Entrées
                                                                                                         C1k20 <= '0'; CPT20 <= (others => '0');
                                                                                          34
 24 Clk100 <= not Clk100 after 50 ns;</p>
                                                                                          35
 25 Reset <= '1' after 10 ns;
                                                                                                      elsif rising_edge(clk100) then
                                                                                          36
 26
                                                                                          37
 27 end archi;
                                                                                                         CPT20 <= CPT20+1;
                                                                                                          if (CPT20 = "1001100010010110100000") then
                                                                                                             CPT20 <= (others => '0');
                                                                                          41
                                                                                                             Clk20<= not Clk20;
                                                                                          43
                                                                                                         end if;
                                                                                          44
                                                                                                      end if;
                                                                                          47 end process;
                                                                                          49 end archi;
```


```
VHDL Design
                                                              VHDL Testbench
                                                                               15 -- Signal Tampon pour l'horloge 10Mhz
 1 library IEEE;
2 use IEEE.STD_LOGIC_1164.ALL;
                                                                               16 signal Clk10: std_logic;
 3 use IEEE.STD_LOGIC_UNSIGNED.ALL;
                                                                               18
5 entity simu is
                                                                               19 begin
6 end simu;
                                                                               21 -- Affectation Horloge 10Mhz
                                                                                                                                  Code de l'horloge
                                                                               22 Clkmove <= Clk10;
8 architecture archi of simu is
10 signal Clk100, Reset: std_logic:='0';
11 signal clkmove: std_logic;
                                      Teste_bench
                                                                               26 -- GESTION DES COMPTEURS DE DIVISION
                                                                                                                                  10 Mhz utilisé pour
                                                                                        ET GENERATION DE L'HORLOGE 10MHZ
13 begin
                                                                               28 process(clk100, reset)
14
15 -- Instanciation du Module à Simuler
                                                                                     begin
16 My_Adder: entity work.Clk
                                                                              31
17 port map(
                                                                                                                                  la simulation
                                                                                         if reset = '0' then
             c1k100
                        => Clk100,
                                                                              32
18
                                                                               33
19
             reset => Reset,
                                                                                            Clk10 <= '0': CPT10 <= (others => '0'):
                                                                              34
             clkmove => clkmove
20
                                                                               35
21
                                                                               36
37
                                                                                         elsif rising_edge(clk100) then
23 --Valeur des Entrées
                                                                               38
                                                                                            CPT10 <= CPT10+1;
24 Clk100 <= not Clk100 after 50 ns;
25 Reset <= '1' after 10 ns;
                                                                              39
                                                                                            if (CPT10 = 101) then
                                                                                                CPT10 <= (others => '0');
27 end archi;
                                                                               41
                                                                               42
                                                                                                Clk10<= not Clk10;
28
                                                                               43
                                                                                            end if;
                                                                               44
                                                                                         end if;
                                                                               47 end process;
                                                                               49 end archi;
```




Teste_bench de Moving_Colors

```
2 :
          -- Testbench ALU--
3 -
         library IEEE;
         use IEEE.std logic 1164.all;
 5 :
          use IEEE.std logic unsigned.all;
         entity SIMU is
 7 🖨
          end SIMU;
 8 🖨
          architecture ARCHI of SIMU is
 9 ¦
          signal Clk100, Reset:std logic:='0';
10
         signal RED_Out, GREEN_Out, BLUE_Out:std logic vector (3 downto 0);
11 :
         begin
12 🖯
          my_ALU: entity work.Moving_Colors
13 🖨
          port map(Clk100, Reset, RED_Out, GREEN_Out, BLUE_Out);
14
         Clk100 <= NOT (Clk100) after 5 ns;
15
          Reset <= '1' after 2 ns;
16 🗇
          end archi:
```

Simulation






Cette fois-ci sans jouer avec les interrupteurs les niveaux des teintes changent tout seul à cause de la machine à état qui permet de changer les états d'une phase à une autre.


C:\Users\braha\OneDrive\Documents\move-colors\video_jem9.mp4



<< Gestion de la raquette avec l'encodeur rotatif >>



Graphe d'état de move




A partir de ces deux chronogrammes on a déduit le graphe d'état

```
32 entity move is
                                       Code move
      Port ( clk25 : in STD_LOGIC;
33
             Reset : in STD_LOGIC;
34
35
             QA : in STD_LOGIC;
             QB : in STD_LOGIC;
36
             rot_left : out STD_LOGIC;
37
             rot_right : out STD_LOGIC);
39 end move;
40 architecture Behavioral of move is
41 type etat is (E0,E1,E2,E3,E4,E5);
42 signal EP, EF:etat ;
43 begin
44 --process du registre d'etat--
45 process(clk25, Reset)
46 begin
47 if Reset='0' then EP <= E0;
48 elsif rising_edge(clk25) then EP<= EF;
49 end if;
50 end process:
51 -- combinatoire des états futurs--
52
53 process(EP,QA,QB)
54 begin
55 case(EP) is
56 when E0 => EF <= E0; if (QA='1' and QB='0') then EF <= E1;</p>
                       elsif (QA='1' and QB='1') then EF <= E4;
57
58
                       end if:
59 when E1 => EF <= E2;
60 when E2=> EF<= E2; if(QA='0' and QB='0') then EF<=E5;
                    elsif(QA='0' and QB='1') then EF<=E3;
61
62
                    end if:
63 when E3 => EF <= E0:
64 when E4 => EF <= E2:
65 when E5 => EF <= E0;
66 end case :
67 end process;
    --combinatoir des sorties --
69
    process(EP)
70 begin
71 case(EP) is
72 when E0 => Rot_left <= '0'; Rot_right <='0';
73 when E1 => Rot_left<= '1'; Rot_right<='0';
74 when E2 => Rot_left <= '0'; Rot_right <='0';</pre>
75 when E3 => Rot_left <= '1'; Rot_right <='0';
76 when E4 => Rot_left <= '0'; Rot_right <='1';
    when E5 => Rot_left <= '0'; Rot_right <='1';
    end case ;
78
79
    end process;
80
81 end Behavioral;
82
```

Test_bench move

```
2 -- Testbench
 3 library IEEE:
 4 use IEEE.std_logic_1164.all;
 5 use IEEE.std_logic_unsigned.all;
 7 entity SIMU is
 8 end SIMU;
10 architecture ARCHI of SIMU is
12 signal Clk25, Reset:std_logic:='0';
13 signal QA,QB:std_logic:='0';
14 signal Rot_left,Rot_right:std_logic;
15
16 begin
17
18 my_ALU: entity work.move
19 port map(Clk25, Reset, QA, QB, Rot_left, Rot_right);
20 QA <= '1' after 30 ns, '0'after 50 ns, '1'after 80 ns, '0' after 90 ns;
21 QB <= '1' after 20 ns ,'1' after 70 ns ,'0' after 100 ns;
22 Clk25<= NOT (Clk25) after 1 ns;
23 Reset<= '1' after 20 ns;
24 end archi;
```


Simulation teste bench du move



L'instanciation du module move dans le module ip_rotary


```
41 🗇
         --L'INSTANCIATION DU MODULE MOVE --
    mov: entity work.move
43
            port map (
44
                c1k25
                                      -- Horloge
                           => clk25,
45
                Reset
                           => reset,
                                       -- Reset Asynchrone
46
                Rot_left => rot_left,
47
                Rot_right => rot_right,
                                           -- Switch B du Codeur
                                          -- Comportement du Switch A (Filtre)
48
                           => ga,
49 🖨
                           => qb);
                                          -- Comportement du Switch B (Filtre)
50 :
```

<u>C:\Users\braha\OneDrive\Documents\sara\video-</u> rotatry .mp4




Après l'implémentation sur la carte la nouvelle version on a eu ce résultat

Move prend sa place dans la hiérarchie de la console



C:\Users\braha\OneDrive\Documents\ rotatry/video-1608824191 fVGLLOYK Ge17.mp4



On peut également déplacer la raquette en utilisant l'encodeur rotatif et en choisissant l'interrupteur \$15 vers le bas de la carte nexys 4DDR





Connecteur PMOD




Figure extrait du manuel de l'utilisateur

• Les parties qui ne sont pas validées :

<<Gestions du jeux >>







Figure extrait du manuel TP

```
testbench.vhd
                                                                     design.vhd
                                                  VHDL Testbench
                                                                                                                                                  VHD
  1 library IEEE;
                                                                       1 library IEEE;
 2 use IEEE.STD_LOGIC_1164.ALL;
                                                                       2 use IEEE.std_logic_1164.all;
 3 use IEEE.std_logic_unsigned.all;
                                                                       3 use IEEE.std_logic_unsigned.all;
                                       Test bench Timer
 5 entity simu is
                                                                       5 entity Timer_Lost is
 6 end simu;
                                                                         Port ( Update_Timer_Lost,Load_Timer_Lost: in std_logic:='0';
                                       Lost
                                                                                    CLK25, Reset: in std_logic;
                                                                                    Game_Lost: out std_logic:='0');
 8 architecture archi of simu is
 9 signal clk25, Reset:std_logic:='0';
                                                                          end Timer_Lost;
 10 signal
                                                                      10
   Update_Timer_Lost,Load_Timer_Lost,Game_Lost:std_logic:='
                                                                          architecture archi of Timer Lost is
                                                                      11
                                                                          signal compteur: std_logic_vector(5 downto 0);
                                                                      12
                                                                                                                                Code_Timer_Lost
 11 begin
                                                                      13
 12 My : entity work.Timer_Lost
                                                                      14
                                                                           begin
13 port map(Update_Timer_Lost,Load_Timer_Lost,clk25,Reset,
                                                                      15
   Game_Lost);
                                                                      16
                                                                              process (Reset, CLK25)
                                                                      17
                                                                            beain
15 clk25<= not(clk25) after 1 ns ;
                                                                            if(Reset='0') then compteur<=(others=>'0');
                                                                      18
16 Reset <= '1' after 1 ns ;
                                                                      19
17 Update_Timer_Lost <= '1' after 36 ns ;
                                                                            elsif (rising_edge(CLK25) ) then
                                                                      20
18 Load_Timer_Lost <= '1' after 3 ns ,'0' after 40 ns;
                                                                            if Load_Timer_Lost ='1' then compteur <=(others=>'1');
                                                                      21
                                                                            elsif Update_Timer_Lost = '1' then compteur <=compteur -'1';
 19
                                                                      22
20 end archi:
                                                                            elsif(Load_Timer_Lost ='0'and Update_Timer_Lost ='0') then compteur<=
                                                                      23
                                                                         compteur:
                                                                            end if;
                                                                      24
                                                                           end if;
                                                                      25
                                                                      26
                                                                            end process;
                                                                      27
                                                                           Game_Lost <= '1' when compteur = "000000" else '0';
                                                                      28
```






Graphe d'état de la MAE



```
signal EP, EF: etat;
36
     begin
37 process ( Reset , Clk25)
                                                                     Code MAE
39 - if reset ='0' then EP <= S0;
      elsif rising edge(Clk25) then EP <= EF;
41 \bigcirc end if;
42 end process;
43
44 🖯 process(EP, Endframe , Lost , No_Brick , Pause_Rqt , Fin_Tempo_Pause , Timer_Lost )
     begin
46 (EP) is
47 🖯 when SO => EF<=SO;if ((Pause_Rqt='l' ) and (Timer_Lost ="000000") )then EF<=S1; end if;--pause--
48 🗇
                       if((Pause_Rqt='0') and (Endframe='1') and (Timer_Lost>"000000")) then EF <= S6; end if;
49
50 	☐ when S1=> EF<=S1;
51 \(\hhharmon\) if (Pause_Rqt='0' and Fin_Tempo_Pause='1') then EF <= S2; end if;
52  when S2=> EF<=S2; --Mode actif--
53 if (Pause_Rqt='1') then EF<=S3; end if;
54 if (No_Brick='l') then EF<=S4; end if;
55 @ if(Lost='1') then EF <= S5; end if;
     when S3 => EF<=S3; if (Pause Rqt='0' and Fin tempo Pause='1') then EF<=S0; end if ;
     when S4=>EF<=S4; -- Win --
     when S5 => EF<=S0 ; --Load timer lost --
59
     when S6 => EF<=S0; --Game loste--
60
61 A end case:
62 ← end process;
64 - process(EP)
    begin
66 □ case(EP) is
67 when SO => RAZ Tempo Pause<='1'; Pause <='1'; Brick Win <='0'; Update Tempo Pause <='0'; Load Timer Lost <='0'; Update Timer Lost <='0';
68 | when S1 =>RAZ Tempo Pause<='0'; Pause <='0'; Brick Win <='0'; Update Tempo Pause <='1'; Load Timer Lost <='0'; Update Timer Lost <='0';
69 | when S2 => RAZ_Tempo_Pause<='1'; Pause <='0'; Brick Win <='0'; Update_Tempo_Pause <='0'; Load_Timer_Lost <='0'; Update_Timer_Lost <='0';
```

when S3 => RAZ_Tempo_Pause<='0'; Pause <='0'; Brick_Win <='0'; Update_Tempo_Pause <='1'; Load_Timer_Lost <='0'; Update_Timer_Lost <='0'; when S4 => RAZ_Tempo_Pause<='0'; Pause <='0'; Brick_Win <='1'; Update_Tempo_Pause <='0'; Load_Timer_Lost <='0'; Update_Timer_Lost <='0'; when S5 => RAZ_Tempo_Pause<='0'; Pause <='0'; Brick_Win <='0'; Update_Tempo_Pause <='0'; Load_Timer_Lost <='1'; Update_Timer_Lost <='0'; when S6 => RAZ_Tempo_Pause<='0'; Pause <='0'; Brick_Win <='0'; Update_Tempo_Pause <='0'; Load_Timer_Lost <='0'; Update_Timer_Lost <='0'


74 end case; 75 end process; 76 end Behavioral; • Le problème qu'on a rencontré après l'implémentation du code sur la carte nxys c'est que le système reste dans pause il ne change pas d'état.



```
28
                                                              32
                                                              35
                                                              36
-- CONTROLEUR DES JEUX CASSE BRIOUES ET PONC
       LACER CES 3 INSTRUCTIONS PAR L'INSTANCIATION DU
My: entity work.mode
port map (
                              Instanciation
    Pause_Rqt =>pause_rqt,
    Endframe =>endframe.
                               mode dans le
    Lost =>lost,
    No Brick =>no brick,
                              fichier game
    C1k25=>c1k25.
    Reset =>reset,
    Pause =>pause,
    Brick Win =>brick win ,
```

```
My: entity work. Timer Lost
     port map ( Load Timer Lost => Load Timer Lost,
               Update Timer Lost =>Update Timer Lost,
20
               Timer Lost => Timer Lost,
21
               CLK25=> CLK25,
               Reset=>Reset,
23 🖯
               Game Lost => Game Lost );
24 E
         Myy : entity work. tempo pause
         port map ( RAZ Tempo Pause => RAZ Tempo Pause,
26
                Update Tempo Pause=>Update Tempo Pause,
27
               CLK25=>CLK25,
                  Reset =>Reset.
      Fin Tempo Pause => Fin Tempo Pause );
30 □
         Myyy : entity work .MAE
       port map (C1k25 =>C1k25,
                                          Instanciation
       Reset =>Reset,
       Pause Rgt=>Pause Rgt,
       Endframe => Endframe,
                                          MAE
       Lost =>Lost.
       No Brick=>No Brick,
       Fin Tempo Pause=> Fin Tempo Pause, ,Time lost,Time
       Timer_Lost=>Timer_Lost,
        RAZ_Tempo_Pause=>RAZ_Tempo_Pause, pause dans
        Update Tempo Pause=>Update Tempo Pause,
        Load_Timer_Lost=> Load_Timer_Lost, mode
        Update Timer Lost=>Update Timer Lost,
        Pause => Pause ,
        Brick Win => Brick Win);
```

Game Lost =>lost game);



Conclusion

C'est avec regret que nous n'avons pas pu mener à termes la tache 3 et les améliorations. Néanmoins nous avons appris beaucoup de choses dans la tache 1, 2 et le reste du jeu fonctionne bien. C'était une réelle satisfaction de pouvoir mener un bien un projet d'électronique numérique et système embarqué.

