# "به نام یزدان پاک"

گزارش کار آزمایش تفریق کننده

اعضای گروه:

كيانا آقا كثيري 9831006

محمد چوپان 9831125

سارا تاجرنيا 9831016

نویسنده گزارش: کیانا آقا کثیری

تاریخ آزمایش: 1400/02/07

تاریخ تحویل گزارش: 1400/02/14

# شرح آزمایش:

۱. یک نیم تفریق گر را در سطح گیت پیادهسازی کنید.

۲. یک تمام تفریق گر را با استفاده از ماژول نیم تفریق گر که در بخش ۱ پیادهسازی شده است، پیادهسازی کنید.

(کل طرح در سطح گیت پیادهسازی نشود از ماژول بخش ۱ استفاده کنید.)

۳. با استفاده از یک جمع کننده ۴ بیتی یک جمع کننده /تفریق کننده در سطح ماژول بسازید.

(از A-B = A+B'+1 استفاده کنید.)

شكل 1: شرح آزمايش

# :HS

х	Y	(تفریق ریاضی)		x v
		borrow	sub	î
0	0	О	О	
0	1	1	1	HS
1	О	О	1	
1	1	0	0	borrow=x'.y sub=x⊕y
	C	lelay (sub) lelay (borr Cost = 3 g		' sub=x⊕y

شكل 2:طراحيHS

### **Behavior of HS:**

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity HS is
    Port ( x : in STD_LOGIC;
        y : in STD_LOGIC;
        sub : out STD_LOGIC;
        borrow : out STD_LOGIC);
end HS;


architecture Behavioral of HS is

begin
sub<=x xor y;
borrow<=(not x) and y;


>end Behavioral;
```

شكل 3: توصيف HS

### **Result of Simulation in isim:**



شكل 4: نتايج شبيه سازي




شكل 5: طراحي FS

## Behavior of FS:

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
entity FSub is
    Port ( x : in STD LOGIC;
           y : in STD LOGIC;
           z : in STD LOGIC;
           sub : out STD LOGIC;
           borrow : out STD LOGIC);
end FSub;
architecture Behavioral of FSub is
component HS is
    Port ( x : in STD LOGIC;
           y : in STD LOGIC;
           sub : out STD LOGIC;
           borrow : out STD LOGIC);
end component;
signal temp sub:std logic;
signal temp borrow:std logic;
signal temp_borrowl:std_logic;
begin
HS 1 : HS port map (x=>x,y=>y,sub=>temp_sub,borrow=>temp_borrow);
HS 2 : HS port map (x=>temp sub, y=>z, sub=>sub, borrow=>temp borrow1);
borrow<=temp borrowl or temp borrow;
```

#### Result of simulation in isim:




شكل 7: نتايج شبيه سازي

توضيح اول آزمايش:

در این آزمایش هدف پیاده سازی نیم تفریق گر، تمام تفریق گر و تفریق گر 4 بیتی می باشد که با طراحی آن توسط گیت های پایه انجام می شود.

ما در ابتدا یک نیم تفریق گر را با استفاده از گیت های پایه XOR و AND طراحی کرده ایم . سپس یک تمام تفریق گر را با استفاده از component نیم تفریق گر و اتصالات موجود در تصویر در تصویر port map کرده و یک تمام تفریق گر را شبیه سازی میکنیم.

در نهایت نیز با تعریف component تمام تفریق گر یک تفریق گر 4 بیتی ابشاری را مانند تصویر شبیه سازی میکنیم.




شكل 8:تصوير تفريق كننده ساخته شده با FS

#### Behavior of ripple\_sub:

```
library IEEE;
 use IEEE.STD_LOGIC_1164.ALL;
 entity ripple_sub is
                Port ( A : in STD LOGIC vector (3 downto 0);
                                    B : in STD LOGIC vector (3 downto 0);
                                    Bin : in STD LOGIC;
                                    sub : out STD LOGIC vector (3 downto 0);
                                    Bout : out STD LOGIC);
end ripple_sub;
 architecture Behavioral of ripple sub is
 component FSub is
             Port ( x : in STD LOGIC;
                                  y : in STD LOGIC;
                                   z : in STD LOGIC;
                                   sub : out STD LOGIC;
                                   borrow : out STD LOGIC);
 end component ;
          signal temp_borrow:std_logic_vector (2 downto 0);
 Full subtractor 1: FSub port map (x=>A(0),y=>B(0),z=>Bin,sub=>sub(0),borrow=>temp borrow(0));
Full subtractor 2: FSub port map (x=>A(1),y=>B(1),z=>temp borrow(0),sub=>sub(1),borrow=>temp borrow(1));
 \label{eq:full_subtractor_3: FSub_port_map} $$ (x=>A(2),y=>B(2),z=>temp_borrow(1),sub=>sub(2),borrow=>temp_borrow(2)); $$ (x=>A(2),y=>B(2),z=>temp_borrow(1),sub=>sub(2),borrow=>temp_borrow(2)); $$ (x=>A(2),y=>B(2),z=>temp_borrow(1),sub=>sub(2),borrow=>temp_borrow(2)); $$ (x=>A(2),y=>B(2),z=>temp_borrow(1),sub=>sub(2),borrow=>temp_borrow(2)); $$ (x=>A(2),y=>B(2),z=>temp_borrow(2),sub=>sub(2),borrow=>temp_borrow(2)); $$ (x=>A(2),y=>B(2),z=>temp_borrow(2),sub=>sub(2),borrow=>temp_borrow(2)); $$ (x=>A(2),y=>B(2),z=>temp_borrow(2),sub=>sub(2),borrow=>temp_borrow(2)); $$ (x=>A(2),y=>B(2),z=>temp_borrow(2),sub=>sub(2),borrow=>temp_borrow(2)); $$ (x=>A(2),y=>B(2),z=>temp_borrow(2)); $$ (x=>A(2),y=>B(2),z=>temp_borrow(2)); $$ (x=>A(2),y=>B(2),z=>temp_borrow(2)); $$ (x=>A(2),y=>B(2),z=>temp_borrow(2)); $$ (x=>A(2),y=>B(2),z=>temp_borrow(2)); $$ (x=>A(2),y=>temp_borrow(2)); $$ (x=>A(2),y=>t
 Full_subtractor_4: FSub port map (x=>A(3),y=>B(3),z=>temp_borrow(2),sub=>sub(3),borrow=>Bout);
 end Behavioral:
```


شكل 9: توصيف تفريق كننده ساخته شده با FS

#### Result of simulation in isim:



شكل 10: نتايج شبيه سازي

در مرحله بعدی نیز یک تفریق گر 4 بیتی را با استفاده از جمع کننده 4 بیتی به روش زیر شبیه سازی میکنیم که برای استفاده از این روش میدانیم:




شكل 11: توصيف تفريق كننده ساخته شده با جمع كننده

# Behavior of ripple\_adder:

```
library IEEE;
    use IEEE.STD LOGIC 1164.ALL;
 3
    entity Ripple_Adder is
 5
    Port ( A : in STD_LOGIC_VECTOR (3 downto 0);
       B : in STD LOGIC VECTOR (3 downto 0);
 6
       Sub : out STD LOGIC VECTOR (3 downto 0);
 8
       Bout : out STD LOGIC);
9
    end Ripple Adder;
10
    architecture Behavioral of Ripple Adder is
11
12
13
    component FA
14
   Port ( A : in STD LOGIC;
15
       B : in STD_LOGIC;
16
       Cin : in STD LOGIC;
17
       S : out STD LOGIC;
18
       Cout : out STD LOGIC);
19
20
   end component;
21
22
    signal cl,c2,c3,c4: STD_LOGIC;
23
24
   begin
25
    -- Port Mapping Full Adder 4 times
26
   FA1: FA port map( A=>A(0), B=>B(0), Cin=> '1', S=> Sub(0), Cout=> cl);
27
   FA2: FA port map( A=>A(1), B=>B(1), Cin=>c1, S=> Sub(1), Cout=> c2);
28
    FA3: FA port map( A=>A(2), B=>B(2), Cin=>c2, S=> Sub(2), Cout=>c3);
    FA4: FA port map( A=>A(3), B=>B(3), Cin=>c3, S=> Sub(3), Cout=>c4);
30
31 Bout <= not c4;
32
    end Behavioral;
33
34
35
```

شكل 12: توصيف تفريق كننده ساخته شده با جمع كننده

#### Result of simulation in isim:



شكل 13: نتايج شبيه سازي

# نتیجه گیری:

هدف نهایی آزمایش: در این آرمایش با نحوه عملکرد تفریق کننده ها نحوه عملکرد آن ها و انواع آن ها را بررسی کرده و شبیه سازی کردیم.

اینکار با شبیه سازی ماژول های نیم تفریق گر تمام تفریق گر و تفریق کننده های 4 بیتی آبشاری و تفریق کننده 4 بیتی آبشاری به وسیله جمع کننده انجام شده است.