

# "به نام یزدان پاک"

گزارش کار آزمایش چهارم

اعضای گروه:

کیانا آقا کثیری 9831006

محمد چوپان 9831125

سارا تاجرنیا 9831016

نویسنده گزارش : محمد چوپان

تاریخ آزمایش : 1400/2/1

تاریخ تحویل گزارش : 1400/2/7

## شرح آزمایش:

در این آزمایش، یک جمع‌کننده ۴ بیتی از نوع‌های زیر، طراحی و پیاده‌سازی گردد. طراحی انجام شده با زبان توصیف سخت‌افزاری VHDL و در سطح تجرید گیت انجام شود. در این پیاده‌سازی از واحدهای Full Adder و HalfAdder استفاده گردد. تهیه TestBench برای این جمع‌کننده نیز جزء الزام‌های آزمایش است.

الف) Ripple Adder (Cascaded Adder)

ب) Carry-Lookahead Adder

ج) Carry Select Adder

شکل ۱: شرح آزمایش

هدف از این آزمایش، آشنایی با چگونگی عملکرد هر یک از جمع‌کننده‌ها است. تفاوت این جمع‌کننده‌ها در سرعت محاسبه عملیات جمع می‌باشد. در این آزمایش هدف آشنایی با نحوه عملکرد و پیاده‌سازی سخت‌افزاری آن‌ها در سطح تجرید گیت است.

شکل ۲: هدف آزمایش

## خروجی‌های مورد انتظار آزمایش:

هر یک از موارد زیر باید تحویل داده شود:

- طراحی شماتیک طرح (محتوای توصیف) بر روی کاغذ
- بررسی درستی سیگنال‌های خروجی مدار مورد نظر با انجام شبیه‌سازی
- پیاده‌سازی بر روی FPGA و نیز اطمینان از درستی عملکرد آن با استفاده از ورودی‌ها و خروجی‌های قابل استفاده روی برد FPGA
- تحلیل و مقایسه سرعت عملکرد جمع‌کننده‌های فوق با یکدیگر و در عرض بیت‌های مختلف

شکل ۳: خروجی مورد انتظار آزمایش

برای ساخت یک جمع کننده ها به full adder یک بیتی نیاز داریم که خود full adder ها نیز با استفاده از half adder پیاده سازی شده اند.

لذا ابتدا باید full adder و half adder ها را پیاده سازی کنیم.

## Half Adder:

sum = A xor B

delay(sum) = d

carry = A and B

delay(carry) = d

cost = 2g

## behavioral of half adder:

```
1  library IEEE;
2
3  use IEEE.STD_LOGIC_1164.ALL;
4
5  use IEEE.STD_LOGIC_ARITH.ALL;
6
7  use IEEE.STD_LOGIC_UNSIGNED.ALL;
8
9
10 entity HA is
11
12   Port ( A,B : in  STD_LOGIC;
13
14         S,C : out  STD_LOGIC);
15
16 end HA;
17
18
19 architecture dataflow of HA is
20
21 begin
22
23   S <= A XOR B;
24
25   C <= A AND B;
26
27 end dataflow;
28
29
```


شکل 4 : توصیف half adder

## Test Bench:

```
7 uut: HA port map(  
8   a => a, b => b,  
9   s => s,  
0   c => c);  
1  
2 stim: process  
3 begin  
4  
5   a <= '0';  
6   b <= '0';  
7   wait for 20 ns;  
8  
9   a <= '0';  
0   b <= '1';  
1   wait for 20 ns;  
2  
3   a <= '1';  
4   b <= '0';  
5   wait for 20 ns;  
6  
7   a <= '1';  
8   b <= '1';  
9   wait for 20 ns;  
0  
1   wait;  
2  
3   end process;  
4  
5   end tb;  
6
```

شکل ۵ : تست بنچ half adder

## Result of simulation in isim:



شکل 6 : نتایج شبیه سازی half adder

full Adder:

sum = A xor B xor C   OR   S0 = HA(A, B)   S=HA(S0, Cin)   delay(sum) = d

carry = (A and B) or (C and B) or (A and C)   OR   carry = S1 or S2   delay(carry) = 2d

cost = 5g

behavioral of half adder:

```
1  library IEEE;
2  use IEEE.STD_LOGIC_1164.ALL;
3  use IEEE.STD_LOGIC_ARITH.ALL;
4  use IEEE.STD_LOGIC_UNSIGNED.ALL;
5
6  entity FA is
7  Port ( A, B, Cin : in STD_LOGIC;
8         S, Cout : out STD_LOGIC);
9  end FA;
10
11  architecture structural of FA is
12
13  component HA is
14  Port ( A,B : in STD_LOGIC;
15         S,C : out STD_LOGIC);
16  end component;
17
18
19  SIGNAL S0,S1,S2:STD_LOGIC;
20
21  begin
22
23  U1:HA PORT MAP(A=> A,B=> B,S=>S0,C=>S1);
24  U2:HA PORT MAP(A=> S0,B=> Cin,S=> S,C=>S2);
25  Cout <= S2 or S1;
26
27  end structural;
28
```

شکل 7 : توصیف full adder

## Test Bench:

```
7 architecture tb of fa_tb is
8   component FA is
9     Port ( A, B, Cin : in STD_LOGIC;
10          S, Cout : out STD_LOGIC);
11   end component;
12
13   signal A, B, Cin, S, Cout : STD_LOGIC;
14
15   begin
16
17     uut : FA port map(
18       A => A, B => B, Cin => Cin, S => S, Cout => Cout);
19
20     stim : process
21     begin
22
23       A <= '0';
24       B <= '0';
25       Cin <= '0';
26       wait for 10 ns;
27       assert ((S = '0') and (Cout = '0'))
28       report "test failed for input combination 000" severity error;
29
30       A <= '0';
31       B <= '0';
32       Cin <= '1';
33       wait for 10 ns;
34       assert ((S = '1') and (Cout = '0'))
35       report "test failed for input combination 001" severity error;
36
37       A <= '0';
38       B <= '1';
39       Cin <= '0';
40       wait for 10 ns;
41       assert ((S = '1') and (Cout = '0'))
42       report "test failed for input combination 010" severity error;
43
```


```

44 A <= '0';
45 B <= '1';
46 Cin <= '1';
47 wait for 10 ns;
48 assert ((S = '0') and (Cout = '1'))
49 report "test failed for input combination 011" severity error;
50
51 A <= '1';
52 B <= '0';
53 Cin <= '0';
54 wait for 10 ns;
55 assert ((S = '1') and (Cout = '0'))
56 report "test failed for input combination 100" severity error;
57
58 A <= '1';
59 B <= '0';
60 Cin <= '1';
61 wait for 10 ns;
62 assert ((S = '0') and (Cout = '1'))
63 report "test failed for input combination 101" severity error;
64
65 A <= '1';
66 B <= '1';
67 Cin <= '0';
68 wait for 10 ns;
69 assert ((S = '0') and (Cout = '1'))
70 report "test failed for input combination 110" severity error;
71
72 A <= '1';
73 B <= '1';
74 Cin <= '1';
75 wait for 10 ns;
76 assert ((S = '1') and (Cout = '1'))
77 report "test failed for input combination 111" severity error;
78 wait;

```


شکل 8 : تست بنچ full adder

Result of simulation in isim:



شکل 9: نتایج شبیه سازی full adder

## الف) Ripple adder:



شکل 10 : طراحی شماتیک ripple adder

$$\text{delay}(\text{sum}) = (2n - 1)d$$

$$\text{delay}(\text{carry}) = 2nd$$

$$\text{cost} = 5ng$$

ripple adder به این صورت کار میکند که ابتدا بیت های  $A_0$ ,  $B_0$  و  $C_{in}$  را با استفاده از FA با هم جمع میکند سپس خروجی  $S_0$  را تولید کرده و  $C_{out}$  تولید شده را به عنوان  $C_{in}$  به FA بعدی میدهد و به همین صورت پیش میرود تا تمام بیت های خروجی  $S$  و  $C_{out}$  نهایی تولید شود.



## behavioral of Ripple adder:

```
1  library IEEE;
2  use IEEE.STD_LOGIC_1164.ALL;
3
4  entity Ripple_Adder is
5  Port (  A : in STD_LOGIC_VECTOR (3 downto 0);
6        B : in STD_LOGIC_VECTOR (3 downto 0);
7        Cin : in STD_LOGIC;
8        S : out STD_LOGIC_VECTOR (3 downto 0);
9        Cout : out STD_LOGIC);
10 end Ripple_Adder;
11
12 architecture Behavioral of Ripple_Adder is
13
14
15  component FA
16  Port (  A : in STD_LOGIC;
17        B : in STD_LOGIC;
18        Cin : in STD_LOGIC;
19        S : out STD_LOGIC;
20        Cout : out STD_LOGIC);
21 end component;
22
23 signal c1,c2,c3: STD_LOGIC;
24
25 begin
26
27  -- Port Mapping Full Adder 4 times
28  FA1: FA port map( A(0), B(0), Cin, S(0), c1);
29  FA2: FA port map( A(1), B(1), c1, S(1), c2);
30  FA3: FA port map( A(2), B(2), c2, S(2), c3);
31  FA4: FA port map( A(3), B(3), c3, S(3), Cout);
32
33 end Behavioral;
```


شکل 11 : توصیف ripple adder 4 bit با استفاده از 4 full adder

## Test Bench:

```
10 COMPONENT Ripple_Adder
11 PORT (
12 A : IN std_logic_vector(3 downto 0);
13 B : IN std_logic_vector(3 downto 0);
14 Cin : IN std_logic;
15 S : OUT std_logic_vector(3 downto 0);
16 Cout : OUT std_logic
17 );
18 END COMPONENT;
19
20 --Inputs
21 signal A : std_logic_vector(3 downto 0) := "0000" ;
22 signal B : std_logic_vector(3 downto 0) := "0000";
23 signal Cin : std_logic := '0';
24
25 --Outputs
26 signal S : std_logic_vector(3 downto 0);
27 signal Cout : std_logic;
28
29 BEGIN
30
31 -- Instantiate the Unit Under Test (UUT)
32 uut: Ripple_Adder PORT MAP (
33 A => A, B => B, Cin => Cin, S => S, Cout => Cout
34 );
35
36 -- Stimulus process
37 stim_proc: process
38 begin
39 -- hold reset state for 10 ns.
40 wait for 10 ns;
41 A <= "0110";
42 B <= "1100";
43
44 wait for 10 ns;
45 A <= "1111";
46 B <= "1100";
47
48 wait for 10 ns;
49 A <= "0110";
50 B <= "0111";
51
52 wait for 10 ns;
53 A <= "0110";
54 B <= "1110";
55
56 wait for 100 ns;
57 A <= "1111";
58 B <= "1111";
59
60 wait;
61 end process;
62 END;
```


شکل 12: تست بنچ Ripple adder

## Result of simulation in isim:



شکل 13 : نتایج شبیه سازی Ripple adder

## ب) Carry\_lookahead adder:



شکل 14 : طراحی شماتیک Carry\_lookahead adder

$$\text{delay}(\text{sum}) = (2n/k + 2)d$$

$$\text{delay}(\text{carry}) = (2n/k + 1)d$$

$$\text{cost} = (n/k (3k + k(k+3)/2))g$$

Carry\_lookahead adder به این صورت کار میکند که ابتدا  $P_i = A_i + B_i$  و  $G_i = A_i \cdot B_i$  را بدست میآورد

سپس با استفاده از فرمول  $C_{n-1} = G_{n-1} + G_{n-2}.P_{n-1} + G_{n-3}.P_{n-2}.P_{n-1} + \dots + C_{in}.P_0.P_1 \dots P_{n-1}$

میتوان مقدار  $C_{out}$  را بدست آورد و پس از  $d$  زمان هم میتوان  $\text{sum} = A_i \text{ xor } B_i \text{ xor } C_{i-1}$  را بدست آورد.

## behavioral of Carry\_lookahead adder :

```
1  library IEEE;
2  use IEEE.STD_LOGIC_1164.ALL;
3
4  entity Carry_Look_Ahead is
5  Port ( A : in STD_LOGIC_VECTOR (3 downto 0);
6        B : in STD_LOGIC_VECTOR (3 downto 0);
7        Cin : in STD_LOGIC;
8        S : out STD_LOGIC_VECTOR (3 downto 0);
9        Cout : out STD_LOGIC);
10 end Carry_Look_Ahead;
11
12 architecture Behavioral of Carry_Look_Ahead is
13
14 component Partial_Full_Addder
15 Port ( A : in STD_LOGIC;
16        B : in STD_LOGIC;
17        Cin : in STD_LOGIC;
18        S : out STD_LOGIC;
19        P : out STD_LOGIC;
20        G : out STD_LOGIC);
21 end component;
22
23 signal c1,c2,c3: STD_LOGIC;
24 signal P,G: STD_LOGIC_VECTOR(3 downto 0);
25 begin
26
27 PFA1: Partial_Full_Addder port map( A(0), B(0), Cin, S(0), P(0), G(0));
28 PFA2: Partial_Full_Addder port map( A(1), B(1), c1, S(1), P(1), G(1));
29 PFA3: Partial_Full_Addder port map( A(2), B(2), c2, S(2), P(2), G(2));
30 PFA4: Partial_Full_Addder port map( A(3), B(3), c3, S(3), P(3), G(3));
31
32 c1 <= G(0) OR (P(0) AND Cin);
33 c2 <= G(1) OR (P(1) AND G(0)) OR (P(1) AND P(0) AND Cin);
34 c3 <= G(2) OR (P(2) AND G(1)) OR (P(2) AND P(1) AND G(0)) OR (P(2) AND P(1) AND P(0) AND Cin);
35 Cout <= G(3) OR (P(3) AND G(2)) OR (P(3) AND P(2) AND G(1)) OR (P(3) AND P(2) AND P(1) AND G(0)) OR (P(3) AND P(2) AND P(1) AND P(0) AND Cin);
36
37 end Behavioral;
38
```

شكل 15 : توصيف Carry\_lookahead adder 4 bit

## behavioral of Partial full adder for Gi and Pi:

```
4  entity Partial_Full_Adder is
5  Port ( A : in STD_LOGIC;
6        B : in STD_LOGIC;
7        Cin : in STD_LOGIC;
8        S : out STD_LOGIC;
9        P : out STD_LOGIC;
10       G : out STD_LOGIC);
11  end Partial_Full_Adder;
12
13  architecture Behavioral of Partial_Full_Adder is
14
15  begin
16
17    S <= A xor B xor Cin;
18    P <= A xor B;
19    G <= A and B;
20
```

شکل 16 : توصیف

Partial full adder

## Test Bench:

```
11 COMPONENT Carry_Look_Ahead
12 PORT(
13   A : IN std_logic_vector(3 downto 0);
14   B : IN std_logic_vector(3 downto 0);
15   Cin : IN std_logic;
16   S : OUT std_logic_vector(3 downto 0);
17   Cout : OUT std_logic
18 );
19 END COMPONENT;
20
21 --Inputs
22 signal A : std_logic_vector(3 downto 0) := (others => '0');
23 signal B : std_logic_vector(3 downto 0) := (others => '0');
24 signal Cin : std_logic := '0';
25
26 --Outputs
27 signal S : std_logic_vector(3 downto 0);
28 signal Cout : std_logic;
29
30 BEGIN
31   -- Instantiate the Unit Under Test (UUT)
32   uut: Carry_Look_Ahead PORT MAP (
33     A => A,
34     B => B,
35     Cin => Cin,
36     S => S,
37     Cout => Cout
38   );
39
40   -- Stimulus process
41   stim_proc: process
42   begin
43     -- hold reset state for 100 ns.
44     wait for 10 ns;
45
46     A <= "1111";
47     B <= "1111";
48     Cin <= '1';
49
50     wait for 10 ns;
51
52     A <= "1010";
53     B <= "0111";
54     Cin <= '0';
55
56     wait for 10 ns;
57
58     A <= "1000";
59     B <= "1001";
60     Cin <= '0';
61
62     wait;
63   end process;
64 END;
```

شکل 17 : تست بنچ Carry\_lookahead adder


## Result of simulation in isim:



شکل 18 : نتایج شبیه سازی Carry\_lookahead adder



### ج) Carry Select Adder:



شکل 19 : طراحی شماتیک Carry select adder

Carry select adder  $\rightarrow$  delay(sum) =  $(2n + 1)d$   
 delay(carry) =  $(12n + 2)d$   
 cost =  $13n + 5$

MUX  $\rightarrow$  delay =  $3d$   
 cost =  $(3k + 1)g$

Carry select adder به این صورت کار میکند که ابتدا جفت بیت های  $A_0, B_0$  و  $A_1, B_1$  و  $\dots, A_{n-1}$  جواب هر کدام یکبار با  $C_{in} = 0$  و یک بار با  $C_{in} = 1$  با یک FA بدست میاید تا از تاخیر بوجود آمده از Cout ها (که به عنوان  $C_{in}$  باید به ستون بعد منتقل شود) جلوگیری شود سپس با آمدن carry و با استفاده از Mux میتوان بدست آورد که کدام یک از جواب ها با  $C_{in} = 0$  یا  $1$  درست بوده و به همین ترتیب تا ستون آخر میرود.

## behavioral of Carry select adder:

```
4 entity carry_select_adder is
5   Port ( X : in STD_LOGIC_VECTOR (3 downto 0);
6         Y : in STD_LOGIC_VECTOR (3 downto 0);
7         CARRY_IN : in STD_LOGIC;
8         SUM : out STD_LOGIC_VECTOR (3 downto 0);
9         CARRY_OUT : out STD_LOGIC);
10 end carry_select_adder;
11
12 architecture Behavioral of carry_select_adder is
13
14   component FA
15   Port ( A : in STD_LOGIC;
16         B : in STD_LOGIC;
17         Cin : in STD_LOGIC;
18         S : out STD_LOGIC;
19         Cout : out STD_LOGIC);
20   end component;
21
22   component mux2_1
23   port(
24     A,B : in STD_LOGIC;
25     Sel: in STD_LOGIC;
26     Z: out STD_LOGIC
27   );
28   end component;
29
30   signal A,B,C0,C1: STD_LOGIC_VECTOR( 3 DOWNT0 0);
31   begin
32
33     FA1: FA PORT MAP(A => X(0),B => Y(0),Cin => '0' , S => A(0),Cout => C0(0));
34     FA2: FA PORT MAP(A => X(1),B => Y(1),Cin => C0(0) , S => A(1),Cout => C0(1));
35     FA3: FA PORT MAP(A => X(2),B => Y(2),Cin => C0(1) , S => A(2),Cout => C0(2));
36     FA4: FA PORT MAP(A => X(3),B => Y(3),Cin => C0(2) , S => A(3),Cout => C0(3));
37
38     FA5: FA PORT MAP(A => X(0),B => Y(0),Cin => '1' , S => B(0),Cout => C1(0));
39     FA6: FA PORT MAP(A => X(1),B => Y(1),Cin => C1(0) , S => B(1),Cout => C1(1));
40     FA7: FA PORT MAP(A => X(2),B => Y(2),Cin => C1(1) , S => B(2),Cout => C1(2));
41     FA8: FA PORT MAP(A => X(3),B => Y(3),Cin => C1(2) , S => B(3),Cout => C1(3));
42
43     MUX1: mux2_1 PORT MAP(A => A(0),B => B(0),Sel => CARRY_IN,Z => SUM(0));
44     MUX2: mux2_1 PORT MAP(A => A(1),B => B(1),Sel => CARRY_IN,Z => SUM(1));
45     MUX3: mux2_1 PORT MAP(A => A(2),B => B(2),Sel => CARRY_IN,Z => SUM(2));
46     MUX4: mux2_1 PORT MAP(A => A(3),B => B(3),Sel => CARRY_IN,Z => SUM(3));
47     MUX5: mux2_1 PORT MAP(A => C0(3),B => C1(3),Sel => CARRY_IN,Z => CARRY_OUT);
48
49   end Behavioral;
```

شکل 20: توصیف Carry select adder 4 bit با استفاده از FA و MUX



### Behavioral of Carry select adder:

```
5 port(  
6  
7 A,B : in STD_LOGIC;  
8 Sel: in STD_LOGIC;  
9 Z: out STD_LOGIC  
10 );  
11 end mux2_1;  
12  
13 architecture bhv of mux2_1 is  
14 begin  
15 process(A,B,Sel)  
16 begin  
17 if Sel = '0' then  
18 Z <= A;  
19 else  
20 Z <= B;  
21 end if;
```

شكل 21 : توصيف MUX

### Test Bench:

```
10  
11 COMPONENT carry_select_adder  
12 PORT(  
13 X : IN std_logic_vector(3 downto 0);  
14 Y : IN std_logic_vector(3 downto 0);  
15 CARRY_IN : IN std_logic;  
16 SUM : OUT std_logic_vector(3 downto 0);  
17 CARRY_OUT : OUT std_logic  
18 );  
19 END COMPONENT;  
20  
21 --Inputs  
22 signal X : std_logic_vector(3 downto 0) := "0000";  
23 signal Y : std_logic_vector(3 downto 0) := "0000";  
24 signal CARRY_IN : std_logic := '0';  
25  
26 --Outputs  
27 signal SUM : std_logic_vector(3 downto 0);  
28 signal CARRY_OUT : std_logic;  
29  
30 BEGIN  
31  
32 -- Instantiate the Unit Under Test (UUT)  
33 uut: carry_select_adder PORT MAP (  
34 X => X,  
35 Y => Y,  
36 CARRY_IN => CARRY_IN,  
37 SUM => SUM,  
38 CARRY_OUT => CARRY_OUT  
39 );  
40  
41 -- Stimulus process  
42 stim_proc: process  
43 begin  
44 -- hold reset state for 10 ns.  
45 wait for 10 ns;  
46 X <= "1011";  
47 Y <= "1111";  
48
```


```

49 wait for 10 ns;
50 X <= "0001";
51 Y <= "1010";
52
53 wait for 10 ns;
54 X <= "0111";
55 Y <= "1111";
56 wait;
57 end process;
58
59 END behavior;

```

شکل 22 : تست بنچ Carry select adder

Result of simulation in isim:



شکل 23 : نتایج شبیه سازی Carry select adder

نتیجه گیری و مقایسه سرعت جمع کننده ها :

توجه به delay و cost های بدست آمده در هر قسمت میتوان گفت:

(۱) در Ripple adder سرعت بسیار پایین است چون باید منتظر carry قبلی باشد و این جمع کننده بهینه نیست.

۲) مقدار بهینگی در CLA به K مورد نظر بستگی دارد زمانی که بخواهیم آن را به صورت آبشاری ببندیم که بدیهی است برای  $k=1$  یا  $k=n$  مناسب نیست.

۳) در Carry select adder میتوان گفت با وجود cost بیشتر از دو برابر اما سرعت به خاطر از بین بردن مقدار زیادی از تاخیر های carry میتواند مناسب باشد و اگر به یک performance measure مناسب برسیم این جمع کننده گزینه خوبی است.