"به نام یزدان پاک"

گزارش کار آزمایش دوم

اعضای گروه:

كيانا آقا كثيرى 9831006

محمد چوپان 9831125

سارا تاجرنيا 9831016

نویسنده گزارش: کیانا آقا کثیری


تاریخ آزمایش: 99/12/20

تاریخ تحویل گزارش:99/12/26

شرح آزمایش:

شرح آزمایش:

در این آزمایش، یک مالتی پلکسر، کدکننده، کدگشا و یک مقایسه گر ۴ بیتی براساس ماژولهای تکبیتی آنها طراحی و شبیه سازی گردد. طراحی انجام شده باید توسط زبان توصیف سختافزار VHDL و در سطح تجرید گیت انجام شود. تهیه TestBench برای این جمع کننده نیز جزء الزامهای آزمایش است. مدار تک بیتی مورد استفاده برای مقایسه گر مطابق با ساختار شکل ۱ پیاده سازی شود.



شكل ۱ ساختار ورودي اخروجي هاى مقايسه گر تكبيتي

شكل 1: شرح آزمايش

صورت سوال آزمایش ۲ قسمت مالتی پلکسر

یک مالتی پلکسر 1×4 (ورودی و خروجی تک بیتی) را یک بار با ساختار ارجاع شرطی و یکبار با ساختار ارجاع انتخابی به طور جداگانه پیادهسازی کنید.

سپس به وسیله یکی از ساختارهای پیادهسازی شده قسمت قبل یک مالتی پلکسر 1×16 (ورودی و خروجی تک بیتی) پیاده سازی کنید.

ساختار قسمت دو سوال همرا با اتصالات بین مالتی پلکسرها را رسم کنید(در سطح ماژول).

شكل 2: صورت سوال تغيير يافته آزمايش

خروجی مورد انتظار آزمایش:

خروجیهای مورد انتظار آزمایش:

هر یک از موارد زیر باید تحویل داده شود:


- طراحی شماتیک طرح (محتوای توصیف) به صورت فیزیکی (بر روی کاغذ)
- بررسی درستی سیگنالهای خروجی مدارهای مورد نظر با توجه به ورودیها در شبیهسازی

شکل 3: خروجی مورد انتظار آزمایش


توضيح آزمايش:

مالتي پلکسر (MUX):

با استفاده از شکل 4 که در پیش گزارش آمده یک مالتی پلکسر 4 به 1 را با استفاده از شرط های - ISE (ارجاع شرطی) و select (ارجاع انتخابی) طراحی کرده .و کد آن را با استفاده از زبان Select در پیاده سازی میکنیم. در قسمت دوم سوال یک مالتی پلکسر 16 به یک را با استفاده از طراحی انجام شده در شکل 5 انجام می دهیم. برای پیاده سازی این ماژول در زبان VHDL ابتدا Component مالتی پلکسر 4 به شکل 5 انجام می دهیم. سپس 5 نمونه از آن را ساخته و سپس ورودی و خروجی های ان را PORT MAP کرده و بهم وصل میکنیم. سپس 5 نمونه از آن را ساخته و سپس ورودی و خروجی های ان را Test Bench کردن و خروجی های مرتبط را بهم وصل میکنیم و مقادیر دل خواهی را جهت تست به آن می دهیم.



شكل 4 :طراحى MUX در سطح گيت



شكل 5: طراحي 16 MUX به 1 با استفاده از 4 MUX به 1

Behavior of 4 to 1 MUX:

(Conditional with-else)


شكل 6: توصيف مالتي پلكسر 4 به 1 با ساختار شرطي

Test Bench:

```
ENTITY MUX4X1 con tb IS
END MUX4X1 con tb;
ARCHITECTURE behavior OF MUX4X1 con tb IS
    COMPONENT MUX4X1 con
    PORT (
         input : IN std logic vector(3 downto 0);
         select1 : IN std logic vector(1 downto 0);
         output : OUT std logic
        );
    END COMPONENT;
   signal input : std logic vector(3 downto 0) := (others => '0');
   signal select1 : std logic vector(1 downto 0) := (others => '0');
   --Outputs
   signal output : std logic;
BEGIN
   uut: MUX4X1 con PORT MAP (
          input => input,
          select1 => select1,
          output => output
       );
   input<="1010" , "0101" after 400 ns;
   select1<="00","01" after 100 ns,"10" after 200 ns,"11" after 300 ns,"00" after 400 ns,"01" after 500 ns
   ,"10" after 600 ns ,"11" after 700 ns;
END;
```

شكل 7: تست بنچ مالتي پلكسر 4 به 1 با ساختار شرطي

Result of Simulation in isim:



شكل 7-1: نتايج شبيه سازي

Behavior of 4 to 1 MUX:

(with select)

شكل 8: توصيف مالتي پلكسر با استفاده از ساختار انتخابي

Test Bench:

```
--USE leee.numeric_std.ALL;
ENTITY MUX4x1 tb IS
END MUX4x1 tb;
ARCHITECTURE behavior OF MUX4x1 tb IS
  -- Component Declaration for the Unit Under Test (UU
    COMPONENT MUX4x1
    PORT (
         input : IN std logic vector(3 downto 0);
         select1 : IN std logic vector(1 downto 0);
         output : OUT std logic
        );
   END COMPONENT;
   --Inputs
   signal input : std logic vector(3 downto 0) := (others => '0');
   signal select1 : std logic vector(1 downto 0) := (others => '0');
   --Outputs
   signal output : std_logic;
BEGIN
   -- Instantiate the Unit Under Test (UUT)
   uut: MUX4xl PORT MAP (
         input => input,
         selectl => selectl,
         output => output
   input<="1010" ,"0101" after 400 ns;
   select1<="00","01" after 100 ns,"10" after 200 ns,"11" after 300 ns,"00" after 400 ns,"01" after 500 ns
   ,"10" after 600 ns ,"11" after 700 ns;
END;
```

شكل 9: تست بنچ

Result of simulation in isim:



شكل 10: نتايج شبيه سازي

Behavior of 16 to 1 MUX:


```
entity MUX16x1 is
    Port (input: in STD LOGIC VECTOR (15 DOWNTO 0);
           select1 : in STD_LOGIC_VECTOR (3 DOWNTO 0);
           output : out STD LOGIC);
end MUX16x1:
architecture Behavioral of MUX16x1 is
  signal out_mux :STD_LOGIC_VECTOR (3 DOWNTO 0);
   component MUX4x1 is
    Port (input: in STD LOGIC VECTOR (3 DOWNTO 0);
          selectl : in STD LOGIC VECTOR (1 DOWNTO 0);
          output : out STD LOGIC);
end component MUX4x1;
begin
mux1: MUX4x1 port map (input=>input(3 downto 0),select1=>select1(1 downto 0),output=>out mux(0));
mux2: MUX4xl port map (input=>input(7 downto 4),selectl=>selectl(1 downto 0),output=>out mux(1));
mux3: MUX4xl port map (input=>input(11 downto 8), selectl=>select1(1 downto 0), output=>out mux(2));
mux4: MUX4x1 port map (input=>input(15 downto 12), select1=>select1(1 downto 0), output=>out mux(3));
mux5: MUX4xl port map (input=>out mux(3 downto 0), selectl=>select1(3 downto 2),output=>output);
end Behavioral;
```

شكل 11: توصيف مالتي پلكسر 16 به يک در سطح گيت

Test Bench:

```
selectl<="0000"
"0001" after 100 ns,
                                     ENTITY MUX16x1 tb IS
"0010" after 200 ns,
                                     END MUX16x1 tb;
"0011" after 300 ns,
"0100" after 400 ns,
                                    ARCHITECTURE behavior OF MUX16x1 tb IS
"0101" after 500 ns,
"0110" after 600 ns,
                                       COMPONENT MUX16x1
"Olll" after
                    700 ns,
                                       PORT (
"1000" after 800 ns,
                                          input : IN std logic vector(15 downto 0);
"1001" after 900 ns,
                                          select1 : IN std_logic_vector(3 downto 0);
"1010" after 1000 ns, "1011" after 1100 ns,
                                          output : OUT std_logic
"1100" after 1200 ns,
                                       END COMPONENT;
"1101" after 1250 ns,
"lll0" after
                    1300 ns.
"1111" after 1400 ns,
                                      signal input : std_logic_vector(15 downto 0) := (others => '0');
"00000" after 1500 ns,
                                      signal select1 : std logic vector(3 downto 0) := (others => '0');
"0001" after 1600 ns,
                                      --Outputs
                                      signal output : std logic;
"0011" after 1800 ns,
"0100" after 1900 ns,
                                      -- No clocks detected in port list. Replace <clock> below with
                                      -- appropriate port name
"0101" after 2000 ns,
                                    BEGIN
"0110" after 2100 ns,
"0111" after 2200 ns,
                                      -- Instantiate the Unit Under Test (UUT)
"1000" after 2300 ns,
                                      uut: MUX16x1 PORT MAP (
"1001" after
                    2400 ns,
                                          input => input,
"1010" after 2500 ns,
                                          selectl => selectl,
"1011" after 2600 ns,
                                          output => output
"1100" after 2700 ns,
"1101" after 2800 ns,
                                      input<="10101010101110101", "0100000111101011" after 1400 ns;
"1110" after 2900 ns,
                                      select1<="0000".
"1111" after 3000 ns;
                                      "0001" after 100 ns,
  Clock process defini1 "0010" after 200 ns,
```

Result of simulation in isim:




شكل 13: نتايج شبيه سازي

بخش دوم:

(Encoder) انكودر:

در این بخش هدف ما توصیف یک انکودر 4 به 2 در زبان VHDL در سطح گیت می باشد . این طراحی با استفاده از دستورات زبان و مدار طراحی شده در پیش گزارش انجام میدهیم. در شکل زیر یک انکودر الویت دار رسم شده است.



شكل 14: مدار انكودر الويت دار در سطح گيت

Behavior of 4 to 2 Encoder:


شکل 15:توصیف انکودر در سطح گیت

Test Bench:

```
v -/ v
      );
input<="00000",
"0001" after 100ns,
                                        ENTITY Encoder_tb IS
"0010" after 200ns.
                                        END Encoder tb;
                                        ARCHITECTURE behavior OF Encoder tb IS
"0011" after 300ns,
"0100" after 400ns,
                                            COMPONENT EncoderD4x2
                                            PORT (
"0101" after 500ns.
                                               input : IN std_logic_vector(3 downto 0);
                                               output : OUT std_logic_vector(1 downto 0);
"0110" after 600ns.
                                               v : OUT std_logic
"0111" after 700ns,
                                           END COMPONENT:
"1000" after 800ns,
                                           -- Inputs
"1001" after 900ns,
                                           signal input : std_logic_vector(3 downto 0) := (others => '0');
"1010" after 1000ns,
                                           --Outputs
"1011" after 1100ns,
                                          signal output : std_logic_vector(1 downto 0);
                                          signal v : std logic;
"1100" after 1200ns,
                                           -- No clocks detected in port list. Replace <clock> below with
                                          -- appropriate port name BEGIN
"1101" after 1300ns,
"1110" after 1400ns,
                                           -- Instantiate the Unit Under Test (UUT)
                                           uut: EncoderD4x2 PORT MAP (
"11111" after 1500ns;
                                                input => input.
                                                output => output,
-- Clock process definitions
```

شكل 16: تست بنچ انكودر 4 به 2

Result of simulation in isim:




شكل 17: نتايج شبيه سازي

بخش سوم:

دیکودر (Decoder):

در این بخش هدف ما توصیف یک دیکودر 2 به 4 در زبان VHDL در سطح گیت می باشد . این طراحی با استفاده از دستورات زبان و مدار طراحی شده در پیش گزارش انجام میدهیم.



شكل 18: مدار رسم شده ديكودر 2 به 4

Behavior of 2 to 4 Decoder:

```
entity Decoder2x4 is
   Port ( input : in STD_LOGIC_VECTOR (1 DOWNTO 0);
        enable : in STD_LOGIC;
        output : out STD_LOGIC_VECTOR (3 DOWNTO 0));
end Decoder2x4;


architecture Behavioral of Decoder2x4 is
   signal ands:std_logic_vector (3 downto 0);
begin
   ands(3)<=enable and input(0) and input (1);
   ands(2)<=enable and (not input(0)) and input (1);
   ands(1)<=enable and input(0) and not (input (1));
   ands(0)<=enable and (not input(0)) and (not input (1));
   output<=ands;
end Behavioral;</pre>
```

شكل 19: توصيف ديكودر 2 به 4 در سطح گيت

Test Bench:

```
ENTITY Decoder tb IS
END Decoder tb;
ARCHITECTURE behavior OF Decoder tb IS
    COMPONENT Decoder2x4
    PORT (
         input : IN std logic vector(1 downto 0);
         enable : IN std_logic;
         output : OUT std logic vector(3 downto 0)
   END COMPONENT;
   signal input : std_logic_vector(1 downto 0) := (others => '0');
   signal enable : std logic := '0';
   signal output : std_logic_vector(3 downto 0);
   -- No clocks detected in port list. Replace <clock> below with
   -- appropriate port name
BEGIN
   -- Instantiate the Unit Under Test (UUT)
   uut: Decoder2x4 PORT MAP (
         input => input,
         enable => enable,
         output => output
        );
   enable<='0','1' after 100 ns;
  input<="10","00" after 100 ns ,"01" after 200 ns ,"10" after 300 ns,"11" after 400 ns;
END;
```

Result of simulation in isim:




شكل 21: نتايج شبيه سازي ديكودر

بخش چهارم:

مقایسه گر (Comparator)

در این بخش ابتدا یک مقایسه کننده تک بیتی را در سطح گیت در زبان VHDL با استفاده از مدار های طراحی شده در پیش گزارش توصیف میکنیم. سپس با استفاده از 4 مقایسه گر تک بیتی یک مقایسه گر بیتی برابر بیتی را طراحی میکنیم. که ابتدا از با ارزش ترین بیت شروع به مقایسه کرده و در هر مرحله در صورت برابر بودن آن دو بیت به بیت کم ارزش تر مراجعه میکنیم. در زبان VHDL ابتدا Component مقایسه گر تک بیتی را برای مقایسه گر 4 بیتی تعریف میکنیم. سپس 4 نمونه از آن را ساخته و ورودی و خروجی ها را با استفاده از Port MAP به هم وصل می کنیم و در نهایت نیز با نوشتن حالت های مختلف در Test Bench این دو مقایسه گر خود را آزمایش میکنیم و با استفاده شبیه سازی نتیجه آن را مشاهده میکنیم.



شكل 22: توصيف مقايسه گر 4 بيتي با استفاده از تک بيتي

Behavior of 1 bit comparator:

```
entity bit comp is
      Port (A: in STD_LOGIC;
B: in STD_LOGIC;
GT1: in STD_LOGIC;
EQ: in STD_LOGIC;
                LT : in STD
A_GT_B : out
A_EQ_B : out
                              STD_LOGIC;
                                    STD_LOGIC;
                A LT B : out
                                    STD LOGIC);
end bit_comp;
architecture Behavioral of bit_comp is
    signal equal: std_logic;
signal GTlll:std_logic;
signal LTl:std_logic;
    signal great:std logic;
    signal less:std_logic;
begin
 equal<= A xnor B;
 GT111<= A and (not B) ;
 LT1<= (not A) and B;
 great<=equal and (
less<= equal and LT;</pre>
 A_EQ_B<= EQ and equal ;
A_GT_B<= gtll1 or great;
A_LT_B<= LT1 or less;
end Behavioral;
```

شكل 23: توصيف مقايسه گر تک بيتي


Test Bench:

```
BEGIN
   -- Instantiate the Unit Under Test (UUT)
   uut: bit comp FORT MAP (
          A => A,
          B => B,
          GT1 => GT1,
          EQ => EQ,
          LT => LT,
          A GT B => A GT B,
          A EQ B => A EQ B,
          A LT B => A LT B
        );
  A<='0' ,'1' after 500 ns;
  B<='0','1' after 300 ns,'0' after 500 ns;
  GT1<='0','1' after 100 ns;
   EQ<='1','0' after 100 ns,'1' after 200 ns;
   LT<='0','1' after 100 ns,'0' after 200 ns;
FND.
```

```
ENTITY comprator lbit IS
END comprator_lbit;
ARCHITECTURE behavior OF comprator_lbit IS
    -- Component Declaration for the Unit Un
    COMPONENT bit_comp
    PORT (
         A : IN std_logic;
         B : IN std logic;
         GT1 : IN std logic;
         EQ : IN std logic;
         LT : IN std logic;
         A_GT_B : OUT std_logic;
A_EQ_B : OUT std_logic;
         A LT B : OUT std logic
        );
    END COMPONENT;
   --Inputs
   signal A : std_logic := '0';
   signal B : std_logic := '0';
   signal GT1 : std_logic := '0';
   signal EQ : std_logic := '0';
   signal LT : std_logic := '0';
   --Outputs
   signal A_GT_B : std_logic;
   signal A EQ B : std logic;
   signal A_LT_B : std_logic;
   -- No clocks detected in port list. Repla
   -- appropriate port name
BEGIN
```

شكل 24: تست بنچ

Result of simulation in isim:



شكل 25: نتايج شبيه سازي

حال با استفاده از 4 مقایسه گر تک بیتی یک مقایسه گر 4 بیتی زا توصیف میکنیم.

Behavior of 4 bit comparator:

```
entity comprator 4bit is
   Port ( A : in STD LOGIC VECTOR (3 DOWNTO 0);
          B : in STD LOGIC VECTOR (3 DOWNTO 0);
          GT1 : in STD LOGIC;
         EQ : in STD LOGIC;
          LT : in STD LOGIC;
          A GT B : out STD LOGIC;
          A EQ B : out STD LOGIC;
          A LT B : out STD LOGIC);
end comprator 4bit;
architecture Behavioral of comprator 4bit is
signal GT111 :STD LOGIC VECTOR (2 DOWNTO 0);
signal EQ1 :STD LOGIC VECTOR (2 DOWNTO 0);
signal LT1 :STD LOGIC VECTOR (2 DOWNTO 0);
      component bit comp is
   Port ( A : in STD LOGIC;
          B : in STD LOGIC;
          GT1 : in STD LOGIC;
         EQ : in STD LOGIC;
         LT : in STD LOGIC;
          A GT B : out STD LOGIC;
          A EQ B : out STD LOGIC;
          A LT B : out STD LOGIC);
end component bit comp;
  compl:bit comp port map (A=>A(0), B=>B(0), GT1=>GT1, EQ=>EQ, LT=>LT, A GT b=>GT111(0), A EQ B=>EQ1(0), A LT B=>LT1(0));
  comp2:bit comp port map (A=>A(1),B=>B(1),GT1=>GT111(0),EQ=>EQ1(0),LT=>LT1(0),A GT B=>GT111(1),A EQ B=>EQ1(1),A LT B=>LT1(1));
  comp3:bit comp port map (A=>A(2), B=>B(2), GT1=>GT111(1), EQ=>EQ1(1), LT=>LT1(1), A GT B=>GT111(2), A EQ B=>EQ1(2), A LT B=>LT1(2));
  comp4:bit comp port map (A=>A(3),B=>B(3),GT1=>GT111(2),EQ=>EQ1(2),LT=>LT1(2),A GT B=>A GT B,A EQ B=>A EQ B,A LT B=>A LT B);
end Behavioral;
```

شکل 26: توصیف مقایسه گر 4 بیتی در زبان


Test Bench:

```
uut: comprator 4bit PORT MAP (
         A => A,
         B => B,
         GT1 => GT1,
         EQ => EQ.
         LT => LT,
         A GT B => A GT B,
         A EQ B => A EQ B,
         A LT B => A LT B
       );
  -- Clock process definitions
   A<="0001" ,"1001" after 500 ns;
 B<="0001","1111" after 300 ns,"0111" after 500 ns;
 GT1<='0','1' after 100 ns;
  EQ<='1','0' after 100 ns,'1' after 200 ns;
  LT<='0','1' after 100 ns,'0' after 200 ns;
END;
```

```
ENTITY comprator4_tb IS
END comprator4 tb;
ARCHITECTURE behavior OF comprator4 tb IS
  - Component Declaration for the Unit Under Test (UUT
    COMPONENT comprator_4bit
         A : IN std_logic_vector(3 downto 0);
         B : IN std logic vector (3 downto 0);
         GT1 : IN std logic;
         EQ : IN std logic;
         LT : IN std logic;
         A_GT_B : OUT std_logic;
         A EQ B : OUT std logic;
         A LT B : OUT std logic
    END COMPONENT;
    -Inputs
  signal A : std_logic_vector(3 downto 0) := (others => '0');
  signal B : std logic vector(3 downto 0) := (others => '0');
  signal GT1 : std logic := '0';
   signal EQ : std_logic := '0';
   signal LT : std logic := '0';
                                    --Outputs
   signal A GT B : std logic;
   signal A EQ B : std logic;
   signal A LT B : std logic;
   -- No clocks detected in port list. Replace <clock> below with
   -- appropriate port name
```

شكل 27: تست بنچ

Result of simulation in isim:



نتيجه گيري:

به طور کلی و در این آزمایش هدف آشنایی با نحوه عملکرد و پیاده سازی هر یک از مدارهای پایه در سطح تجرید گیت است.و یادگیری بهتر زبان VHDL و کار با ساختار ارجاع شرطی و ارجاع انتخابی که با پیاده سازی ماژول های مالتی پلکسر این کار را انجام دادیم . سپس یاد آوری درس مدار منطقی و آموزش کار با زبان VHDL که با استفاده از ماژول های دیکودر انکودر و مقایسه گر ها این کار به درستی انجام شد.