"به نام یزدان پاک"

گزارش کار آزمایش دوم اعضای گروه:

كيانا آقا كثيرى 9831006

محمد چوپان 9831125

سارا تاجرنيا 9831016

نویسنده گزارش: سارا تاجرنیا

تاریخ آزمایش: 99/12/20

تاریخ تحویل گزارش:99/12/26

شرح آزمایش:

- ۱) یک فلیپفلاپ از نوع (D(DFF) با سیگنال Reset ناهمگام (asynchronous) در منطق منفی (active low) طراحی کنید.
 - ۲) یک فلیپفلاپ از نوع (T(TFF با سیگنال Reset ناهمگام طراحی کنید.
- ۳) یک Ripple Counter ۴ بیتی که نمونهای از شمارندههای ناهمگام میباشد را با استفاده از TFF ساخته شده در (۲) طراحی
 کنید.
- ۴) مدار یک Sequence detector برای رشتهی "۱۱۰۱" را ابتدا به صورت Mealy و سپس Moore طراحی کرده و آن را با استفاده از زبان VHDL طراحی کنید.
 - ۵) مداری طراحی کنید که رخداد هر یک از دو رشته "۱۱۰" و "۱۰۱۰" را در ورودی تشخیص دهد.

شكل : 1 شرح آزمايش

خروجیهای مورد انتظار آزمایش:


هریک از بخشهای این آزمایش در قالبهای زیر به ترتیب تحویل مدرس آزمایشگاه گردد:

- طراحی شماتیک طرح (محتوای توصیف) بر صورت فیزیکی
 - پیادهسازی مدارها با استفاده از زبانهای توصیف
- شبیه سازی مدارهای توصیف شده و تهیه Testbench برای آن و نشان دادن درستی عملکرد آنها.
- سنتز و پیادهسازی مدارها بر روی برد FPGA و اثبات درستی عملکرد مدارها. (برای استفاده از کلاک برد و مشاهده نتایج نیاز به کاهش فرکانس برد میباشد، بدین جهت متناسب با شرایط کلاس این کاهش فرکانس توسط مدرس آزمایشگاه و یا دانشجویان انجام گیرد.)


شکل :2خروجی مورد انتظار آزمایش

DFF

فلیپ فلاپ D ، بدون شک یکی از مهمترین انواع فلیپ فلاپهای کلاکدار است؛ زیرا این فلیپ فلاپ اطمینان حاصل میکند که ورودی های R و S به صورت همزمان با یکدیگر در سطح منطقی صفر نباشند. فلیپ فلاپ D ، از یک فلیپ فلاپ D ساخته شده است که یک معکوسکننده بین ورودی های D و D افزوده شده است و داده ورودی تکی D مطابق شکل زیر به فلیپ فلاپ وارد میشود. این داده ورودی تکی که با عنوان D مشخص میشود، بدون تاخیر به ورودی D فلیپ فلاپ اعمال میشود. همچنین معکوس شده ورودی D را به ورودی D را به ورودی D فلیپ فلاپ وارد میکنند. بنابر این از یک فلیپ فلاپ حساس به سطح D ایجاد میشود که در آن D و D است.



asynchrone DFF **3**: شکل



شکل :asynchrone DFF 4 با گیت های پایه


```
entity DFF is
   Port ( input : in STD LOGIC;
           clk : in STD LOGIC;
           reset : in STD LOGIC;
           output : out STD LOGIC);
end DFF;
architecture Behavioral of DFF is
begin
REG:process(reset, clk)
begin
   if(reset='0') then
   --active low
      output<='1';
   else if(clk' event and clk='l') then
     output <= not input;
     end if;
   end if;
end process;
end Behavioral;
```

reset با سیگنال DFF شکل 5: شکل

```
-- Inputs
   signal input : std logic := '0';
   signal clk : std logic := '0';
   signal reset : std logic := '0';
   --Outputs
  signal output : std logic;
  -- Clock period definitions
   constant clk period : time := 40 ns;
BEGIN
   -- Instantiate the Unit Under Test (UUT)
   uut: DFF PORT MAP (
          input => input,
          clk => clk,
         reset => reset,
         output => output
        );
   -- Clock process definitions
   clk process :process
  begin
      clk <= '0';
      wait for clk period/2;
      clk <= '1';
      wait for clk period/2;
   end process;
   input<='1','0' after 90 ns,'1' after 150 ns,'0' after 200 ns;
   reset<='0','1' after 100 ns;
  -- Stimulus process
```

شکل :6 تست بنچ DFF با سیگنال


Result of Simulation in isim:



شکل :7 نتایج شبیه سازی

TFF

اشاره دارد. زمانی که کلید متصل به یک (Toggle) به حرف اول کلمه تاگل T در نامگذاری فلیپ فلاپهای نوع T حرف لامپ را تاگل کنید، در واقع حالت منطقی آنها را از یک سطح منطقی به سطح منطقی دیگر تغییر میدهید. این دقیقا مشابه پدیده ای است که در آن، یک ورودی با سطح منطقی یک برای یک فلیپ فلاپ فراهم میکنید. در این شرایط اگر خروجی خود در سطح منطقی یک قرار داشته باشد، به سطح صفر منطقی تغییر میکند و اگر خود در سطح منطقی صفر باشد، به منطقی، باعث میشود که فلیپ فلاپ حالت خروجی فعلی LOW یک منطقی تغییر سطح میدهد. یک ورودی سطح صفر یا در زیر آورده شده است Tخود را حفظ کند.



TFF 8: شكل


```
--use unibin.vcomponents.aii;
entity TFF is
    Port ( input : in STD LOGIC;
           clk : in STD LOGIC;
          reset : in STD LOGIC;
           output : out STD LOGIC);
end TFF:
architecture Behavioral of TFF is
   signal outputl:std logic;
begin
  reg:process(reset,clk)
   if (reset='0') then
      output1<='0';
   else if (clk'event and clk='l') then
         if input='0' then
         -- it must be output1<=output1 but it's avtive low
            output1 <= output1;
        elsif input='l' then
         -- it must be output1<=not(output1) but it's avtive low
         output1 <= not(output1);
        end if;
         end if;
   end if:
end process;
   output <= output1;
end Behavioral:
```

شكل :9 ساختار TFF با سيگتال reset

```
BEGIN
   -- Instantiate the Unit Under Test (UUT)
   uut: TFF PORT MAP (
         input => input,
         clk => clk,
         reset => reset,
         output => output
       );
   -- Clock process definitions
   clk process :process
  begin
     clk <= '0';
     wait for clk_period/2;
     clk <= '1';
     wait for clk_period/2;
   end process;
   input<='1','0' after 90 ns,'1' after 150 ns,'0' after 200 ns,'1' after 250 ns,'1' after 300 ns;
   reset<='0','1' after 100 ns;
END;
```

reset با سیگنال TFF شکل عنال 10: شکل


Result of Simulation in isim:



شکل :11 نتایج شبیه سازی

Ripple Counter

شمارنده ای که از فیلپ فلاپهای سری تشکیل می شود وقتی که وضعیت اولین فیلپ فلاپ تغییر می کند روی دومی اثر می گذراد و این روند به همین ترتیب تا تغییر وضعیت آخرین فلیپ فلاپ ادامه می یابد.



شکل :12 شکل Ripple counter ۴ بیتی با استفاده از TFF


```
entity ripple is
    Port ( clk : in STD LOGIC;
           reset : in STD LOGIC;
           output : out STD LOGIC vector (3 downto 0));
end ripple;
architecture Behavioral of ripple is
   component TFF is
   Port ( input : in STD LOGIC;
           clk : in STD LOGIC;
           reset : in STD LOGIC;
           output : out STD LOGIC);
   end component TFF;
   signal temp_out:std_logic_vector (3 downto 0);
begin
  TFF1: TFF port map(input=>'1',clk=>clk,reset=>reset,output=>temp out(0));
  TFF2: TFF port map(input=>'1',clk=>temp out(0),reset=>reset,output=>temp out(1));
  TFF3: TFF port map(input=>'1',clk=>temp out(1),reset=>reset,output=>temp out(2));
  TFF4: TFF port map(input=>'1',clk=>temp out(2),reset=>reset,output=>temp out(3));
   output<=temp out;
```

شکل :13 ساختار Ripple counter ۴ بیتی با استفاده از

```
BEGIN
  -- Instantiate the Unit Under Test (UUT)
  uut: ripple PORT MAP (
          clk => clk,
         reset => reset,
         output => output
        );
  -- Clock process definitions
  clk process :process
  begin
     clk <= '0';
     wait for clk period/2;
     clk <= '1';
      wait for clk period/2;
  end process;
  reset<='1','0' after 200 ns,'1' after 250 ns;
```

شکل :**14** تست بنچ Ripple counter ۴ بیتی با استفاده از

Result of Simulation in isim:




شكل: 15 نتايج شبيه سازى

```
entity SD 1101 mealy is
    Port ( input : in STD LOGIC;
           clk : in STD_LOGIC;
           output : out STD LOGIC);
end SD 1101 mealy;
architecture Behavioral of SD 1101 mealy is
type state_t is (init , s0 , s1,s2);
   signal state : state t := init;
   signal next state : state t := init;
   signal temp:std logic;
begin
   CMB : process(state , input)
   begin
   temp<='0';
   case state is
         when init=>
               if(input = '1') then
                     next state <= s0;
               else
                     next state <= init ;
               end if;
         when s0=>
            if (input = 'l') then
                     next_state <= sl;
               else
                     next state <= init ;
               end if;
         when sl=>
                  if(input = '1') then
                     next state <= sl;
                  else
                     next state <= s2;
               end if;
         when s2=>
            if(input = '1') then
                     temp<='1';
                     next_state <= s0;
               else
                     next state <= init ;
               end if;
   end case;
   end process;
  REG : process(clk)
  begin
     if(clk'event and clk = 'l') then
              state <= next_state;
   end if;
     end process;
  output <= temp;
end Behavioral;
```

```
BEGIN
  -- Instantiate the Unit Under Test (UUT)
   uut: SD 1101 mealy PORT MAP (
         input => input,
         clk => clk,
         output => output
   -- Clock process definitions
   clk process :process
   begin
      clk <= '0';
      wait for clk period/2;
      clk <= '1';
     wait for clk_period/2;
   end process;
  input<='0','1' after 50 ns,'1' after 100 ns,'0' after 150 ns,'1' after 200 ns,'1' after 250 ns,'0' after 300 ns;
END;
```

Mealy به صورت sequence detector بنچ

Result of Simulation in isim:



شكل :18 نتايج شبيه سازى


Detector 1101 moore

```
entity SD 1101 moore is
    Port ( input : in STD LOGIC;
           clk : in STD LOGIC;
           output : out STD_LOGIC);
end SD_1101_moore;
architecture Behavioral of SD_1101_moore is
   type state_t is (init , s0 , s1,s2,s3);
  signal state : state t := init;
  signal next_state : state_t := init;
begin
  CMB : process(state , input)
  begin
  case state is
        when init=>
               if (input = '1') then
                    next_state <= s0;
               else
                    next_state <= init ;
               end if;
         when s0=>
            if(input = 'l') then
                    next_state <= sl;
                    next state <= init;
               end if;
         when sl=>
                  if (input = 'l') then
                    next_state <= s1;
                  else
                     next_state <= s2;
               end if;
         when s2=>
            if(input = 'l') then
                     next_state <= s3;
                     next_state <= init ;
               end if;
         when s3=>
            if(input = 'l') then
                     next_state <= sl;
                     next state <= init ;
               end if;
   end case;
   end process;
   REG : process(clk)
      if(clk'event and clk = 'l') then
              state <= next_state;
   end if;
      end process;
   output<='1' when state=s3 else
            '0';
end Behavioral;
```

```
BEGIN
   -- Instantiate the Unit Under Test (UUT)
   uut: SD 1101 moore PORT MAP (
         input => input,
         clk => clk,
         output => output
       );
   -- Clock process definitions
   clk_process :process
   begin
     clk <= '0';
     wait for clk period/2;
     clk <= '1';
     wait for clk_period/2;
   end process;
  input<='0','1' after 50 ns,'1' after 100 ns,'0' after 150 ns,'1' after 200 ns,'1' after 250 ns,'0' after 300 ns;
END;
```

شكل :20 تست بنچ sequence detector به صورت

Result of Simulation in isim:



شكل :21 نتايج شبيه سازى


```
entity SD both is
    Port ( input : in STD LOGIC;
          clk : in STD LOGIC;
          output : out STD LOGIC);
end SD both;
architecture Behavioral of SD both is
   component SD 1101 moore is
   Port ( input : in STD LOGIC;
           clk : in STD LOGIC;
          output : out STD LOGIC);
end component SD 1101 moore;
component SD 0101 mealy is
    Port ( input : in STD LOGIC;
         clk : in STD LOGIC;
          output : out STD LOGIC);
end component SD 0101 mealy;
   signal temp:std logic vector (1 downto 0);
begin
   SD1: SD 1101 moore port map (input=> input, clk=>clk, output=>temp(0));
   SD2: SD 0101 mealy port map (input=> input, clk=>clk, output=>temp(1));
   output<=(temp(0)) or (temp(1));
end Behavioral;
```

شكل**22**: ساختار Both Detector براي رشته هاي "0110" و "0101"

```
BEGIN
   -- Instantiate the Unit Under Test (UUT)
   uut: SD_both PORT MAP (
          input => input,
         clk => clk,
         output => output
   -- Clock process definitions
   clk_process :process
   begin
      clk <= '0';
      wait for clk_period/2;
     clk <= '1';
      wait for clk period/2;
   end process;
 input<-'1','0' after 50 ns,'1' after 100 ns,'0' after 150 ns,'1' after 200 ns,'0' after 250 ns,'1' after 300 ns,'0' after 400 ns,'1' after 450
   -- Stimulus process
END;
```

شكل**23**: تست بنچ Both Detector

Result of Simulation in isim:



شكل :24 نتايج شبيه سازى

نتیجه گیری:

در این آزمایش کار با مدار های ترتیبی و ترکیبی و DFF و TFF را مورد بررسی قرار دادیم که هر کدام را به طور کامل شرح دادیم.