"به نام یزدان پاک"

گزارش کار آزمایش چهارم

اعضای گروه:

كيانا آقا كثيرى 9831006

محمد چوپان 9831125

سارا تاجرنيا 9831016

نویسنده گزارش: محمد چوپان

تاریخ آزمایش: 1400/2/1

تاریخ تحویل گزارش:7/2/1400

شرح آزمایش:

در این آزمایش، یک جمع کننده ۴ بیتی از نوعهای زیر، طراحی و پیاده سازی گردد. طراحی انجام شده با زبان توصیف سخت افزاری VHDL و Full Adder و HalfAdder استفاده گردد. تهیه TestBench برای این جمع کننده نیز جزء الزامهای آزمایش است.

Ripple Adder (Cascaded Adder) (الف

ب) Carry-Lookahead Adder

Carry Select Adder (ج

شکل ۱: شرح آزمایش

هدف از این آزمایش، آشنایی با چگونگی عملکرد هر یک از جمع کنندهها است. تفاوت این جمع کنندهها در سرعت محاسبه عملیات جمع میباشد. در این آزمایش هدف آشنایی با نحوه عملکرد و پیادهسازی سختافزاری آنها در سطح تجرید گیت است.

شكل ٢: هدف آزمايش

خروجیهای مورد انتظار آزمایش:

هر یک از موارد زیر باید تحویل داده شود:

- طراحی شماتیک طرح (محتوای توصیف) بر روی کاغذ
- بررسی درستی سیگنالهای خروجی مدار مورد نظر با انجام شبیهسازی
- پیادهسازی بر روی FPGA و نیز اطمینان از درستی عملکرد آن با استفاده از ورودیها و خروجیهای قابل استفاده روی برد FPGA
 - تحلیل و مقایسه سرعت عملکرد جمع کنندههای فوق با یکدیگر و در عرض بیتهای مختلف

شکل ۳: خروجی مورد انتظار آزمایش

برای ساخت یک جمع کننده ها به full adder یک بیتی نیاز داریم که خود full adder ها نیز با استفاده از half adder ییاده سازی شده اند.

لذا ابتدا باید full adder و half adder ها را پیاده سازی کنیم.

Half Adder:

cost = 2g

sum = A xor B delay(sum) = d carry = A and B delay(carry) = d

behavioral of half adder:

```
1 library IEEE;
3 use IEEE.STD LOGIC 1164.ALL;
5 use IEEE.STD_LOGIC_ARITH.ALL;
7 use IEEE.STD_LOGIC_UNSIGNED.ALL;
8
 9
10 entity HA is
11
12 Port ( A,B : in STD_LOGIC;
13
         S,C : out STD_LOGIC):
14
15
16 end HA;
17
18
19 architecture dataflow of HA is
20
21
22 begin
23
24 S <= A XOR B;
25
26 C <- A AND B;
27
28 end dataflow;
29
```


شكل 4 : توصيف half adder

Test Bench:

```
.7 uut: HA port map (
.8 a => a, b => b,
9 s => s,
0 c => c);
1
2 stim: process
3 begin
4
5 a <= '0';
6 b <= '0';
7 wait for 20 ns;
8
  a <= '0';
9
0 b <= '1';
1 wait for 20 ns;
2
3 a <= '1';
4 b <= '0';
5 wait for 20 ns;
6
7 a <= '1';
8 b <= '1';
9 wait for 20 ns;
0
l wait;
2
3 end process;
4
5 end tb;
```

شکل ۵ : تست بنچ half adder

Result of simulation in isim:



شکل 6 : نتایج شبیه سازی half adder

full Adder:

```
sum = A xor B xor C OR S0 = HA(A, B) S=HA(S0, Cin) delay(sum) = d
carry = (A and B) or (C and B) or (A and C) OR carry = S1 or S2 delay(carry) = 2d
cost = 5g
```

behavioral of half adder:

```
1 library IEEE;
  2 use IEEE.STD LOGIC 1164.ALL:
  3 use IEEE.STD LOGIC ARITH.ALL;
  4 use IEEE.STD LOGIC UNSIGNED.ALL;
  5
  6 entity FA 13
  7 Port ( A, B, Cin : in STD LOGIC;
          S, Cout : out STD LOGIC);
 8
 9 end FA;
 10
 11 architecture structural of FA is
 12
 13 component HA is
 14 Port ( A,B : in STD LOGIC:
          S,C : out SID LOGIC);
 15
 16 end component;
 17
 18
 19 SIGNAL 50, S1, S2: STD LOGIC;
 20
 21 begin
 22
 23 U1:HA PORT MAP(A=> A,B=> B,S=>S0,C=>S1);
 24 U2:HA PORT MAP(A=> S0,B=> Cin,S=> S,C=>S2);
 25 Cout <= S2 or S1;
 26
27 end structural;
28
```

شكل 7: توصيف full adder

Test Bench:

```
7 architecture tb of fa_tb is
    component FA is
8
9 Port ( A, B, Cin : in STD LOGIC;
10 S, Cout : out STD LOGIC);
10
11 end component;
12
13 signal A, B, Cin, S, Cout : STD_LOGIC;
14
15 begin
16
17 uut : FA port map(
18 A => A, B => B, Cin => Cin, S => S, Cout => Cout);
19
20 stim : process
21 begin
22
23 A <= '0';
24 B <= '0';
25 Cin <= '0';
26 wait for 10 ns;
27 assert ((S = '0') and (Cout = '0'))
28 report "test failed for input combination 000" severity error;
29
30 A <= '0';
31 B <= '0';
32 Cin <= '1';
33 wait for 10 ns;
34 assert ((S = '1') and (Cout = '0'))
35 report "test failed for input combination 001" severity error;
36
37 A <= '0';
38 B <= '1';
39 Cin <= '0';
40 wait for 10 ns;
41 assert ((S = '1') and (Cout = '0'))
42 report "test failed for input combination 010" severity error;
43
```


```
44 A <= '0';
45 B <= '1';
 46 Cin <= '1';
47 wait for 10 ns;
48 assert ((S = '0') and (Cout = '1'))
     report "test failed for input combination 011" severity error;
51 A <= '1';
52 B <= '0';
    Cin <= '0';
 53
54 wait for 10 ns;

55 assert ((5 = '1') and (Cout = '0'))

56 report "test failed for input combination 100" severity error;
 58 A <= '1';
     B <= '0';
 60 Cin <= '1';
 61 wait for 10 ns;
62 assert ((5 = '0') and (Cout = '1'))
63 report "test failed for input combination 101" severity error;
 65 A <= '1';
66 B <= '1';
 67 Cin <= '0';
68 wait for 10 ns;
69 assert ((S = '0') and (Cout = '1'))
70 report "test failed for input combination 110" severity error;
72 A <= '1';
    B <= '1';
 73
74 Cin <= '1';
75 Wait for 10 na;
76 assert ((S = '1') and (Cout = '1'))
77 report "test failed for input combination Ill" severity error;
78 Walt;
```


شکل 8 : تست بنچ full adder

Result of simulation in isim:



شکل 9: نتایج شبیه سازی full adder

الف) Ripple adder:



شكل 10: طراحى شماتيك 10: طراحى

$$delay(sum) = (2n - 1)d$$

 $delay(carry) = 2nd$
 $cost = 5ng$

ripple adder به این صورت کار میکند که ابتدا بیت های A0, B0 و Cin را با استفاده از FA با هم جمع میکند سپس خروجی S0 را تولید کرده و Cout تولید شده را به عنوان FA بعدی میدهد و به همین صورت پیش میرود تا تمام بیت های خروجی S و Cout تهایی تولید شود.

behavioral of Ripple adder:

```
1 library IEEE;
   use IEEE.STD_LOGIC_1164.ALL;
 4 entity Ripple Adder is
5 Port ( A : in STD LOGIC VECTOR (3 downto 0):
      B : in STD LOGIC VECTOR (3 downto 0);
      Cin : in STD_LOGIC;
      S : out STD LOGIC_VECTOR (3 downto 0);
B
 9
      Cout : out STD LOGIC);
10 end Ripple_Adder:
11
12 architecture Behavioral of Ripple Adder is
13
14
15 component FA
16 Port ( A : in STD LOGIC;
     B : in STD LOGIC;
17
   Cin : in STD_LOGIC:
18
19
      S : out STD LOGIC;
20
      Cout : out STD LOGIC);
21 end component;
22
23
   signal cl,c2,c3: STD_LOGIC;
24
25 begin
26
27
   -- Fort Mapping Full Adder 4 times
28 FA1: FA port map( A(0), B(0), Cin, S(0), cl);
29 FA2: FA port map( A(1), B(1), c1, S(1), c2);
30 FA3: FA port map( A(2), B(2), c2, S(2), c3);
31 FA4: FA port map( A(3), B(3), c3, S(3), Cout):
32
33 end Behavioral;
94
```

شكل 11 : توصيف ripple adder 4 bit با استفاده از ۴

Test Bench:


```
10 COMPONENT Ripple_Adder
 11 PORT (
 12 A : IN std logic vector (3 downto 0);
 13 B : IN std logic vector (3 downto 0);
 14 Cin : IN std_logic;
 15 S : OUT std_logic_vector(3 downto 0);
 16 Cout : OUT std logic
 17 );
 18 END COMPONENT;
 19
 20 -- Inputs
 21 signal A : std logic vector(3 downto 0) := "0000";
 22 signal B : std logic vector(3 downto 0) := "0000";
 23 signal Cin : std logic := '0';
 24
 25 -- Outputs
 26 signal S : std logic vector(3 downto 0);
 27 signal Cout : std logic;
 28
 29 BEGIN
 30
 31 -- Instantiate the Unit Under Test (UUT)
 32 uut: Ripple Adder PORT MAP (
 33 A => A, B => B, Cin => Cin, S => S, Cout => Cout
 34 );
 35
 36 -- Stimulus process
 37 stim_proc: process
 38 begin
 39 -- hold reset state for 10 ns.
 40 wait for 10 ns;
 41 A <= "0110";
 42 B <= "1100";
 43
 44 wait for 10 ns;
 45 A <= "1111";
 46 B <= "1100";
 47
 48 wait for 10 ns;
 49 A <= "0110";
 50 B <= "0111";
 51
 52 wait for 10 ns;
 53 A <= "0110";
 54 B <= "1110";
 55
 56 wait for 100 ns;
 57 A <= "1111";
 58 B <= "11111";
 59
 60 wait;
 61 end process;
 62 END;
```

Result of simulation in isim:

Name	Value	0.000 ns							
		0 ns	10 ns	20 ns	30 ns	40 ns	50 ns	60 ns	70 ns
▶ 🖷 a[3:0]	0000	0000	0110	1111	*		0110		
▶ 🧺 Б[3:0]	0000	0000	× .	100	0111	X	1110		
le cin	0								
s[3:0]	0000	0000	0010	1011	1101	X	0100		
le cout	0								

شکل 13 : نتایج شبیه سازی Ripple adder

ட்) Carry_lookahead adder:



شکل 14 : طراحی شماتیک Carry_lookahead adder

delay(sum) =
$$(2n/k + 2)d$$

delay(carry) = $(2n/k + 1)d$
cost = $(n/k (3k + k(k+3)/2))g$

ود Carry_lookahead adder به این صورت کار میکند که ابتدا Pi = Ai + Bi و Gi = Ai . Bi را بدست میاورد در در این صورت کار میکند که ابتدا Pi = Ai + Bi را بدست میاورد در این صورت کار میکند که ابتدا این استفاده از فرمول Cn-1 = Gn-1 + Gn-2.Pn-1 + ... + Cin.P0.P1...Pn-1 + Gn-2.Pn-1 + ... + Cin.P0.P1...Pn-1 و میتوان مقدار در و پس b زمان هم میتوان sum = Ai xor Bi xor Ci-1 را بدست آورد و پس b زمان هم میتوان عمیتوان بدست آورد.

behavioral of Carry_lookahead adder:

```
library IEEE;
         use IEEE.STD_LOGIC_1164.ALL;
    4 entity Carry_Look_Ahead is
   5 Port ( A : in STD LOGIC VECTOR (3 downto 0):
    6 B : in STD LOGIC VECTOR (3 downto 0);
   7 Cin : in STD LOGIC;
   8 S : out STD LOGIC VECTOR (3 downto 0);
   9 Cout : out STD LOGIC):
 10 end Carry_Look_Ahead;
 11
          architecture Behavioral of Carry Look Ahead is
 12
 13
 14 component Partial_Full_Adder
 15 Port ( A : in STD LOGIC;
 16 B : in STD LOGIC;
 17 Cin : in STD LOGIC;
 18 S : out STD_LOGIC;
 19 P : out STD LOGIC;
 20 G : out STD LOGIC);
 21 end component;
 22
 23
         signal cl,c2,c3; STD_LOGIC;
 24 signal P,G: STD LOGIC VECTOR(3 downto 0);
 25 begin
 26
 27 PFA1: Partial_Full_Adder port map( A(0), B(0), Cin, 5(0), P(0), G(0));
 28 PFA2: Partial Full Adder port map( A(1), B(1), cl, S(1), P(1), G(1));
 29 PFA3: Partial Full Adder port map( A(2), B(2), c2, S(2), P(2), G(2));
 30 PFA4: Partial_Full_Adder port map( A(3), B(3), c3, S(3), P(3), G(3));
 31
 32 cl <= G(0) OR (P(0) AND Cin);
 33 c2 <= G(1) OR (P(1) AND G(0)) OR (P(1) AND P(0) AND Cin);
 34 c3 <= G(2) OR (P(2) AND G(1)) OR (P(2) AND P(1) AND G(0)) OR (P(2) AND P(1) AND P(0) AND Cin);
 35 Cout <= G(3) OR (P(3) AND G(2)) OR (P(3) AND P(2) AND G(1)) OR (P(3) AND P(2) AND P(1) AND G(0)) OR (P(3) AND P(2) AND P(1) AND P(0) AND P(1) AND P(1) AND P(2) AND P(3) AN
 36
37 end Behavioral;
38
```

شکل15 : توصیف Carry_lookahead adder 4 bit

behavioral of Partial full adder for Gi and Pi:

```
4 entity Partial Full Adder is
 5 Port ( A : in STD LOGIC;
 6 B : in STD LOGIC:
 7 Cin : in STD LOGIC;
 8 S : out STD LOGIC;
 9 P : out STD LOGIC:
10 G : out STD LOGIC) :
   end Partial Full Adder;
11
12
    architecture Behavioral of Partial Full Adder is
13
14
15 begin
16
17 S <= A xor B xor Cin;
18 P <= A xor B;
19 G <= A and B;
20
```

شكل 16: توصيف

Partial full adder

Test Bench:

```
11 COMPONENT Carry_Look_Ahead
                                                                  46 A <= "11111";
12 PORT (
13 A : IN std_logic_vector(3 downto 0);
14 B : IN std_logic_vector(3 downto 0);
                                                                  47 B <= "1111";
15 Cin : IN std logic;
                                                                  48 Cin <= '1';
16 S : OUT std_logic_vector(3 downto 0);
17 Cout : OUT std_logic
                                                                  49
18 );
                                                                  50 wait for 10 ns;
19 END COMPONENT;
20
                                                                  51
22 signal A : std_logic_vector(3 downto 0) := (others => '0');
23 signal B : std_logic_vector(3 downto 0) := (others => '0');
24 signal Cin : std_logic := '0';
                                                                  52 A <= "1010";
                                                                  53 B <= "0111";
26 -- Outputs
                                                                  54 Cin <= '0';
27 signal S : std_logic_vector(3 downto 0);
                                                                  55
28 signal Cout : std_logic;
                                                                  56 wait for 10 ns;
     -- Instantiate the Unit Under Test (UUT)
                                                                  57
32 uut: Carry_Look_Ahead PORT MAP (
33 A => A,
                                                                  58 A <= "1000";
34 B => B,
35 Cin => Cin,
                                                                  59 B <= "1001";
36 S => S,
                                                                  60 Cin <= '0';
37 Cout => Cout
38 );
                                                                  61
39
40 -- Stimulus process
                                                                  62 wait;
41 stim_proc: process
                                                                  63 end process;
43 -- hold reset state for 100 ns.
44 wait for 10 ns;
                                                                  64 END;
```


شکل 17 : تست بنچ Carry_lookahead adder

Result of simulation in isim:



شكل 18 : نتايج شبيه سازى Carry_lookahead adder

ج) Carry Select Adder:



شكل 19: طراحى شماتيك Carry select adder

Carry select adder
$$\rightarrow$$
 delay(sum) = (2n +1)d MUX \rightarrow delay = 3d delay(carry) = (12n+2)d cost = (3k+1)g cost = 13n+5

An-1, یه این صورت کار میکند که ابتدا جفت بیت های A0, B0 و Carry select adder او Carry select adder جواب هر کدام یکبار با cin = 0 و یک بار با cin = 0 با یک FA بدست میاید تا از تاخیر بوجود آمده از Cin عنوان Cin باید به ستون بعد منتقل شود) جلوگیری شود سپس با آمدن carry و با استفاده از Mux میتوان بدست آورد که کدام یک از جواب ها با cin = 0 یا cin = 0 در ست بوده و به همین ترتیب تا ستون آخر میرود.

behavioral of Carry select adder:

```
entity carry_select_adder is
     Pert ( X : in STD_LOGIC_VECTOR (3 downto 0);
Y : in STD_LOGIC_VECTOR (3 downto 0);
CARRY_IN : in STD_LOGIC;
 6
         SUM : out STD LOGIC VECTOR (3 downto 0);
CARRY OUT : out STD LOGIC);
 8
     end carry_select_adder;
10
11
12
     architecture Behavioral of carry select adder is
13
     component FA
14
15
     Port ( A : in STD_LOGIC;
       B : in STD_LOGIC;
16
         Cin : in STD_LOGIC;
17
        S : out STD LOGIC;
18
         Cout : out ETD LOGIC);
19
     end component;
20
21
     component mum2 1
22
23 port (
        A,B : in STD_LOGIC;
24
         Sel: in STD_LOGIC;
Z: out STD_LOGIC
25
26
27
28
29
30
     signal A, B, CO, Cl: STD_LOGIC_VECTOR( 3 DOWNTO 0);
     begin
31
32
     FAL: FA PORT MAP(A => X(0), B => Y(0), Cin => '0', S => A(0), Cout => C0(0));
33
     FA2: FA PORT MAP(A \Rightarrow X(1), B \Rightarrow Y(1), Cin \Rightarrow C0(0), B \Rightarrow A(1), Cout \Rightarrow C0(1));
34
     FA3: FA FORT MAP(A => X(2), B => Y(2), Cin => CO(1) , S => A(2), Cout => CO(2));
35
     FA4: FA PORT MAP(A => X(3), B => Y(3), Cin => CO(2) , S => A(3), Cout => CO(3));
36
37
     FAS: FA PORT MAP(A => X(0), B => Y(0), Cin => '1' , S => B(0), Cout => C1(0));
38
     FA6: FA PORT MAP(A => X(1), B => Y(1), Cin => C1(0), S => B(1), Cout => C1(1));
39
    FA7: FA PORT MAP(A \Rightarrow X(2),B \Rightarrow Y(2),Cin \Rightarrow C1(1), B \Rightarrow B(2),Cout \Rightarrow C1(2)); FA8: FA PORT MAP(A \Rightarrow X(3),B \Rightarrow Y(3),Cin \Rightarrow C1(2), B \Rightarrow B(3),Cout \Rightarrow C1(3));
     MUX1: max2_1 PORT MAP(A -> A(0), B -> B(0), Sel -> CARRY_IN, 2 -> SUM(0));
43
44 MUX2: mix2_1 PORT MAP(A => A(1), B => B(1), Se1 => CARRY_IN, Z => SUM(1));
    MUX3: max21 PORT MAP(A \Rightarrow A(2),B \Rightarrow B(2),Se1 \Rightarrow CARRY IN,Z \Rightarrow SUM(2));
MUX4: max21 PORT MAP(A \Rightarrow A(3),B \Rightarrow B(3),Se1 \Rightarrow CARRY_IN,Z \Rightarrow SUM(3));
45
46
47 MUX5: max2_1 PORT MAP(A => CO(3), B =>C1(3), Sel => CARRY_IN, Z => CARRY_OUT);
48
49
     end Behavioral;
```

شكل 20: توصيف Carry select adder 4 bit با استفاده از FA و MUX

Behavioral of Carry select adder:

```
5 port(
6
7 A,B: in STD_LOGIC;
8 Sel: in STD_LOGIC;
9 Z: out STD_LOGIC
10 );
11 end mux2_1;
12
13 architecture bhv of mux2_1 is
14 begin
15 process(A,B,Sel)
16 begin
17 if Sel = '0' then
18 Z <= A;
19 else
20 Z <= B;
21 end if;
```

شكل 21 : توصيف MUX

Test Bench:

```
10
 11 COMPONENT carry select adder
 12 PORT (
       X : IN std logic vector(3 downto 0);
 13
       Y : IN std logic vector (3 downto 0);
 14
       CARRY IN : IN std logic;
 15
        SUM : OUT std_logic_vector(3 downto 0);
 16
       CARRY OUT : OUT std logic
 17
 18 );
 19 END COMPONENT:
 20
    --Inputs
 21
 22 signal X : std logic vector(3 downto 0) := "0000";
 23 signal Y : std logic vector(3 downto 0) := "0000";
    signal CARRY IN : std logic := '0';
 24
 25
 26
    --Outputs
    signal SUM : std logic vector (3 downto 0);
 27
     signal CARRY OUT : std logic;
 28
 29
 30
     BEGIN
 31
 32 -- Instantiate the Unit Under Test (UUT)
 33 uut: carry select adder PORT MAP (
 34 X => X,
 35 Y => Y,
 36 CARRY IN => CARRY IN,
 37 SUM => SUM,
 38 CARRY OUT => CARRY OUT
 39 );
 40
    -- Stimulus process
 41
 42 stim proc: process
 43 begin
 44 -- hold reset state for 10 ns.
 45 wait for 10 ns;
 46 X <= "1011";
 47 Y <= "11111";
 48
```

```
49 wait for 10 ns;

50 X <= "0001";

51 Y <= "1010";

52

53 wait for 10 ns;

54 X <= "0111";

55 Y <= "1111";

56 wait;


57 end process;

58

59 END behavior;
```

Carry select adder تست بنچ : 22

Result of simulation in isim:



شکل 23 : نتایج شبیه سازی Carry select adder

نتیجه گیری و مقایسه سرعت جمع کننده ها:

توجه به delay و cost های بدست آمده در هر قسمت میتوان گفت:

۱) در Ripple adder سرعت بسیار پایین است چون باید منتظر Ripple adder سرعت بسیار پایین است جون باید منتظر جمع کننده بهینه نیست.

۲) مقدار بهینگی در CLA به K مورد نظر بستگی دارد زمانی که بخواهیم آن را به صورت k=1 آبشاری ببندیم که بدیهی است برای k=1 یا k=1 مناسب نیست.

۳) در Carry select adder میتوان گفت با وجود cost بیشتر از دو برابر اما سرعت به خاطر از بین بردن مقدار زیادی از تاخیر های carry میتواند مناسب باشد و اگر به یک performance measure مناسب برسیم این جمع کننده گزینه خوبی است.