



TP4

INTERFACAGE

VGA

REALISE PAR :


Hend Limème
Sarra Ouerghemmi

Classe 2 gec 1_1

1- BUT DE TP

-manipulation du connecteur VGA du kit starter Artix7 par l'affichage d'une image sur un écran en utilisant une description VHDL

2-maquette : kit starter Artix7



VGA controller :




Figure 11. Nexys4 DDR VGA interface.

Un connecteur VGA (angl. Video Graphics Array) est un connecteur de type D-sub, plus précisément DE-15. Il est utilisé pour connecter une carte graphique à un écran d'ordinateur en analogique.

Ce connecteur est parfois appelé connecteur RGB, HD-15 ou D-sub 15.

Code vhdI

```
library IEEE;

use IEEE.STD_LOGIC_1164.ALL;

use IEEE.STD_LOGIC_UNSIGNED.ALL;

entity clockmodule is

    port(clk50_in : in std_logic;

        red_out  : out std_logic_vector(3 downto 0);

        blue_out : out std_logic_vector(3 downto 0);

        green_out : out std_logic_vector(3 downto 0);

        hs_out   : out std_logic;

        vs_out   : out std_logic);

end clockmodule;

architecture Behavioral of clockmodule is

    signal clk25 : std_logic:= '0'; -- the 25Mhz clock

    signal horizontal_counter : std_logic_vector (9 downto 0);

    signal vertical_counter   : std_logic_vector (9 downto 0);

    signal cnt: std_logic_vector (2 downto 0):= (others=>'0');

    signal    red : std_logic;

    signal    green : std_logic;

    signal    blue : std_logic;

begin

    -- generate a 25Mhz clock

    process (clk50_in)

    begin

        if clk50_in'event and clk50_in='1' then

            if (cnt = 1) then
```

```

    clk25 <= not(clk25);

    cnt <= (others=>'0');

else

    cnt<= cnt+1;

end if;

end if;

end process;

process (clk25)

begin

    if clk25'event and clk25 = '1' then

        if (horizontal_counter >= "0010010000" ) -- 144
        and (horizontal_counter < "1100010000" ) -- 784
        and (vertical_counter >= "0000100111" ) -- 39
        and (vertical_counter < "1000000111" ) -- 519
        then

            red <= horizontal_counter(3)
                and vertical_counter(3);

            green <= horizontal_counter(4)
                and vertical_counter(4);

            blue <= horizontal_counter(5)
                and vertical_counter(5);

        else

            red <= '0';

            green <= '0';

            blue <= '0';

        end if;

        if (horizontal_counter > "0000000000" )

```

```

    and (horizontal_counter < "0001100001" ) -- 96+1
then
    hs_out <= '0';
else
    hs_out <= '1';
end if;

if (vertical_counter > "0000000000" )
    and (vertical_counter < "0000000011" ) -- 2+1
then
    vs_out <= '0';
else
    vs_out <= '1';
end if;

horizontal_counter <= horizontal_counter+"0000000001";

if (horizontal_counter="1100100000") then --800
    vertical_counter <= vertical_counter+"0000000001";
    horizontal_counter <= "0000000000";
end if;

if (vertical_counter="1000001001") then --521
    vertical_counter <= "0000000000";
end if;

end if;

end process;

red_out <=red &red &red &red ;



green_out <=green &green &green&green ;


blue_out <=blue &blue &blue&blue ;

end Behavioral;

```

implementation de code sur la carte :





Questions :

1/ Les câbles et connecteurs VGA sont utilisés pour transmettre les signaux RGBHV + DDC2 :

- les composantes vidéo analogiques RGB (rouge, vert, bleu),
- la synchronisation horizontale H,
- la synchronisation verticale V,
- des signaux numériques DDC2 d'identification des moniteurs.
- 640 x 480 pixels - 8 bit
- 5 signaux actifs :

Synchronisations du balayage(numérique) :

-Horizontale : HS

-Verticale : VS

Couleurs (analogique) :

-Rouge : 0-0.7 V (ici 3 bits)

-Vert : 0-0.7 V (ici 3 bits)

-Bleu : 0-0.7 V (ici 2 bits)

2/ la fréquence de fonctionnement du circuit est :100 MHz

3/ l'entité du circuit à développer est clk

4 /la largeur horizontale et vertical effectif de l'image à afficher :

640 x 480 pixel

5/la méthode de synchronisation d'une image sur un écran :

Balayage d'une image : ligne par ligne

_de la gauche vers la droite (640 pixels par ligne)

_du haut vers le bas (480 lignes par image)

Taux de rafraichissement : 60 Hz

La synchronisation

Ce bloc est cadence au rythme d'une horloge à 25 MHz (ck25MHz) et génère :

les signaux HS et VS, d'une part ; les compteurs de lignes (Vcnt) et de pixels (Hcnt), d'autre part.

Il faudra aussi penser à réaliser un simple diviseur de fréquence par 2 pour la fréquence d'entrée de ce système.

La gestion des couleurs

Ce bloc devra renvoyer les signaux de couleurs (outRed, outGreen, outBlue) en fonction de la position du pixel sélectionné (Hcnt,Vcnt) selon la couleur voulue (sur 8 bits).