موضوع پروژه: طراحي يک cpu ساده

اعضاى گروه: سارا كاوياني -950122681020

امير مدوى ثابت- 950122681008

توضيحات:

قسمت مموری ROM از یک آرایه 12 تایی تشکیل شده که به صورت ثابت در آن مقادیری نوشته و ثبت شدهاند. این مقادیر غیر قابل تغیییر هستند که از جدول زیر پیروی میکنند

کد اسمبلی	opcode
LOAD	001
ADD	010
SUB	011
JNZ	100
MUL	101
HLT	111

حافظه ROMبرای قسمت اول پروژه به صورت زیر پیاده سازی شده است

NUMBER	کد اسمبلی	کد دودویی	توضيحات
0	LOAD RO,A	0010000	
1		0000101	Value A=5
2	LOAD R1, B	0010100	
3		0000011	Value B =3
4	ADD RO,R1	0100001	A=A+B
5	HLT	1110000	FINISH

حافظه ROM برای قسمت دوم پروژه به صورت زیر پیاده سازی شده است

NUMBER	کد اسمبلی	کد دودوی <i>ی</i>	توضيحات
0	LOAD R0 ,0	0010000	Sum
1		0000000	Value sum=0
2	LOAD R1 ,A	0010100	А
3		0000111	Value A=7
4	LOAD R2, B	0011000	В
5		0001000	Value B=8
6	LOAD R3, i	0011100	index
7		0000001	Value index=1
8	ADD R0,R2	0100010	L0: SUM=SUM+B
9	SUB R1, R3	0110111	A=A-1
10	JNZ R1 ,L0	1000100	REPEAT FROM LO
11		0001000	L0=8
12	HLT	1110000	FINISH

پیاده سازی حافظه ROM

```
type memory is array ( 12 downto 0) of std_logic_vector( 6 downto 0);
constant my Rom: memory := (
--load r0
0 =>"0010000",
--value 0
1 =>"0000000",
--load r1
2 =>"0010100",
--value 2
3 =>"0000010",
-- load r2
4 =>"0011000",
-- value 3
5 =>"0000011",
-- load r3
6 =>"0011100",
--value 1
7 =>"0000001",
--add r0 , r2
--LO
8=>"0100010",
--sub r1 ,r3
9=>"0110111",
--jnz r1,L0
10=>"1000100",
--LO
11=>"0001000",
--HLT
12=>"11111111");
```

چگونه به خانه های حافظه دسترسی بیدا میکنیم؟

```
----- ROM memory -----
process(pc)
begin
   case pc is
       when "00000000" => MData <=my Rom(0);
       when "00000001" => MData <=my Rom(1);
       when "0000010" => MData <=my Rom(2);
       when "00000011" => MData <=my Rom(3);
       when "0000100" => MData <=my Rom(4);
       when "0000101" => MData<=my Rom(5);
       when "0000110" => MData<=my Rom(6);
       when "0000111" => MData<=my Rom(7);
       when "0001000" => MData<=my Rom(8);
       when "0001001" => MData<=my Rom(9);
       when "0001010" => MData<=my Rom(10);
       when "0001011" => MData<=my Rom(11);
       when "0001100" => MData<=my Rom(12);
       when others => MData <="00000000";
    end case;
end process;
```

Registers •

پیاده سازی رجیستر ها

رجیستر ها یک ورودی به نام LDX دارند که اگر در لبه بالا رونده کلاک این ورودی یک بود مقدار ورودی از روی خط باس خوانده می شود و اگر ورودی LDX یک نبود همان مقدار قبلی رجیستر به آن اعمال می شود.

رجیستر ها یک خروجی دیگر به نام ZRX دارند که اگر مقدار LDX یک بود (ورودی جدیدی در حال وارد شدن است ونیاز به بررسی مقدار ورودی است) و مقدار ورودی صفر بود، خروجی ZRX یک می شود

```
-----R0------
process(clk,LD0,rin r0,busline,zr0)
begin
       rin r0<=busline;
   if (rising edge(clk)) then
       if (LDO='l') then
          rout r0<=rin r0;
           rout r0<=rout r0;
       end if;
   end if;
       if LDO='l' then
           if rin r0="0000000" then
              zr0<='1';
          end if;
       end if;
end process;
```

Ir register •

این رجیستر با لبه بالا رونده کلاک و 1=load مقدار قرار داده شده روی bus را میخواند. در غیر این صورت مقدار جدیدی روی آن ذخیره نمی شود.

```
process(clk,LD_IR,rin_ir,busline)
begin
    rin_ir<=busline;
    if (rising_edge(clk)) then
        if LD_IR ='1' then
            rout_ir <=rin_ir;
        else
            rout_ir<=rout_ir;

    end if;
end if;
end process;</pre>
```

Pc register •

این رجیستر در هر لبه بالا رونده کلاک سه روند مختلف را ممکن است دنبال کند

- 1) اگر سیگنال l=increment باشد و در یکی از state های stateایا state3 قرار گرفته باشیم به مقدار pc یکی اضافه میشود
- State1 مربوط به روند کلی برنامه است که پس از خواندن دستور از مموری به خانه بعدی حافظه اشاره میکند State3 مربوط به دستور load هستش که پس از خواندن دستور مقداری که باید در رجیستر ذخیره شود در خانه بعدی حافظه قرار دارد پس pc باید یکی اضافه شود تا به خانه بعدی حافظه که دستور بعدی قرار دارد اشاره کند.
 - 2) اگر سیگنال clearباشد مقدار pc ریست می شود
 - 3) اگر سیگنال load = 1 باشد مقداری که از حافظه خوانده شده و روی باس قرار گرفته در pc ذخیره می شود این حالت در دستور jnz رخ می دهد.

Mux 0 − Mux 1 •

سیگنال reg_select_mux0و reg_select_mux0و reg_select_mux0و reg_select_mux0 و reg_select_mux0<=rout_ir(3)&rout_ir(2 -- reg_source reg_select_mux1<=rout_ir(1)&rout_ir(0)—reg_destination

regsource وreg destination این مقدار در دستور اسمبلی برابر است با

```
-----mux1 ------
process (reg select mux1, rout r0, rout r1, rout r2, rout r3)
begin
    case reg select muxl is
       when "00" => mux1<=rout r0;
       when "01" => mux1<=rout r1;
       when "10" => mux1<=rout r2;
       when "11" => mux1<=rout r3;
       when others =>mux1<="11111111";
    end case;
end process;
-----mux0 ------
process (reg select mux0, rout r0, rout r1, rout r2, rout r3)
begin
    case reg select mux0 is
       when "00" => mux0<=rout r0;
       when "01" => mux0<=rout rl;
       when "10" => mux0<=rout r2;
       when "11" => mux0<=rout r3;
       when others =>mux0<="11111111";
    end case;
end process;
```

ALU •

اگر مقدار command یک باشد : جمع اگر مقدار command دو باشد : تفریق

Bus mux •

اگر مقدار bus_select صفر باشد از روی حافظه مقدار مورد نظر را میخواند و روی خط bus قرار میدهد اگر مقدار bus_select یک باشد خروجی واحد alu را روی خط bus قرار میدهد

```
process(bus_sel,MData,aluresult)
begin
    case bus_sel is
        when '0' => busline <= MData;
        when '1'=> busline<=aluresult;
        when others => busline <="00000000";
end case;
end process;</pre>
```

Control unit •

کنترل یونیت از دو بخش تشکیل شده است بخش اول کنترل pr_state و nx_state را به عهده دارد و با کلاک کار میکند

```
process(reset,clk)
begin
   if reset='l' then
        pr_state<=state0;
   elsif (rising_edge(clk)) then
        pr_state<= nx_state;
   end if;
end process;</pre>
```

بخش دوم مدیریت state ها را به عهده دارد و بدون کلاک بر اساس op code وضعیت بعدی را مشخص میکند

ir_select<=rout_ir(6)&rout_ir(5)&rout_ir(4)</pre>

State0 - State1 (1

ماشین حالت از state شروع به کار میکند و هر بار که دوباره به این state وارد میشویم مقدار pc صفر میشود

State 1: مقدار LD_IR یک می شود تا رجیستر IR کد دودویی مربوط به دستور مورد نظر را از حافظه در بافت کند

اگر در این state مقدار pc برابر 12 یا بیشتر شد به یکی از شرط های خاتمه برنامه رسیده ایم و دستور دیگری در حافظه 12 خانه ای وجود ندارد. و به state0 میرویم تا دوباره از اول شروع کنیم

```
process(nx_state,pr_state,rout_ir,pc,busline, cmd)
begin
    reg_select_mux0<=rout_ir(3)&rout_ir(2);
    reg_select_muxl<=rout_ir(1)&rout_ir(0);</pre>
   ir select <= rout ir(6) & rout ir(5) & rout ir(4);
   case pr state is
       when state0 =>
           clr pc <='1';
           nx_state<=state1;
       when state1 =>
           LD IR <='1';
           LD0<='0';
           LD1<='0';
           LD2<='0';
           LD3<='0';
           LD pc<='0';
          inc pc<='1';
          bus sel<='0';
    ----- it is the end of rom memory-----
           if pc >"0001100" then
               nx_state<=state0;
               nx state<=state8;
           end if;
```

```
در این state بر اساس opcode تصمیم میگیریم که به هر کدام از states تا 7 برویم
State 4: add
State 2 : hlt
State3 :load
State 5: sub
State 6 : jnz
```

```
---- wait for one clk ------
when state8 =>
inc_pc<='0';
LD_IR<='0';
case ir_select is
when "111" =>
nx_state<=state2; --hlt
when "001" =>
nx_state<=state3; --load
when "010" =>
nx_state<=state4; --add
when "011" =>
nx_state<=state5; --sub
when "100"=>
--checking zrx-------
```

قسمت دوم state8

اگر به هیچکدام از stateهای 2تا5 وارد نشدیم در شرایطی که "ir select ="100" باشد

بر اساس مقدار reg_select_mux0 بررسی میکنیم که شرط دستور jnz برقرار است یا خیر و بر اساس آن به state 6 بر اساس آن به state 6 وارد می شویم

reg_select_mux0<=rout_ir(3)&rout_ir(2 -- reg _{source} reg_select_mux0< مشخص میکند صفر بودن مقدار کدام رجیستر باید چک شود

```
--checking zrx-----
           case reg_select_mux0 is
            --enabling reg0 first input
           when "00" =>
            if zr0='1' then
               nx_state <=state9; ---do nothing
            else
               nx_state<=state6; ---jnz
            end if;
            --checking register2
            when "01" =>
            if zrl='1' then
               nx_state<=state9; --- do nothing
            else
               nx state<=state6;---jnz
            end if;
            --enabling reg2 first input
           when "10"=>
           if zr2='1' then
               nx state<=state9; --- do nothing
               nx_state<=state6; ---jnz
            end if;
            --checking register3
           when "11" =>
           if zr3='1' then
               nx_state<=state9; -- do nothing
            else
               nx state<=state6; --jnz
            end if;
           when others =>
        end case;
    when "101"=>
    nx_state<=state7; --mul
    when others=>
end case;
```

State2-State3

در state2 به وضعیت اتمام برنامه میرویم و در آن state میمانیم

در state3 میخواهیم مقدار رجیستر sourceرا به روز رسانی کنیم و مقدار جدیدی در آن ذخیره کنیم به همین دلیل از reg_select_mux0استفاده میکنیم تا شماره رجیستر مورد نظر را پیدا کنیم و ورودی آن را یک میکنیم تا بتواند از روی خط باس مقدار جدید را ذخیره کند

reg_select_mux0<=rout_ir(3)&rout_ir(2 -- reg source</pre>

```
-----
     when state2=>
      nx state<=state2;</pre>
-----load------
    when state3=>
    nx state<=state1;
        inc pc<='1' ;
        bus sel<='0';
     case reg_select_mux0 is
        --enabling reg0 first input
        when "00" =>
            LD0<='1';
        --enabling reg1 first input
        when "01" =>
            LD1<='1';
        --enabling reg2 first input
        when "10"=>
            LD2<='1';
        --enabling reg3 first input
        when "11" =>
        LD3<='1';
        when others =>
     end case;
```

در این state عملیات جمع انجام می شود و ما نیاز داریم تا مشخص کنیم حاصل عملیات جمع در کدام رجیستر ذخیره شود. به همین دلیل از reg_select_mux0 استفاده می کنیم و ورودی load آن را فعال کنیم تا حاصل جمع در آن ذخیره و مقدار جدیدی به آن رجیستر داده شود.

reg_select_mux0<=rout_ir(3)&rout_ir(2 -- reg source

```
when state4 =>
        nx State<=state1;
         cmd<="01";
         bus sel<='l';
 case reg_select_mux0 is
     --enabling reg0 first input
     when "00" =>
     LD0<='1';
     --enabling reg1 first input
     when "01" =>
     LD1<='1';
     --enabling reg2 first input
     when "10"=>
     LD2<='1';
     --enabling reg3 first input
     when "11" =>
     LD3<='1';
     when others =>
end case;
```

در این state عملیات تفریق انجام می شود و ما نیاز داریم تا مشخص کنیم حاصل عملیات تفریق در کدام رجیستر ذخیره شود. به همین دلیل از reg_select_mux0 استفاده می کنیم تا رجیستر source را شناسایی کنیم و ورودی load آن را فعال کنیم تا حاصل تفریق در آن ذخیره و مقدار جدیدی به آن رجیستر داده شود.

reg_select_mux0<=rout_ir(3)&rout_ir(2 -- reg source</pre>

```
-----sub------
     when state5=>
            nx state<=state1;
             cmd<="10";
             bus sel<='l';
         case reg select mux0 is
          --enabling reg0 first input
         when "00" =>
         LD0<='1';
          --enabling reg1 first input
         when "01" =>
         LD1<='1';
         --enabling reg2 first input
         when "10"=>
         LD2<='1';
          --enabling reg3 first input
         when "11" =>
         LD3<='1';
         when others =>
      end case;
```

State6 - State 7

در state6 اگر شرط دستور jnz برقرار بود و مقدار رجیستر مورد نظر صفر نبود به ادر سی که دستور اشاره میکند میرویم و دوباره فرایند fetch, decode انجام می شود.

state7

در این state عملیات ضرب انجام می شود و ما نیاز داریم تا مشخص کنیم حاصل عملیات ضرب در کدام رجیستر ذخیره شود. به همین دلیل از reg_select_mux0 استفاده می کنیم تا رجیستر source را شناسایی کنیم و ورودی load آن را فعال کنیم تا حاصل تفریق در آن ذخیره و مقدار جدیدی به آن رجیستر داده شود.

reg_select_mux0<=rout_ir(3)&rout_ir(2 -- reg source</pre>

```
-----jnz------
    when state6=>
        LD PC<='1';
        bus sel<='0';
        nx state<=state1;
-----mul ------
     when state7=>
           nx_state<=state1;
           cmd<="11";
           bus sel<='l';
           --enabling reg0 first input
     case reg select mux0 is
        when "00" =>
        LD0<='1';
        --enabling reg1 first input
        when "01" =>
        LD1<='1';
        --enabling reg2 first input
        when "10"=>
        LD2<='1';
        --enabling reg3 first input
        when "11" =>
        LD3<='1';
        when others =>
     end case;
```

در صورتی که شرط jnz برقرار نباشد به این state وارد می شویم چون در حالت عادی pc به خانه بعدی حافظه اشاره می کند و زمانی که به دستور jnz میرسیم مقدار بعدی که pc به خانه بعدی آدرس بعدی پرش می باشد باید از این خانه حافظه رد شویم تا دستور بعدی را fetch و سپس decodeکنیم به همین دلیل ورودی increment pc را یک می کنیم تا مقدار pcافز ایش یابد

```
when state9=>
    inc_pc<='1';
    nx_state<=state1;
end case;
end process;</pre>
```

خروجي

اولین دور اجرای برنامه (مقدار دهی به رجیستر ها) و اولین دور اجرای حلقه for برای محاسبه ضرب دو عدد از طریق جمع تکراری

- reset	0	
⊳ clk	1	
output output	30	00 08 0
Ar nx_State	state8	OR (1964S) Abstets (1964CS) (2964CS) (2
■ pr_state	state1	UR & BARTEN X BARTEN
II nr rin_r0	22	10X 00 X 14 X 07 X 18 X 08 X 1C X 01 X 22 X 37 X 08 X 37 X 44 X 06 X 44 X 08 X 22 X 37 X 10 X 3
rout_r0 rout_r0	30	00 X 08 X
⊕ ar rin_r1	22	10X 00 X 14 X 07 X 18 X 08 X 1C X 01 X 22 X 37 X 08 X 37 X 44 X 06 X 44 X 08 X 22 X 37 X 10 X 3
rout_r1 rout_r1	01	00 07 07
	22	10X 00 X 14 X 07 X 18 X 08 X 1C X 01 X 22 X 37 X 08 X 37 X 44 X 06 X 44 X 08 X 22 X 37 X 10 X 3
rout_r2 rout_r2	08	00 08
⊕ ar rin_r3	22	10\(\) 00 \(\) 14 \(\) 07 \(\) 18 \(\) 08 \(\) 1C \(\) 01 \(\) 22 \(\) 37 \(\) 08 \(\) 37 \(\) 44 \(\) 08 \(\) 44 \(\) 08 \(\) 22 \(\) 37 \(\) 10 \(\) 3
mr rout_r3 mr	01	00 X 01
⊕ w bc	08	X 01 X 02 X 05 X 04 X 05 X 06 X 07 X 08 X 09 X 0A X 0B X 08 X 09
	22	10X 00 X 14 X 07 X 18 X 08 X 1C X 01 X 22 X 37 X 08 X 37 X 44 X 06 X 44 X 08 X 22 X 37 X 10 X 3
	44	\(\) 10 \(\) 14 \(\) 18 \(\) 1C \(\) 22 \(\) 37 \(\) 44 \(\) 22

به ترتیب اولین دور اجرای حلقه for

8=0+8

- reset	0	68:
⊳ clk	1	
output output	08	00 08
₁ nx_State	state1	X state4 X state1 X state8 X state5 X state1 X state8 X state6 X state1 X state8 X state4 X state1
₁ pr_state	state4	X state8 X state4 X state1 X state8 X state5 X state1 X state8 X state6 X state1 X state8 X state4
⊕ rin_r0	10	X 37 X 08 X 37 X 44 X 06 X 44 X 08 X 22 X 37 X 10
rout_r0 rout_r0	08	00 08
⊕ w rin_r1	10	X 37 X 08 X 37 X 44 X 06 X 44 X 08 X 22 X 37 X 10
rout_r1 rout_r1	06	07 06
⊕ rin_r2	10	X 37 X 08 X 37 X 44 X 06 X 44 X 08 X 22 X 37 X 10
	08	
⊕ rin_r3	10	X 37 X 08 X 37 X 44 X 06 X 44 X 08 X 22 X 37 X 10
	01	
⊕ vr bc	09	X 03 X 0A X 0B X 08 X 09
⊕ № rin_ir	10	X 37 X 08 X 37 X 44 X 06 X 44 X 08 X 22 X 37 X 10
	22	22

دومین دور اجرای حلقه for

8+8=16 => hex :10

	0	
▶ reset	0	682 855 ps
⊳ clk	1	
output output	08	08 \ 10
₁ nx_State	state1	state1 xtate8 state5 state1 state8 state6 state1 state8 state4 state1
₁ pr_state	state4	xtate1 xtate8 xtate5 xtate1 xtate8 xtate6 xtate1 xtate8 xtate4 x
⊕ љ rin_r0	10	10 \ 37 \ \ 44 \ \ 05 \ \ 44 \ \ 08 \ \ 22 \ 37 \ \ 18 \ \
rout_r0 rout_r0	08	08 X 10 X
⊕ ₁ rin_r1	10	10 \ 37 \ \ 44 \ \ 05 \ \ 44 \ \ 08 \ \ 22 \ 37 \ \ 18 \ \
rout_r1 rout_r1	06	06 05
⊕ rin_r2	10	10 \ 37 \ \ 44 \ \ 05 \ \ 44 \ \ 08 \ \ 22 \ 37 \ \ 18 \ \
	08	
⊕ rin_r3	10	10 \ 37 \ \ 44 \ \ 05 \ \ 44 \ \ 08 \ \ 22 \ 37 \ \ 18 \ \
rout_r3 rout_r3	01	
⊕ vr bc	09	09 X 0A X 0B X 08 X 09
⊕ № rin_ir	10	10 \ 37 \ \ 44 \ \ 05 \ \ 44 \ \ 08 \ \ 22 \ 37 \ \ 18 \ \
	22	22 X 37 X 44 X 22

سومین دور اجرای حلقه for

16+8=24 => hex:18

▶ reset	0	
⊳ clk	1	
output output	08	10 18
.ur nx_State	state1	
₁r pr_state	state4	
⊕ rin_r0	10	X 18 X 37 X 44 X 04 X 44 X 08 X 22 X 37 X 20 X
rout_r0 rout_r0	08	10 (18
⊞ w rin_r1	10	X 18 X 37 X 44 X 04 X 44 X 08 X 22 X 37 X 20 X
rout_r1 rout_r1	06	05 04
⊕ rin_r2	10	X 18 X 37 X 44 X 04 X 44 X 08 X 22 X 37 X 20 X
rout_r2 rout_r2	08	
⊞ rin_r3	10	X 18 X 37 X 44 X 04 X 44 X 08 X 22 X 37 X 20 X
⊕ rout_r3 ⊕	01	
⊕ w pc	09	09
⊞ w rin_ir	10	X 18 X 37 X 44 X 04 X 44 X 08 X 22 X 37 X 20 X
	22	22 X 37 X 44 X 22

چهارمین دور اجرای حلقه for

24+8=32=> hex: 20

- roost	0	
- reset	U	
⊳ clk	1	
output output	08	18 20
₁r nx_State	state1	state4 x state1 x state8 x state5 x state1 x state8 x state6 x state1 x state8 x state4 x state1 x sta
₁r pr_state	state4	state8 state4 state1 state8 state5 state1 state8 state6 state1 state8 state4 st
⊕ rin_r0	10	37 20 37 44 03 44 08 22 37 28
rout_r0 ⊪	08	18 20
⊞ w rin_r1	10	37 20 37 44 03 44 08 22 37 28 2
rout_r1 rout_r1	06	04 03
⊕ rin_r2	10	37 20 37 44 03 44 08 22 37 28
	08	
⊞ rin_r3	10	37 20 37 44 03 44 08 22 37 28 2
⊞ rout_r3	01	
⊞ w pc	09	X 09 X 0A X 0B X 09 X 09
⊞ w rin_ir	10	X 37 X 20 X 37 X 44 X 03 X 44 X 08 X 22 X 37 X 28 X
	22	22 \ 37 \ 44 \ 22

پنجمین دور اجرای حلقه for

32+8=40=>hex:28

reset □	0	
⊳ clk	1	
output output	08	20 28
₁ nx_State	state1	x state4 x state1 x state8 x state5 x state1 x state8 x state6 x state1 x state8 x state4 x state1
₁ pr_state	state4	X state8 X state4 X state1 X state8 X state5 X state1 X state8 X state6 X state1 X state8 X state4
⊕ rin_r0	10	22\ 37 \ 28 \ 37 \ 44 \ 02 \ 44 \ 08 \ 22 \ 37 \ 30
rout_r0 rout_r0	08	20 28
⊕ rin_r1	10	22\ 37 \ 28 \ 37 \ 44 \ 02 \ 44 \ 08 \ 22 \ 37 \ 30
rout_r1 rout_r1	06	03 02
⊕ № rin_r2	10	22\ 37 \ 28 \ 37 \ 44 \ 02 \ 44 \ 08 \ 22 \ 37 \ 30
	08	
⊞ rin_r3	10	22\ 37 \ 28 \ 37 \ 44 \ 02 \ 44 \ 08 \ 22 \ 37 \ 30
rout_r3 rout_r3	01	
⊕ w pc	09	08X 09 X 0A X 0B X 09
	10	22\ 37 \ 28 \ 37 \ 44 \ 02 \ 44 \ 08 \ 22 \ 37 \ 30
	22	44) 22) 37) 44) 22


شیشمین دور اجرای حلقهfor

40+8=48 =>hex:30

▶ reset	0	
⊳ - clk	1	
output output	08	28 30
.rr nx_State	state1	state4 state1 state8 state5 state1 state8 state6 state6 state1 state8 state4 state4
₁ pr_state	state4	
⊕ rin_r0	10	22 \ 37 \ \ 30 \ \ 37 \ \ 44 \ \ 01 \ \ 44 \ \ 08 \ \ 22 \ \ 37 \ \ 38 \ \
rout_r0 rout_r0	08	28 30
⊞ w rin_r1	10	22 \ 37 \ 30 \ 37 \ 44 \ 01 \ 44 \ 08 \ 22 \ 37 \ 38 \
	06	02 01
⊕ rin_r2	10	22 X 37 X 30 X 37 X 44 X 01 X 44 X 08 X 22 X 37 X 38 X
	08	
⊞ rin_r3	10	22 \ 37 \ 30 \ 37 \ 44 \ 01 \ 44 \ 08 \ 22 \ 37 \ 38 \
⊕ rout_r3	01	
⊕ w pc	09	08 X 09 X 0A X 0B X 08 X 09
⊕ w rin_ir	10	22 \ 37 \ \ 30 \ \ 37 \ \ 44 \ \ 01 \ \ 44 \ \ 08 \ \ 22 \ \ 37 \ \ 38 \ \
⊕ nr rout ir	22	44 \ 22 \ 37 \ 44 \ 22

هفتمین دور اجرای حلقه for

48+8=56 hex:38




مرحله آخر اجرای برنامه شرط خاتمه برنامه رسیدن به state2 و ماندن در همین state است


reset	0		
⊳ clk	1 to 0		
output output	38		38
₁ nx_State	state2	X state1 X state8 X	state2
₁ pr_state	state2	X state3 X state1 X state8 X	Sates
rin_r0 rin_r0	00	TF X	00
rout_r0 ⊪	38		38
⊕ № rin_r1	00	îF X	00
	00		00
⊥ rin_r2	00	1F X	00
rout_r2 rout_r2	08		08
⊞ #rin_r3	00	TF X	00
mr rout_r3	01		01
⊕ wr bc	0D	0C X	0D
™ rin_ir	00	1F X	00
	7F	08	îF .

انجام عمل جمع

Load r0



Loadr1



Adding r0,r1

