

طراحی کامپیوتری سیستم های دیجیتال

نیمسال اول ۱۴۰۲

تمرین شماره ۳

مهلت ارسال: جمعه ۱۰ آذر

نکاتی در رابطه با نوع تمرین

تمرین از قسمت های زیر تشکیل شده است:

- توصیف و پیاده سازی: پرسش های این بخش جهت افزایش مهارت شما در پیاده سازی مدارهای دیجیتال، بررسی درستی عملکرد آن و استفاده از ابزارهای طراحی آورده شده است. پاسخ به آن ها الزامی بوده و مورد ارزیابی قرار خواهند گرفت.
- مرور و تثبیت مفاهیم: پرسش های این بخش جهت مرور و تمرین بیشتر مفاهیم درسی آورده شده است و با مطالعه مفاهیم درسی گفته شده در کلاس درس و اسلایدهای درس خواهید توانست به آن ها پاسخ دهید. پاسخ آن ها مورد ارزیابی قرار نخواهد گرفت، لذا نیازی به ارسال پاسخ آن ها نیست.


نکاتی در رابطه با نحوه و زمان ارسال تمرین

- برای هر کدام از تمرین ها کد Verilog یا VHDL و Testbench به همراه گزارشی کلی از نحوه ی انجام هر تمرین و شکل خروجی تمرین ها تهیه شود. تمامی این فایل ها به شکل Zip در Quera آپلود شود.
- در مجموع ۷۲ ساعت تاخیر بدون کسر نمره می توانید داشته باشید. بعد از آن، به ازای هر ساعت یک درصد از نمره تمرین را از دست خواهید داد.
- درخواست تمدید را حداقل ۳ روز قبل از ددلاین در گروه مطرح کنید.

پرسش‌های توصیف و پیاده‌سازی

(۱) مدار شیفتر رجیستر ۸ بیتی با قابلیت‌های زیر تعریف کنید. برای ورود داده، داده ورودی یک بیتی shiftIn در نظر بگیرید و برای خروج داده، خروجی یک بیتی shiftOut را در نظر بگیرید. همچنین اولویت سیگنال‌های کنترلی مدار به ترتیب مشخص شده است.

1-Reset, 2- Parallel Load 3- Shift Left, 4- Shift Right



(a) Shift Register توصیف شده را پیاده‌سازی کنید.

(b) نسبت به قسمت a، تغییراتی را اعمال کنید که اولویت سیگنال‌های کنترلی عوض نشود، اما چنانچه سیگنال‌های Reset و Parallel Load هر دو صفر و سیگنال‌های Shift Left و Shift Right هر دو یک باشند، خروجی بدون تغییر باقی بماند.

(۲) یک ALU دارای عملیات جمع، تفریق، ضرب و XOR می‌باشد. ورودی‌های ALU دو عدد ۱۶ بیتی، یک ورودی ۳ بیتی

ALU_INPUT، کلاک و خروجی آن ۳۲ بیت است. ورودی دستور ۳ بیتی ALU_INPUT به شرح زیر است:

ALU توصیف شده را پیاده‌سازی کنید. برای پیاده‌سازی می‌توانید از یک Top

Module و تعدادی Sub Module استفاده کنید.

ALU_INPUT[2:0]	Output
0	$A + B$
1	$A + A$
2	$B + B$
3	$A \text{ xor } B$
4	$B - A$
5	$A * B$
6	A
7	B

پرسش‌های مرور و تثبیت مفاهیم

(نیازی به ارسال پاسخ نیست)

۳) یکی از مباحث مهم در پیاده سازی لایه های فیزیکی سیستم‌های انتقال داده، تشخیص دنباله‌های خاص در رشته‌های پیوسته ورودی داده می‌باشد. در این مسأله یک شناساگر دنباله (Sequence detector) برای دنباله ۱۱۰۰۱۰ (از چپ به راست) در بین دنباله‌ی زیر را پیاده‌سازی کنید.

In: ...1110101000101110110010011010011001011010...

توجه کنید که Sequence detector را باید به شکل یک FSM توصیف کنید و نیازی به طراحی مدار در سطح پایین نیست. پیاده‌سازی این مسأله به هر دو شکل Mealy یا Moore ممکن می‌باشد. برای پیاده‌سازی دنباله‌ی In از یک Shift Register استفاده کنید.

۴) قطعه کد زیر را بصورت behavioral شبیه سازی کنید. خروجی شکل موج‌های حاصل را بررسی کنید:

```
parameter CP=10;
initial
begin
  clock = 0;
  #(CP+1) In1 = 1'b0;
  #CP In2 = 1'b1;
  #(CP*5) $finish;
end
always #(CP/2) clock = ~clock;
always #(CP*2) In3=In1 & In2;
```

۵) یک بافر با ظرفیت ۱۱ داده ۸ بیتی طراحی کنید که علاوه بر ورودی‌های clk و rst، دارای ورودی write برای نوشتن داده جدید در بافر و ورودی read برای خواندن داده از بافر می‌باشد. بافر دارای دو خروجی یک بیتی Full و Empty و یک خروجی ۸ بیتی می‌باشد. در صورتی که بافر پر و ورودی write فعال باشد، داده نوشته نشده و Drop می‌شود. در صورتی که بافر خالی و Read فعال باشد نیز تغییری رخ نمیدهد.