Uvod u organizaciju i arhitekturu računara 2

- odgovori na ispitna pitanja -

Mina Milošević mi17081@alas.matf.bg.ac.rs

2017/2018

1. Osnovne zakonitosti algebre logike.

Algebra logike predstavlja strukturu $\{S, \Lambda, V, \neg\}$, gde je $S=\{T, \bot\}$, Λ binarna operacija konjukcije, V binarna operacija disjunkcije i \neg unarna operacija negacije.

Osnovni zakoni:

1) komutacija: $A \cdot B = B \cdot A$ A + B = B + A $(A \cdot B) \cdot C = A \cdot (B \cdot C)$ (A + B) + C = A + (B + C) 3) distribucija: $A \cdot (B + C) = (A \cdot B) + (A \cdot C)$ $A + (B \cdot C) = (A + B) \cdot (A + C)$ 4) neutralni element: $1 \cdot A = A$ 0 + A = A 5) inverzni element: $A \cdot \neg A = 0$ $A + \neg A = 1$

<u>Identiteti i pravila:</u>

1) nula: $A \cdot 0 = 0$ A + 1 = 12) idempotencija: $A \cdot A = A$ A + A = A3) apsorpcija: $A \cdot (A + B) = A$ $A + (A \cdot B) = A$

4) dvostruka negacija: ¬¬A=A

5) De Morganova pravila: $\neg (A \cdot B) = \neg A + \neg B$ $\neg (A + B) = \neg A \cdot \neg B$

2. Sta je logicka funkcija i koliko ima logickih funkcija reda n?

<u>Logicka funkcija</u> je svaka funkcija sa domenom Sⁿ i kodomenom S, $f: S \times S \times ... \times S \rightarrow S$. Neka su A₁, A₂,...,A_n logicke promenljive. Svaka funkcija $f:(A_1, A_2,...,A_n) \rightarrow \{0, 1\}$ se naziva *logicka funkcija*.

Broj razlicitih funkcija od n argumenata je $2^{2^{n}}$.

3. Navesti, definisati i objasniti sve logicke funkcije sa jednim argumenatom.

4. Navesti, definisati i objasniti sve logicke funkcije sa dva argumenta.

5. Sta je pun sistem funkcija? Navesti bar tri primera.

Skup $F=\{f_1, f_2,..., f_n\}$ funkcija algebre logike se naziva *pun sistem funkcija* ako se proizvoljna funkcija algebre logike moze predstaviti pomocu funkcija iz ovog skupa.

Pun sistem funkcija - skup funkcija na osnovu kojih mogu da se izvedu sve ostale funkcije. Ako se iz nekog sistema funkcija mogu izvesti sve funkcije punog sistema funkcija, onda je i taj sistem pun sistem funkcija.

<u>Primeri:</u> $\{\Lambda, V, \neg\}, \{V, \neg\}, \{\Lambda, \neg\}, \{\uparrow\}, \{\downarrow\}$

6. Normalne forme funkcija.

Elementarna konjunkcija - logicki izraz koji ne sadrzi operaciju disjunkcije

Elementarna disjunkcija - logicki izraz koji ne sadrzi operaciju konjukcije

<u>Savrsena elementarna konjunkcija</u> - elementarna konjunkcija koja sadrzi sve promenljive iz skupa promenljivih od kojih se grade logicki izrazi

<u>Savrsena elementarna disjunkcija</u> - elementarna disjunkcija koja sadrzi sve promenljive iz skupa promenljivih od kojih se grade logicki izrazi

<u>Disjunktivna forma</u> - logicki izraz koji se sastoji od elementarnih konjunkcija medjusobno povezanih operacijama disjunkcije

Konjunktivna forma - logicki izraz koji se sastoji od elementarnih disjunkcija medjusobno povezanih operacijama konjukcije

<u>Savrsena disjunktivna normalna forma</u> - disjunktivna forma u kojoj su sve funkcije savrsene elementarne konjunkcije

<u>Savrsena konjunktivna normalna forma</u> - konjunktivna forma u kojoj su sve funkcije savrsene elementarne disjunkcije

7. Sta su logicka kola i logicki elementi?

<u>Logicka kola</u> - apstraktna digitalna kola koja implementiraju logicke funkcije. Predstavljaju apstrakciju elektricnih (optickih i drugih) kola.

<u>Logicki elementi</u> – elementarna digitalna kola koja implementiraju elementarne logicke funkcije. Obicno implementiraju funkcije koje cine neki pun sistem funkcija.

8. Koji su uobicajeni logicki elementi? Nacrtati simbole i objasniti funkciju?

<u>NOT-element</u> (negacija): <u>AND-element</u> (konjukcija): <u>OR-element</u> (disjunkcija):

<u>NAND-element</u> (Seferova f-ja): <u>NOR-element</u> (Pirsova f-ja): <u>XOR-element</u> (ekskluzivno ILI):

9. Koji su osnovni koraci projektovanja logickih kola?

- Odredjivanje problema
- Izvodjenje istinitosne tablice
- Izvodjenje logickog izraza (obicno KDNF, neposredno iz tablice)
- Uproscavanje logickog izraza (svodjenje na minimalni oblik)
- Oblikovanje logickog kola

10. Sta je minimizacija logickih funkcija? Koji su osnovni metodi minimizacije?

<u>Minimizovanje</u> logicke funkcije je pronalazenje njenog najjednostavnijeg zapisa.

Osnovni metodi minimizacije su:

- algebarske transformacije
- Karnoove mape
- tablicna metoda Kvin MekKlaskog

11. Objasniti nacin upotrebe Karnoovih mapa.

Pravi se visedimenziona mapa. Na svaku dimenziju navode se najvise po dva argumenta funkcije. Vrednosti argumenata se navode takvim redom da se menja po tacno jedan bit (Hamingova distanca) - 00, 01, 11, 10. Osnovu za uproscavanje predstavlja pravilo:

 $A_1A_2...A_k...A_n + A_1A_2...A_k'...A_n = A_1A_2...A_{k-1}A_{k+1}...A_n$. Kako se susedni kvadrati uvek razlikuju za po najvise 1 bit, ako odgovaraju istim vrednostima funkcije onda se odgovarajuci bit moze eliminisati. I kvadrati na krajnjim suprotnim stranama se smatraju za susedne. KDNF ima po disjunkt za svaki kvadrat u mapi koji sadrzi jedinicu. Ako dva susedna kvadrata sadrze 1, dva disjunkta kojima oni odgovaraju se mogu zameniti jednim, koji ne sadrzi argument koji se razlikuje. Isti postupak se moze primeniti i na grupe od 2^n susednih kvadrata.

Pocinje se posmatranjem sto je moguce vece grupe. Odabere se sve gruipe koje su susedne. Ako neki od kvadrata koji sadrzi 1 ostane nezaokruzen, tada se posmatraju I manje grupe. Dozvoljeno je da jedan kvadrat koji sadrzi 1 pripada vecem broju grupa. Minimizovana verzija funkcije ukljucuje odgovarajuci broj promenljivih na mesto svake od odabranih grupa, pri cemu se odabrana grupa koja je potpuno obuhvacena drugim odabranim grupama ignorise kao redundanta.

U nekim slucajevima odredjena kombinacija vrednosti promenljivih se nikada ne pojavljuje, pa samim tim ne moze ni da bude prisutna u rezultatu. Ove vrednosti se oznacavaju kao "nebitno". Za svaku od ovih kombinacija u odgovarajuci kvadrat se unosi slovo "N" koje moze da se koristi ili kao 0 ili kao 1, po potrebi.

12. Objasniti nacin upotrebe metode Kvin MekKlaskog.

Na početku treba predstaviti funkciju preko DNF, tako da se nedefinisane vrednosti tretiraju kao jedinice. Potrebno je grupisati konjunkcije po broju negacija . Porediti svake dve susedne grupe i napraviti sva moguća sažimanja implikanata tako da su upareni samo ako se razlikuju po stanju jedne promenljive. Označiti štikliranjem implikante koji su učestvovali u sažimanju . Postupak nastaviti sa novodobijenim implikantima sve dok je neko sažimanje moguće. Važno je nastaviti sa svim mogućim sažimanjima iako su svi implikanti već štiklirani. Kada sažimanje više nije moguće, pravi se tabela koja u zaglavlju kolona sadrži konjunkcije koje odgovaraju samo ulazima za koje funkcija ima vrednost jedan. Tabela u zaglavlju vrsta treba da ima sve neuparene implikante. Za svaki implikant iz druge tabele, upisati X u svakoj koloni koja odgovara konjunkciji koja sadrži taj implikant. Ovo označi da taj implikant može da zameni početnu konjunkciju koja je učestvovala u DNF. Potrebno je i dovoljno da svaku konjunkciju zameni po jedan implikant. Prvo označavamo X koje je jedino u koloni, zato što je ono jedina zamena za konjunkciju koja odgovara toj koloni. Sve ostale X-eve iz te vrste takođe označavamo, zato što implikant koji odgovara tom X-u sigurno učestvuje u konačnoj, minimalnoj formi, pa će biti zamena i za sve ostale konjunkcije u kojima se sadrži. Nakon toga biramo implikante koji mogu biti zamena za više konjunkcija (nalaze se u više kolona). Kada je po bar jedan x iz svake kolone označen na bilo koji način, konačni, minimizovani oblik funkcije se sastoji od svih implikanata koji su označeni.

13. Sta je kombinatorna mreza?

<u>Kombinatorne mreze</u> - predstavljaju skup medjusobno povezanih elemenata ciji je izlaz u nekom trenutku funkcija koja zavisi od vrednosti ulaza u tom istom trenutku.

14. Kako se definisu kombinatorne mreze?

U opstem slucaju kombinatorna mreza se sastoji od *n binarnih ulaza* i *m binarnih izlaza*. Moze se opisati pomocu:


- tabele istinitosnih vrednosti koja sadrzi svaku od 2ⁿ mogucih kombinacija ulaznih vrednosti
- povezanog skupa grafickih simbola
- logickih funkcija koje izrazavaju vezu izmedju ulaznih i izlaznih vrednosti

15. Navesti najvaznije kombinatorne mreze.


Multipleksori, demultipleksori, dekoderi, enkoderi, komparatori, sabiraci

16. Sta je multipleksor? Predstaviti ga grafickim simbolom i tablicom.

<u>Multipleksori</u> – kombinatorne mreze koje imaju 2ⁿ ulaza, n selektorskih ulazaz i 1 izlaz. Vrednost izlaza odgovara vrednosti ulaza koji je odredjen vrednoscu selektorskih ulaza.



17. Nacrtati logicko kolo implemetacije multipleksora 4-1.




18. Kako se multipleksor upotrebljava za implementaciju logickih funkcija?

Osim osnovne primene kombinovanja vise ulaza u jedan izlaz, biranjem ulaznih vrednosti se multipleksorski mogu upotrebljavati za implementiranje funkcija od selektorskih ulaza. *I nacin*: na ulaze se dovedu konstantne vrednosti, tako da odgovaraju vrednostima funkcije za odgovarajuce selektorske ulaze


 $II\ nacin$: procesom redukcije se multipleksorom moze implementirati funkcija sa n+1 argumenata. Ideja redukcije je da se jedan od argumenata pretoci u rezultat funkcije: izabere se jedan argument (A_k), prepoznaju se slucajevi u kojima vazi $F=A_k$ ili $F=\neg A_k$, u ostalim slucajevima se funkcija predstavi tako da ne zavisi od A_k

19. Sta je demultipleksor? Predstaviti ga grafickim simbolom.

<u>Demultipleksori</u> – kombinatorne mreze koje imaju n+1 ulaza (1 ulazna vrednost i n selektorskih ulaza) i 2^n izlaza. Obavljaju inverznu funkciju multipleksora: tacno na jedan izlaz se preslikava vrednost ulaza, a svi ostali izlazi imaju vrednost 0.




20. Nacrtati logicko kolo implementacije demultipleksora 1-4.




21. Sta je dekoder? Predstaviti ga grafickim simbolom i tablicom.

 $\underline{Dekoderi}$ – kombinatorne mreze koje imaju n ulaza i 2^n izlaza. U svakom trenutku je aktivan najvise jedan izlaz, a u zavisnosti od ulaza.

22. Nacrtati logicko kolo implementacije dekodera 2-4.



23. Kako se dekoderi 2-4 mogu implementirati za prosirivanje adresnog prostora na vise cipova?



24. Kako se dekoderi mogu upotrebljavati kao demultipleksori?


Dekoderu se uvodi dodatni ulaz. Ulaz predstavlja ulaz demultipleksora. Moze da se tumaci i kao kontrolni bit dekodera: dekoder radi ako je ulaz aktivan, u suprotnom su svi izlazi neaktivni.

25. Sta je enkoder? Nacrtati tablicu vrednosti enkodera 4-2.

<u>Enkoderi</u> – kombinatorne mreze koje imaju 2ⁿ ulaza i n izlaza. Predstavljaju inverznu operaciju dekodera: u svakom trenutku je aktivan najvise jedan ulaz i izlaz je odredjen aktivnim ulazom. Obicno se dodaju kontrolni ulaz koji ukljucuje enkoder i kontrolni izlaz koji je aktivan ako su aktivni kontrolni ulaz i bar jedan ulazni bit.


Enable input	I 3	I 2	I 1	I_0	O ₁	Ο 0	Input active control signal
0	X	X	X	X	0	0	0
1	0	0	0	0	0	0	0
1	0	0	0	1	0	0	1
1	0	0	1	0	0	1	1
1	0	1	0	0	1	0	1
1	1	0	0	0	1	1	1

26. Nacrtati logicko kolo enkodera 4-2.



27. Sta je enkoder sa prioritetom? Nacrtati tablicu i logicko kolo enkodera 4-2 sa prioritetom.

Enkoder sa prioritetom - enkoder kod koga se u odredjenim slucajevima, ako je neki ulaz aktivan, neki drugi ulazi se mogu ignorisati.




28. Sta je komparator? Navesti osnovne vrste komparatora.

<u>Komparatori</u> – mreze koje porede dva niza bitova na odgovarajuci nacin. Imaju *2 x n ulaza* i odgovarajuci broj izlaza, zavisno od vrste poredjenja.


Primeri: • poredjenje jednakosti (dovoljan 1 izlaz)

- poredjenje velicine broja (dovoljna su 2 izlaza ali se koriste 3)
- poredjenje sa prosirenjem (ako se porede brojevi koji imaju *mxn* bitova, ulazna informacija obuhvata i rezultat poredjenja prethodne grupe od n bitova)

29. Nacrtati logicko kolo 4-bitnog komparatora jednakosti i logicki simbol uopstenog 4-bitnog komparatora.



30. Kako se 4-bitni uopsteni komparatori upotrebljavaju za izgradnju 8-bitnih?



31. Sta su sabiraci?


<u>Sabiraci</u> – kombinatorne mreze koje se koriste pri implementaciji sabiranja.

<u>Binarni polusabirac</u> – kombinatorna mreza koja sabira dva jednocifrena binarna broja. Ulazi su dva jednocifrena broja, a izlazi su jedan bit rezultata i jedan bit prenosa


<u>Binarni sabirac</u> – kombinatorna mreza koja sabira 2 jednocifrena binarna broja i dati prenos. Ulazi su 2 jednocifrena broja i 1 bit prenosa, a izlazi su 1 bit rezultata i 1 bit prenosa

<u>Slozeni sabirac</u> – kombinatorna mreza koja sabira 2 visecifrena binarna broja i dati prenos. Implementira se pomocu vise binarnih sabiraca.


32. Nacrtati istinitosnu tablicu i logicko kolo binarnog polusabiraca.




33. Nacrtato logicko kolo optimizovanog binarnog polusabiraca.




34. Nacrtati istinitosnu tablicu, logicki simbol i logicko kolo binarnog sabiraca.






35. Nacrtati logicko kolo optimizovanog binarnog sabiraca.



36. Nacrtati primer slozenog sabiraca.



37. Kako se rešava problem kašnjenja kod složenih sabirača?

Posto izlaz iz svakog sabiraca zavisi od prenosa sa prethodnog binarnog mesta i kako svaki od sabiraca ima odredjeno kasnjenje izlaza u odnosu na ulaz, zbog akumulacije kasnjenja javlja se znacajno kasnjenje izmedju formiranja vrednosti bita najmanje i bita najvece tezine kod sabiraca sa vecim brojem mesta. Da bi se kasnjenje eliminisalo, potrebno je da prenos u svaki od sabiraca bude

poznat bez cekanja na rezultate obrade u prethodnim sabiracima. To omogucava da svaki od sabiraca nezavisno funkcionise, pa samim tim nema ni akumulacije kasnjenja. Ovakav nacin rada se omogucuje odredjivanjem prenosa unapred.

- Prvi prenos se racuna kao: $P_0 = A_0 B_0$
- Drugi prenos se racuna kao: $P_1 = A_1B_1 + (A_1 + B_1)P_0$
- Ako zamenimo prvi: $P_1 = A_1B_1 + (A_1 + B_1)A_0B_0 = A_1B_1 + A_1A_0B_0 + B_1A_0B_0$
- Slicno, drugi prenos je: $P_2 = A_2B_2 + (A_2 + B_2)P_1 = A_2B_2 + (A_2 + B_2)(A_1B_1 + (A_1 + B_1)A_0B_0)$ i tako dalje... Ocigledno je da se racunanje prenosa unapred znacajno komplikuje sa svakim korakom. Slozenost cini imlementaciju neprakticnom za vise od 8 bitova. Uobicajeno se prenos racuna za 4 ili 8 bitova unapred.


38. Sta je programabilni niz logickih elemenata? Kako se implementira?

<u>Programabilni niz logicki elemenata</u> – cip opste namene koji relativno jednostavno moze da se prilagodi raznim specificnim potrebama. Pociva na primeni SDNF. Sadrzi skup I, ILI i NE elemenata. Najopstija formula je da se: svaki ulaz "poveze" sa NE elementom, svaki ulaz i njegova negacija "poveze" sa I elementima, svaki izlaz iz I elemenata se "poveze" sa ILI elementima, izlazi ILI elemenata predstavljaju izlaze logickog kola.

Ako ima n ulaza i m izlaza, potrebno je: do 2ⁿ I elemenata sa po 2n ulaza i m ILI elemenata sa do 2n ulaza.

39. Nacrtati i objasniti primer programabilnog niza logickih elemenata.

Na svakom ulazu u I i ILI elemente postoji po prekidac. Programiranje se postize iskljucivanjem prekidaca. Prekidaci se po pravili iskljucuju jednokratno, uobicanjeno je njihovo spaljivanje propustanjem jake el. struje. Implementacijom se obezbedjuje da se iskljuceni prekidaci ponasaju kao aktivni ulazi za I kola i neaktivni ulazi za ILI kola.




40. Kako se pomocu kombinatornih mreza implementira samocitajuca memorija (ROM)?

Kombinatorne mreze se nazivaju i "mreze bez memorije", zato sto rezultati zavise iskljucivo od ulaza. Ipak, mogu se upotrebljavati za implementaciju memorija koje sluze samo za citanje (ROM). Memorija samo za citanje je funkcija koja preslikava adresu, uvek ce vracati isti izlaz za odgovarajuci ulaz jer ne moze da se menja. Mozemo da je implementiramo pomocu SDNF. Ako je duzina adrese n bitova, a podatka m bitova, onda se implementira pomocu:

• dekodera $n^{2^{n}}$, koji prepoznaje adresu


• niza od *m* ILI elemenata, koji daju bitove podatka u zavisnosti od adrese



41. Implementirati aritmeticko logicku jedinicu pomocnu kombinatornih mreza.

Treba implementirati kolo koje u zavisnosti od ulaza F_0 i F_1 racuna konjukciju, disjunkciju, zbir ili razliku dva ulazna bita A i B. Rezultat se racuna pomocu multipleksora koji ima kao ulaz rezultate svih podrzanih operacija, a kao selektorske ulaze F_0 i F_1 . Konjunkcija i disjunkcija se racunaju neposrednom primenom elemenata I i ILI. Za sabiranje se upotrebljava sabirac sa ulazima A i B, a za oduzimanje sabirac sa ulazima A i B' (dopuna do punog komplementa ce doci kao prethodni prenos). Jednostavnije je da se jedan sabirac koristi i za sabiranje i za oduzimanje. Ulaz B se negira u zavisnosti od ulaza F_0 , ako je F_0 = 1 onda se B negira, inace ne. Resava se pomocu XOR kola. Dopuna do potpunog komplementa se resava kao prenos.


F ₁	F_0	F
0	0	A∧B
0	1	A∨B
1	0	A + B
1	1	A - B



42. Sta je sekvencijalna mreza?

<u>Sekvencijalna mreza</u> – skup povezanih logickih elemenata ciji izlaz u nekom trenutku zavisi od tekuceg stanja elemenata mreze i vrednosti ulaza u "tom istom" vremenskom trenutku.

43. Nacrtati konceptualni dijagram sekvencijalne mreze.



44. Sta su stabilni i nestabilni sistemi? Nacrtati primere.

Za sistem kazemo da je *stabilan* ako se za nepromenljiv ulaz dobijaju nepromenljivo stanje i nepromenljiv izlaz.

Sistem *nije stabilan* ako se za nepromenljiv ulaz dobijaju promenljivo stanje ili promenljiv izlaz.



45. Objasniti razliku izmedju sinhronog i asinhronog rezima funkcionisanja.

Asinhroni rezim: • digitalna kola funkcionisu nezavisno jedna od drugih

- trenutak odvijanja promena u jednom kolu ne zavisi od trenutka odvijanja promena u drugom
- nisu svi izlazi i ulazi ispravni u istom trenutku
- asinhroni rad je problematican ako izlaz jednog kola mora da predstavlja ulaz za neko drugo kolo

Sinhroni rezim: • sva kola u sistemu menjaju svoja stanja u precizno definisanim trenucima

- trenuci promena su odredjeni signalom casovnika
- posledica je da brzina rada zavisi od casovnika

46. Objasniti ulogu casovnika i elemente ciklusa.

<u>Casovnik</u> – signal koji predstavlja sekvencu naizmenicnih vrednosti 0 i 1. Uglavnom se signal predstavlja kao da se prelazak stanja casovnika sa 0 na 1 (i obrnuto) odvija trenutno, mada taj prelazak ima neko kratko trajanje.

Period (trenutak) menjanja stanja se naziva "rub". Prelazak sa 0 na 1 je "izlazni rub". Prelazak sa 1

na 0 je "silazni rub".

Osnovna *uloga* casovnika je globalna sinhronizacija signala u sistemu. Svaki ciklus ima 3 dela: pocetak ciklusa, kraj ciklusa i sredisnja promena signala casovnika. Druga uloga casovnika je merenje vremena u obliku broja ciklusa.

47. Objasniti aspekte trajanja stanja signala casovnika i tipove casovnika.

Iako je uobicajeno da trajanje svakog nepromenljivog stanja signala casovnika bude jednako (*simetrican casovnik*), moze se upotrebljavati casovnik kod koga trajanje stanja 0 i 1 nije jednako (*asimetrican casovnik*).

<u>Ciklus casovnika</u> - period izmedju dva uzastopna uzlazna/silazna ruba <u>Brzina casovnika</u> - broj ciklusa u sekundi (Hz)

48. Koje su osnovne vrste sekvencijalnih mreza? Objasniti osnovna svojstva.


Postoje dve vrste elementarnih sekvencijalnih mreza:

- 1. <u>reza</u> kolo koje reaguje na nivo signala, bez obzira na tip promene; cuva 1 bit stanja
- 2. *flip-flop* kolo koje reaguje samo na promene na uzlaznom ili silaznom rubu ciklusa; cuva 1 bit stanja


49. Sta je SR reza? Nacrtati implementaciju, tablicu i logicki simbol.

Ima dva ulaza: S i R, i dva izlaza: Q i Q'. Implementira se pomocu dva NILI elementa. Ponasanje:

- ako su oba ulaza neaktivna, cuva predhodno stanje
- ako je samo R ulaz aktivan, postavlja stanje na 0 (Q=0)
- ako je samo S ulaz aktivan, postavlja stanje na 1 (Q=1)
- izlaz SR reze se menja asinhrono u odnosu na ulaz u zavisnosti od brzine




S	R	Q_{n+1}
0	0	Qn
0	1	0
1	0	1
1	1	0




50. Sta je SR reza sa casovnikom? Nacrtati implementaciju.

Sinhronizacija se ostvaruje dodavanjem ulaznog signala casovnika u kolo. Tako ulazni signali ne uticu na eventualnu promenu sve dok signal casvonika ne dostigne visok nivo.



51. Sta je D reza? Nacrtati implementaciju, tablicu i logicki simbol.


Problem sa svim vrstama SR reza je u tome sto mora da se izbegava par vrednosti (1, 1) na ulazu. To se moze resavati primenom D reze. Zbog same implementacije nikada ne dolazi do slucaja (1, 1). Novo stanje zavisi uvek od ulaza i pozitivnog (aktivnog) stanja casovnika. Uvek se pravi sa casovnikom, bez casovnika pravi kasnjenje i ponasa se kao SR reza. Sve dok je signal casovnika neaktivan, promene na ulazu nemaju uticaja na rezultat, tj. rezultat je isti kao i ranije. U trenutku aktiviranja signala casovnika (ili kontrolnog signala), stanje ulaza se propagira na izlaz.



52. Sta je flip-flop? Kako se obezbedjuje stabilnost flip-flopa?

<u>Flip-flop</u> – sekvencijalna mreza kod koje se vrednosti ulaza upotrebljavaju samo na jednom rubu ciklusa casovnika (obicno na uzlaznom rubu). Time se omogucava da se u ostalim fazama ciklusa promene ulaza prakticno ignorisu i ne remete rad kola.


Ulazni signal se moze ograniciti na upotrebu samo na uzlaznom rubu casovnika primenom kola:



Izlaz iz ovog kola je aktivan samo na pocetku ciklusa (na uzlaznom rubu) onoliko dugo koliko je NE elementu potrebno da propagira promenu.

53. Sta je D flip-flop? Nacrtati implementaciju.

<u>D flip-flop</u> se pravi pomocu D reze, ogranicavanjem kontrolnog signala na uzlazni rub ciklusa:



- clock=0, D= $X \rightarrow Q$ = prethodno stanje
- clock=1, D=0 \rightarrow Q = 0
- clock=1, D=1 \rightarrow Q = 1


54. Sta je JK flip-flop? Nacrtati implementaciju.

<u>JK flip-flop</u> se ponasa kao SR flip-flop, samo sto stanje 1,1 koristi za inverziju stanja. Pravi se pomocu dve SR reze (glavne i podredjene):

- glavna aktivira se tokom aktivnog dela ciklusa
- izlaz glavne SR rese se prenosi na izlaz tokom neaktivnog dela ciklusa

Tokom trajanja aktivnog signala casovnika, glavna SR resa proizvodi izlaz koji predstavlja ili set ili reset ulaz za podredjenu SR rezu. Izlaz je stabilan zato sto na njega utice tek izlaz iz podredjene reze, koji se ne menja tokom aktivnog dela ciklusa.


Na silaznom rubu siklusa se signal propagira kroz podredjenu rezu. Ne ostvaruje se odmah uticaj na glavnu rezu, zato sto ona dopusta promene tek tokom pozitivnog dela ciklusa.



Nacrtati primer.

Registri su koja koja se koriste za cuvanje jednog ili vise bitova podataka.

<u>Paralelni registar</u> – sastoji se od skupa 1-bitnih memorijskih jedinica ciji se sadrzaj moze istovremeno citati ili menjati. Moze se implementirati pomocu reza ili flip-flopova.



Na slici je prikazana implementacija 8-bitnog paralelnnog registra pomocu SR flip-flop elemenata. Omogucava tri osnovne operacije:

- *anuliranje* ako je aktivan kontrolni signal za anuliranje
- *upisivanje* ako je aktivan ulazni kontrolni signal za upisivanje; uz pretpostavku da je prethodno izvrseno anuliranje
- *citanje* ako je aktivan izlazni kontrolni signal


56. Sta je pomeracki registar i koji su tipovi pomeranja?

<u>Pomeracki registri</u> – pomeraju niz bitova ulevo ili udesno sa svakim ciklusom casovnika. Mogu da se upotrebljavaju za konvertovanje iz paralelnog u serijski vid komunikacije i obrnuto.

<u>Logicko pomeranje</u> – ne postoji ulazni podatak. Umesto ulaza dopisuje se nula (*linijsko pomeranje*) ili vrednost "izbacenog" bita (*ciklicno pomeranje*).


<u>Aritmeticko pomeranje</u> – Ne postoji ulazni podatak. Umesto ulaza dopisuje se nula ako je pomeranje ulevo ili najvisi bit ako je pomeranje udesno.

57. Nacrtati logicko kolo i objasniti ponasanje 4-bitnog pomerackog registra sa serijskim ulazom i izlazom.



U svakom ciklusu: sadrzaj se pomera za 1 mesto udesno; sleva se dopisuje 1 novi bit sa ulaza; na izlazu se cita 1 "izbacen" bit.

58. Nacrtati logicko kolo i objasniti ponasanje 4-bitnog pomerackog registra sa serijskim ulazom i paralelnim izlazom.



U svakom ciklusu: sadrzaj se pomera za 1 mesto udesno; sleva se dopisuje 1 novi bit sa ulaza; cita se na paralelnom izlazu kompletan novi sadrzaj.

59. Sta je binarni brojac? Nacrtati logicko kolo i objasniti ponasanje 3-bitnog binarnog brojaca.


<u>Brojaci</u> – sekvencijalne mreze koje sa svakim ciklusom povecavaju vrednost registra za 1. <u>Binarni brojac</u> – koristi se za brojanje registra sa B bitova i omogucava brojanje od 0 do 2^B-1. Nakon "prekoracenja" se pocinje ponovo od 0 (brojac po modulu 2^B).

Brojaci se mogu upotrebljavati: za merenje vremena , za brojanje podataka na ulazu ili izlazu, za generisanje casovnika sa sporijim taktom itd.

Implementacija brojaca po modulu 8 (3-bitni):

- niz bitova se posmatra kao niz binarnih cifara
- najnizi bit se menja u svakom ciklusu
- visi bit je potrebno promeniti svaki put kada se prethodni nizi bit promeni iz 1 u 0 Ideja implementacije je:
- na niz JK flip-flopova se dovedu na ulaze aktivni signali (kada se ulazi na JK flip-flopu postave na 1 onda se izlaz menja u svakom ciklusu)
 - na kontrolni ulaz prvog (koji odgovara najnizem bitu) se dovede signal casovnika

• na kontrolne ulaze ostalih se dovedu izlazni signali prethodnih



60. Sta je arhitektura racunara?

<u>Arhitektura racunara</u> - opis sistema na logickom nivou, iz ugla "programera". Obuhvata razlicite aspekte koji se ticu "programera": osnovne funkcionalne jedinice (procesor, memorija...), njihovo funkcionisanje (skup instrukcija, nacin adresiranja memorije...), nacini povezivanja.

61. Objasniti nivoe programiranja racunara.

<u>Programiranje racunara</u> - izracunavanje problema na jeziku koji racunar moze da razume. Od interesa su samo jezici niskog nivoa, koji se neposredno oslanjaju na konkretnu arhitekturu i organizaciju. To su masinski jezici i asembler. Dva osnovna motiva za upotrebu asemblerskog jezika su vremenska efikasnost i usteda memorijskog prostora.

62. Sta je ISA (arhitektura)?

ISA je <u>arhitektura skupa instrukcija</u>. Apstrakcija arhitekture skupa instrukcija pruza programerima informacije o racunaru neophodne za razvoj programa i predstavlja interfejs izmed ju hardvera i najnizeg nivoa softvera.

63. Koje su osnovne komponente racunarskog sistema?

Centralna jedinica za obradu (CPU), memorijska jedinica, U/I uredjaji i njihovo povezivanje

64. Koje su osnovne komponente procesora?

Kontrolna jedinica - cita instrukcije iz glavne memorije, dekodira ih i prepoznaje tip, upravlja radom procesora

<u>Registri</u> - lokalni memorijski prostor procesora, nacelno su svi iste velicine <u>Aritmeticko-logicka jedinica</u> (jedna ili vise) - implementacija konkretnih a.l. operacija

65. Sta je magistrala? Koje su osnovne komponente magistrale?

<u>Magistrala</u> - podsistem koji povezuje osnovne komponente racunarskog sistema. <u>Komponente magistrale</u>:

- *adresna magistrala* prenosi podatke o adresnom prostoru, njena sirina odredjuje velicinu adresnog prostora
- *magistrala podataka* prenosi podatke, njena velicina odredjuje velicinu podataka koji se prenose
 - *kontrolna magistrala* prenosi kontrolne signale (kodirane operacije)

66. Sta je sistemska magistrala? Od cega se sastoji i sta povezuje?

<u>Sistemska magistrala</u> - mreza koja povezuje komponente racunarskog sistema. Upotrebljavaju se i termin *interna (unutrasnja) magistrala*. Sastoji se od tri osnovne komponente - adresne magistrale, kontrolne magistrale i magistrale podataka. Nalazi se unutar procesorskog sistema i povezuje procesorske jedinice sa memorijom i ulazno/izlaznim podsistemom.

67. Sta je spoljasnja magistrala? Sta povezuje?

<u>Spoljasnja magistrala</u> - podsistem koji povezuje uredjaje koji su van procesorskog sistema (USB, FireWire, serijski interfejs, paralelni interfejs).

68. Kako se ostvaruje deljenje magistrale?

Magistrala je deljeni resurs. Svaka komponenta povezana sa magistralom je korisnik magistrale. Pri deljenju magistrale postoji mogucnost istovremenih aktivnosti na magistrali. Istovremena upotreba magistrale od strane vise komponenti dovodi do neispravnosti.

69. Sta je transakcija magistrale?

<u>Transakcija magistrale</u> - celovit niz postupaka na magistrali. Primeri aktivnosti su: citanje iz memorije, pisanje u memoriju, citanje sa ulaznog uredjaja, pisanje na ulaznom uredjaju... Jedna transakcija moze da obuhvati vise operacija (npr. agresivno citanje).

U okviru jedne transakcije prepoznaju se: glavni korisnik (zapocinje transakciju) i podredjeni korisnik (odgovara na zahtev glavnog korisnika).

U jednom trenutku postoji najvise jedna transakcija na magistrali. Svaka transakcija ima tacno jednog glavnog korisnika.

Neki uredjaji mogu biti samo podredjeni korisnici magistrale, dok drugi mogu biti glavni ili podredjeni (ali ne u isto vreme).

70. Navesti najvaznije vrste kontrolnih signala magistrale.

Radom magistrale se upravlja posredstvom kontronlih signala.

- *Memory Read*, *Memory Write* transakcija je jedna od operacija sa memorijom
- I/O Read, I/O Write transakcija obuhvata U/I operaciju
- *Ready* ovaj signal obavestava glavnu komponentu da je potrebno jos vremena; glavna operacija obicno reaguje prelaskom u stanje cekanja
- Bus request pre svake transakcije komponente najpre moraju zahtevati da dobiju magistralu
- Bus grant arbitar magistrale bira ko ce da dobije magistralu i salje mu signal
- *Clock* signal koji sluzi za sinhronizaciju rada svih komponenti
- *Reset* signal koji inicijalizuje rad sistema

71. Koje su osnovne karakteristike magistrale?

<u>Sirina magistrale</u> - odnosi se na magistrale adrese i podataka. Sira magistrala podataka podize performanse, a sira adresna magistrala povecava adresni prostor

<u>Tip magistrale</u> - posvecena ili multipleksirana.

<u>Operacije magistrale</u> - citanje, pisanje, prenos blokova, citanje sa menjanjem i prekidi <u>Arbitraza</u> - moze da bude centralizovana i distribuirana

<u>Podesavanje vremena</u> - moze biti sinhrono i asinhrono

72. Sta je sirina magistrale? Koji kriterijumi uticu na odlucivanju o izboru sirine?

<u>Sirina magistrale podataka</u> odredjuje velicinu podataka koji se prenose magistralom. Osnovna motivacija za prosirvanje je podizanje propustnosti magistrale, a time i performansi. A motivacija za

suzavanje je smanjivanje slozenosti i smanjivanje troskova.

<u>Sirina adresne magistrale</u> odredjuje velicinu adresnog prostora. Ako sirina magistrale ima n adresnih linija, broj adresabilnih lokacija je 2ⁿ . Jedna adresablina lokacija sadrzi jednu memorijsku rec, koja je obicno sirine 1 bajt, ali ne mora biti tako. Osnovna motivacija za prosirvanje je povecanje adresnog prostora. A motivacija za suzavanje je smanjivanje slozenosti i troskova.

73. Koji su tipovi magistrala? Objasniti razlike.

Posvecena magistrala - posvecena jednoj ulozi (npr. sluzi samo za prenosenje adresa), ima vecu propusnost, ali je teza za implementaciju

<u>Multipleksirana magistrala</u> - ista magistrala prenosi adrese, podatke i kontrolne signale, jednostavnija je za implementaciju, ali ima nizu propusnost. Multipleksiranjem se smanjuje efikasnost magistrale (operacije se usporavaju zbog veceg broja koraka)

74. Objasniti postupke citanja iz memorije i pisanja u memoriju u slucaju multipleksirane magistrale.

Citanje iz memorije:


Procesor najpre stavlja na magstralu adresu. Memprijska jedinica cita adresu i pristupa lokaciji. U medjuvremenu procesor uklanja adresu sa magistrale. Memorijska jedinica na magistralu postavlja procitan podatak.

Pisanje u memoriju:

Procesor najpre stavlja adresu na magistralu. Memorijska jedinica cita adresu i pristupa lokaciji. Procesor uklanja adresu sa magistrale i postavlja podatak. Memorijska jedinica cita podatak I upisuje ga u memoriji.


75. Objasniti i predstaviti vremenskim dijagramom izvrsavanje operacije citanja iz memorije na primeru sinhrone magistrale procesora Intel Pentium.

Kod sinhrone magistrale sinhornizovanje svih postupaka na magistrali obezbedjuje casovnik. Promene drugih signala se odvijaju u odnosu na ulazne i silazne rubove casovnika. Operacija citanja iz memorije se sastoji od tri osnovna postupka: procesor postavlja zahtev za citanje , memorija izvrsava operaciju, procesor preuzima procitane podatke



U ciklusu T1 procesor postavlja zahtev za citanje. Tokom aktivnog stanja ciklusa T1 procesor postavlja na adresnu magistralu ispravnu adresu memorijske lokacije sa koje je potrebno citati. Nakon toga procesor postavlja dva kontrolna signala za identifikovanje vrste operacije: signal IO/memory se postavlja na nisko stanje, sto oznacava memorijsku operaciju i signal read/write se postavlja na nisko stanje, sto oznacava operaciju citanja . Memorija izvrsava operaciju citanja od trenutka postavljanja kontrolnog signala. Memorija cita adresu sa adresne magistrale i postavlja na magistralu podataka procitanu vrednost. Memorija zavrsava operaciju citanja najranije na silaznom rubu ciklusa T2. Ako je operacija izvrsena, postavlja nisko stanje signala ready, a ako je memorija sporija, ona oznacava da operacija jos nije zavrsena odrzavanjem aktivnog stanja signala ready, sve dok ne postavi podatke (moze da traje i vise ciklusa). Pocev od neaktivnog stanja ciklusa T2 procesor proverava signal ready. Nisko stanje oznacava da su podaci procitani i spremni za preuzimanje, aktivno znaci da memorija zahteva dodatno vreme (bar jos jedan ciklus) da bi postavila podatke na magistralu. Ako su podaci prisutni (nisko stanje signala ready) procesor cita podatke sa magistrale podataka, sklanja adresu sa adresne magistrale, deaktivira signale IO/memory i read/write. Operacija je zavrsena najranije na silaznom rubu ciklusa T3.


76. Objasniti i predstaviti vremenskim dijagramom izvrsavanje operacije pisanja iz memorije na primeru sinhrone magistrale procesora Intel Pentium.



U ciklusu T1 procesor postavlja zahtev za pisanje. Tokom aktivnog stanja ciklusa T1 procesor postavlja na adresnu magistralu ispravnu adresu memorijske lokacije na koju je potrebno pisati. Nakon toga procesor postavlja dva kontrolna signala za identifikovanje vrste operacije: signal IO/memory se postavlja na nisko stanje, sto oznacava memorijsku operaciju i signal read/write se postavlja na aktivnoo stanje, sto oznacava operaciju pisanja. Kasnije, tokom ciklusa T2, procesor postavlja podatke na magistralu podataka. Memorija izvrsava operaciju pisanja pocev od silaznog ruba ciklusa T1. Memorija cita adresu sa adresne magistrale i obavlja pripreme za upisivanje. Zatim cita podatke sa magistrale podataka i upisuje ih na odgovarajucoj lokaciji. Memorija oslobadja magistralu najranije na silaznom rubu ciklusa T2. Ako je operacija pisanja izvrsena (ili ce biti izvrsena tokom ciklusa), postavlja se nisko stanje signala ready, a ako je memorija sporija, ona oznacava da operacija jos nije izvrsena odrzavanjem aktivnog stanja signala ready sve dok ne postavi procitane podatke (potencijano i vise ciklusa). Procesor prima potvrdu o upisivanju. Pocev od neaktivnog stanja ciklusa T2 (odmah po postavljanju podataka) procesor proverava signal ready. Nisko stanje oznacava da ce memorija tokom ciklusa zavrsiti upisivanje, dok aktivno stanje oznacava da memorija zahteva dodatno vreme (bar jos jedna ciklus) da bi upisala podatke. Ako je operacija izvrsena (nisko stanje signala ready) procesor sklanja adresu sa adresne magistrale i podatke sa magistrale podataka, deaktivira signale IO/memory i read/write. Operacija je zavrsena najranije na silaznom rubu ciklusa T3.

75. Sta je stanje cekanja? Kada se i kako upotrebljava? Objasniti operaciju citanja sa stanjem cekanja.

Rad procesora je cesto suvise brz da bi ga memorija ili U/I uredaji mogli pratiti. Zbog toga se uvode *stanja cekanja* i kontrolni *signal ready*. Ako je stanje signala ready aktivno, procesor ne sme da pretpostavi da je uredjaj izvrsio operaciju. U tom slucaju procesor ceka jos jedan ciklus i ponovo proverava stanje signala ready.




76. Sta je "prenosenje blokova podataka"? Kako se i zasto upotrebljava?

Prenosenje blokova podataka podrazumeva da se jednom slozenom operacijom prenosi veca kolicina podataka. Koristi se za popunjavanje kes memorije.

77. Objasniti prenosenje blokova podataka na primeru citanja blokova podataka.

Sve operacije sa blokovima kod Pentiuma se odnose na po 4 podatka (svaki je sirine 64 bita), zato se ne prenosi podatak o velicini bloka, koji bi inace bio potreban. Pri operacijama sa blokovima adrese moraju biti poravnate sa velicinom blokova, najnizih 5 bitova adrese moraju biti 0. Pri postavljanju zahteva procesor postavlja na nisko stanje dodatni kontrolni *signal block*, cime oznacava da se radi o radu sa blokom podataka. Kod procesora Pentium ovaj signal se zove *cache*, za operacije sa kes memorijom. Ako nema cekanja, pretpostavlja se da se u svakom ciklusu isporucuje po jedan podatak. U suprotnom memorija zahteva cekanje postavljanjem *signala ready*. Ostalo je kao pri pojedinacnom citanju.



78. Kako

se

sinhronizuje rad na asinhronoj magistrali? Objasniti signale i tok aktivnosti (cetvorofazno rukovanje).


U slucaju asinhrone magistrale ne upotrebaljava se casovnik za sinhronizaciju vec se upotrebljavaju operacije rukovanja i dodatni sinhronizacioni signali. Za asinhrone magistrale je uobicajeno *cetvorofazno rukovanje*. Dodatni signali su *glavna sinhronizacija* (MSYN) i *podredjena sinhronizacija* (SSYN).

Cetvorofazno rukovanje obuhvata sledece faze:

- glavni uredjaj inicijalizuje komunikaciju tako sto postavlja sve potrebne podatke na magistralu i postavlja glavni sinhronizacioni signal (MSYN)
- podredjeni uredjaj reaguje na MSYN, cita upucene podatke, obavlja operaciju, postavlja odgovor na magistralu, postavlja podredjeni signal (SSYN)
- glavni uredjaj reaguje na SSYN, cita odgovor sa magistrale, iskljucuje signal MSYN
- podredjeni uredjaj reaguje na iskljucivanje MSYN i iskljucuje signal SSYN

79. Objasniti rad asinhrone magistrale na primeru operacije citanja.

Prvo procesor postavlja adresu, kontrolne signale i signal MSYN. Zatim memorija cita upucene podatke, obavlja operaciju, postavlja podatke na magistralu i postavlja signal SSYN. Procesor cita odgovor sa magistrale, ponistava adresnu magistralu i kontrolne signale i iskljucuje signal MSYN. Memorija ponistava magistralu podataka i iskljucuje signal SSYN.



80. Objasniti razlike izmedju sinhrone i asinhrone magistrale.

<u>Sinhrona magistrala</u> je jednostavnija od asinhrone. Sinhroni rad zahteva da svi uredjaji rade u skladu sa casovnikom. Ako neki rade brze moraju da sacekaju da se zavrsi ciklus. <u>Asinhrona</u> je fleksibilnija u pogledu trajanja operacija. Operacije ne moraju da traju ceo ciklus. Fleksibilnije su u pogedu uredjaja, brzina rada se prilagodjava brzini uredjaja. Slozenije su za implementaciju. Asinhrone su pogodne za uredjaje cije su brzine razlicite.

81. Sta je arbitraza magistrale? Koje su osnovne vrste arbitraze?

Magistrale koje mogu imati vise potencijalnih glavnih uredjaja moraju imati *mehanizam arbitraze*. Taj mehanozam sluzi za dodeljivanje magistrale glavnom uredjaju. Na sistemskoj magistrali glavni uredjaj je najcesce procesor, ali to moze biti i kontroler DMA. *Vrste*:

- staticka arbitraza raspodela medju glavnim uredjajima odigrava se na unapred odredjen nacin
- <u>dinamicka arbitraza</u> odlucuje na osnovu zahteva pristiglih od uredjaja. Vecina implementacija pociva na dinamickoj arbitrazi

82. Po kojim karakteristikama se razlikuju razlicite dinamicke arbitraze?

Dinamicke arbitraze se mogu razlikovati po: organizaciji (nacinu implementacije) , politici dodeljivanja , politici oslobadjanja , obradi zahteva , obradi dozvola.

83. Nabrojati i objasniti politike dodeljivanja magistrale.

- *Politike fiksnih prioriteta* svakom glavnom uredjaju se dodeli fiksan prioritet. Kada vise glavnih uredjaja zahteva magistralu, dobija je onaj sa najvisim prioritetom. Veoma je vazno da se prioriteti pazljivo određe, u suprotnom uredjaj sa visim prioritetom moze vecito da uzima magistralu od drugih uredaja (tzv. izgladnjivanje). Ova politika se obicno upotrebljava za U/I uredjaje i za usluge DMA.
- <u>Politike rotirajucih prioriteta</u> prioriteti predstavljaju funkciju vremena cekanja na magistralu. Sto uredjaj duze ceka, to mu je veci prioritet. Ovakvom politikom se izbegava izgladnjivanje. Podvarijanta ove politike je da se uredjaju koji je upravo dobio magistralu spusti prioritet. Ako se pri tome spusti na najnizi, dobija se raspodela prioriteta u krug (*round robin*).
- <u>Ravnopravne politike</u> ravnopravnost je vazan kriterijum dodeljivanja (sprecava izgladnjivanje). Ravnopravne politike ne moraju da upotrebljavaju prioritete. Ravnopravnost se moze definisati na vise nacina. Svi zahtevi u predefinisanom prozoru vremena moraju biti zadovoljeni pre odobravanja zahteva u narednom prozoru. Ili, zahtev ne sme da ceka duze od nekog odredjenog broja sekundi.
 - *Hibridne politike* zasnivaju se na kombinovanoj upotrebi prioriteta i pravila ravnopravnosti.

Nazivaju se i kombinovane politike. Mozemo da podelimo uredjaje u klase i unutar klasa primenjujemo jednu politiku, a izmedju klasa neku drugu.

84. Navesti i ukratko objasniti politike oslobadjanja magistrale.

Odnose se na uslove pod kojima trenutni glavni uredjaj oslobadja magistralu za druge uredjaje. Dele se na:

- *Politike bez planiranja* glavni uredjaj, koji upotrebljava magistralu, oslobadja magistralu dobrovoljno. Deli se na:
 - politike zasnovane na transakcijama
 - politike zasnovane na zahtevima
- *Politike sa planiranjem* omogucavaju da odredjena transakcija bude prinudno prekinuta u odredjenim slucajevima.

85. Objasniti politiku oslobadjanja magistrale zasnovanu na transakcijama.

Magistrala se oslobadja kada se zavrsi tekuca transakcija. Ako je uredjaju ponovo potrebna magistrala, on mora da posalje nov zahtev.

Prednosti: • najjednostavnija za implementaciju

• oslobadjanjem magistrale posle svake transakcije garantuje se ravnopravnost

Slabosti: • ako vecinu zahteva salje samo jedan glavni uredjaj smanjene su performanse.

86. Objasniti politiku oslobadjanja magistrale zasnovanu na zahtevima.

Glavni uredjaj oslobadja magistralu na kraju tekuce transakcije samo ako postoje zahtevi drugih uredjaja. Ako je uredjaju i dalje potrebna magistrala, a ne postoje zahtevi drugih uredjaja, on moze da nastavi da je koristi.

Prednosti: efikasnija upotreba u odnosu na politike zasnovane na transakcijama *Slabosti:* nesto je slozenija implementacija

87. Objasniti politiku oslobadjanja magistrale sa planiranjem.

U slucaju politike bez planiranja jedan uredjaj moze da zadrzi magistralu duze vreme. To proizvodi probleme u slucaju usluga koje moraju raditi u realnom vremenu. Politike sa planiranjem omogucavaju da dugacka transakcija bude prinudno prekinuta u odredjenim slucajevima.

88. Objasniti moguce nacine organizacije arbitraze magistrale.

Arbitraza se implementira centralizovano i distibuirano.

U slucaju *centralizovane implementacije*, jedan centralni arbitar prima zahteve od svih glavnih uredjaja i na osnovu politike dodeljivanja dodeljuje magistralu jednom. Po zavrsetku transakcije, glavni uredjaj oslobadja magistralu u skladu sa politikom oslobadjanja.

U slucaju *distribuirane implementacije*, hardver za arbitrazu je distribuiran po glavnim uredjajima. Distribuiran algoritam se upotrebljava za odredjivanje glavnog uredjaja kome ce se dodeliti magistrala.


89. Objasniti mehanizam ulancavanja kod centralizovane arbitraze.

<u>Ulancavanje</u> koristi jednu liniju za zahteve, koju dele svi glavni uredjaji. Kada centralni arbitar primi zahtev, on salje odobrenje za upotrebu magistrale prvom glavnom uredjaju u lancu. Uredjaj u lancu prosledjuje signal ako nije zahtevao magistralu, a ne prosledjuje ga ako jeste. Tako se signal za odobravanje prosledjuje niz lanac sve dok ne dodje do nekog od uredjaja koji su zahtevali magistralu. Prvi takav uredjaj u lancu je dobija.

<u>Prednosti:</u> Jednostavna implementacija, zahteva samo tri kontrolne linije po uredjaju. Arbitar ne ogranicava broj uredjaja niti njegova implementacija zavisi od broja uredjaja.

<u>Nedostaci:</u> Implementira politiku fiksnih prioriteta. Trajanje arbitraze je proporcijalno broju glavnih uredjaja. Shema nije otporna na otkazivanje, ako neki uredjaj otkaze, ni jedan uredjaj

nizeg prioriteta ne moze da dobije magistralu.




90. Objasniti mehanizam nezavisnih zahteva kod centralizovane arbitraze.

Arbitar se povezuje sa svakim uredjajem putem posebnih linija za zahteve i odobravanje. Kada glavni uredjaj zahteva magistralu, salje zahtev putem svoje linije zahteva. Kada arbitar primi zahtev, na osnovu politike dodeljivanja odredjuje koji uredjaj ce dobiti magistralu.

<u>Prednosti:</u> Mogu se implementirati razlicite politike dodeljivanja magistrale. Kratko (konstantno) vreme dodeljivanja, nezavisno od broja uredjaja.


Nedostaci: Slozenija implementacija. Broj uredjaja je ogranicen brojem linija.



shemu kod centralizovane arbitraze.

Hibridna shema deli glavne uredaje na N klasa. Za svaku klasu postoje posebne linije za zahteve i odobrenja. U okviru svake klase primenjuje se ulancavanje.

Primer: VME magistrala (familija procesora Motorola 68000). Cetiri para linija za zahteve i odobrenja. Svi uredjaji dele linije zauzetosti i ponistavanja. Tri politike dodeljivanja: fiksni prioriteti, rotirajuci prioriteti i ulancavanje. Podrazumevana politika oslobadjanja bez planiranja, zasnovana na transakcijama.




92. Sta je distribuirana arbitraza?

Glavni uredjaji samo odredjuju ko ce dobiti magistralu za narednu transakciju. Hardver za arbitrazu je distribuiran izmedju glavnih uredjaja. Moguce su razlicite sheme ulancavanja i nezavisnih zahteva.


93. Kako se implementira distribuirano ulancavanje?

Pri ulancavanju arbitar inicijalizuje signal za odobravanje. Isto se moze postici i bez arbitra, na sledeci nacin. Linija zahteva se povezuje tako da ima nisko stanje akko jedan ili vise uredjaja zahtevaju magistralu. Trenutni glavni uredjaj odrzava stanje linije zauzetosti. Izvor linije odobravanja se vezuje za uzemljenje, tako da uvek ima nisko stanje. Sve ostalo je neizmenjeno. Kada centralni arbitar primi zahtev, on salje odobrenje za upotrebu magistrale prvom glavnom uredjaju u lancu. Uredjaj u lancu prosledjuje signal ako nije zahtevao magistralu, a ne prosledjuje ga ako jeste. Tako se signal za odobravanje prosledjuje niz lanac sve dok ne dodje do nekog od uredjaja koji su zahtevali magistralu. Prvi takav uredjaj u lancu je dobija.



94. Kako se implementiraju distribuirani nezavisni zahtevi?

Upotrebljavaju se nezavisne linije zahteva i odobravanja. Postupak je kao u slucaju centralizovane arbitraze. Arbitar se povezuje sa svakim uredjajem putem posebnih linija za zahteve i odobravanje. Kada glavni uredjaj zahteva magistralu, salje zahtev putem svoje linije zahteva. Kada arbitar primi zahtev, na osnovu politike dodeljivanja odredjuje koji uredjaj ce dobiti magistralu. Navedeni primer je slican politici fiksnih prioriteta. Izgladnjivanje se resava tako sto uredaj najviseg prioriteta koji je upravo upotrebljavao magistralu nece postaviti nov zahtev sve dok svi uredjaji nizeg prioriteta koji su zahtevali magistralu ne dobiju odobrenje.



95. Sta je memorija?

Memorija - uredjaj koji omogucava cuvanje (zapisivanje) i citanje podataka u racunaru. Memorija racunara se deli na unutrasnju i spoljasnju memoriju.

96. Kojim se osobinama opisuju memorije?

Karakteristika memorije odredjuje nacin i mesto njene upotrebe u racunarskim sistemima. Osim toga, razliciti kriterijumi podele memorije se uglavnom zasnivaju na nekoj od karakteristika memorije. *Znacajne karakteristike su*:

trajanje zapisa, tip nosioca, kapacitet , jedinica prenosa , adresibilnost , cena , moguci nacini pristupa , performanse , mogucnost promene sadrzaja

97. Objasniti trajanje zapisa memorije.

Prema trajanju zapisa informacije koje cuvaju, memorije se mogu podeliti na memorije sa stalnim zapisom i memorije sa privremenim zapisom.

Memorije sa privremenim zapisom gube sadrzaj po prestanku elektricnog napajanja.

<u>Memorije sa stalnim zapisom</u> cuvaju sadrzaj sve dok ne dodje do njegove namerne promene.

Obicno ne zahtevaju elektricno napajanje za cuvanje informacija.

98. Objasniti tip nosioca zapisa memorije.

Memorije se mogu podeliti na osnovu tehnologije koja se koristi za zapis informacije. Danas su najvise u upotrebi *poluprovodnicke memorije*, *memorije sa magnetnom povrsinom* (diskovi, trake), *opticke memorije* (CD-ROM, CD-R, CD-RW, DVD- ROM).

99. Objasniti kapacitet memorije.

<u>Kapacitet</u> predstavlja kolicinu informacija koju memorija moze da sadrzi. Kapacitet *interne memorije* se obicno izrazava u bajtovima ili u recima. Duzina reci zavisi od tipa procesora; najcesce duzine reci su 8, 16, 32, 64, 128 bitova . Kapacitet *spoljasnje memorije* se izrazava u bajtovima (KiB, MiB, GiB, TiB).

100. Objasniti pojam jedinice prenosa memorije.

Za *internu memoriju* jedinica prenosa je jednaka broju bitova (obicno rec - 1, 2, 4, 8, 16 bajtova) koji mogu da se istovremeno procitaju iz memorije ili upisu u memoriju. Za *eksterne memorije* jedinica prenosa je obicno blok, koji sadrzi od 512B do nekoliko MB.

101. Objasniti adresibilnost memorije.

<u>Adresibilnost</u> predstavlja svojstvo memorije da joj se moze pristupiti pomocu adrese. Memorije mogu biti:

- *adresibilne* ako se moze adresirati svaka pojedinacna memorijska lokacija (rec)
- poluadresibilne ako se pomocu adrese moze pristupiti grupi bajtova (vecoj od reci)
- neadresabilne ako se posredstvom adrese ne moze pristupiti sadrzaju memorije

102. Navesti moguce nacine pristupa memoriji.

- <u>Sekvencijalan pristup</u> podaci su organizovani u jedinice (slogove) koji se medjusobno razdvajaju kontrolnim informacijama koje se koriste pri citanju podataka; pise se redom i cita se redom, kako je vrseno pisanje; da bi se izvrsilo pozicioniranje na zeljeni slog moraju se procitati svi slogovi koji mu prethode, zbog toga je vreme pristupa proizvoljnom slogu relativno veliko (primer: magnetna traka)
- <u>Neposredan pristup</u> postoji zavisnost adrese sloga i njegove fizicke lokacije (ne mora da bude puna); na osnovu adrese se pristupa neposredno slogu ili njegovoj okolini; vreme pristupa nije fiksno (primer: magnetni disk)
- *Proizvoljan pristup* svaka adresibilna lokacija ima jedinstven mehanizam pristupa podacima; vreme pristupa je fiksno (primer: glavna memorija racunara)
- <u>Asocijativni pristup</u> podvrsta memorije sa proizvoljnim pristupom; podatku se pristupa na osnovu nekog uzorka adrese ili podatka (primer: kes memorija)

103. Objasniti performanse memorije.

Performanse memorije odredjuju sledeci parametri:

- <u>Vreme pristupa</u> -za *memorije sa proizvoljnim pristupom* ovaj parametar predstavlja vreme koje protekne od trenutka obracanja memoriji preko adrese lokacije do trenutka kada podaci bivaju upisani ili procitani. Za *memorije koje nemaju slucajan pristup*, ovaj parametar predstavlja vreme koje je potrebno za pozicioniranje upisno-citajuceg mehanizma na zeljenu lokaciju. Vreme pristupa se meri u nanosekundama za memorije sa proizvoljnim pristupom, odnosno u milisekundama kod ostalih vrsta memorija
- <u>Trajanje vremenskog ciklusa</u> primenjuje se prvenstveno na memoriju sa neposrednim pristupom i sastoji se od vremena pristupa i vremena koje protekne dok ne bude moguc ponovni pristup memoriji. Dodatno vreme je potrebno radi nestanka prethodnog signala na signalnim linijama ili za regeneraciju podataka ako je u pitanju destruktivno citanje.
- <u>Brzina prenosa</u> vreme za koje veca kolicina podataka moze da se procita ili upise. Uzima u obzir vreme pristupa ali i arhitekturu

104. Nacrtati i objasniti hijerarhiju memorije.

Sto je krace vreme pristupa, cena je veca. Sto je veci kapacitet, vreme pristupa je duze. Sto je veci kapacitet, cena po bitu je niza. Nove tehnologije donose nizu cenu po bitu uz ocuvanje prethodnih odnosa.

<u>Memorija samo za citanje (ROM)</u> predstavlja oblik memorije ciji je sadrzaj stalan i ne moze da se menja. ROM se koristi za mikroprogramiranje i cuvanje sistemskih programa. Ne zahteva napajanje za odrzavanje sadrzaja. Moze cuvati sadrzaj dok je racunar iskljucen. Obicno se upotrebljava za podizanje racunarskog sistema (boot).

Vrste:

- fabricki programiran pravi se u slucaju masovne potrebe
- programabilan (PROM)
- visekratno programabilan (erasable programmable ROM EPROM)
- visekratno programabilan sa el. brisanjem (EEPROM)

106. Sta je RAM? Kakve vrste postoje?

Od svih vrsta poluprovodnicke memorije najcesce se koristi <u>RAM (eng. Random Access Memory)</u>. Sadrzaj ove memorije moze i da se cita i da se upisuje proizvoljan broj puta. I upis i citanje podataka se vrsi pomocu elektricnih signala. RAM je nestalna memorija, tj. gubi svoj sadrzaj po prestanku elektricnog napajanja.

Vrste:

- *staticki (SRAM)* implementira se pomocu reze ili flip-flopa. Ne zahteva osvezavanje da bi cuvao sadrzaj. Prednosti: jednostavnost upotrebe i brzina. Koristi se za kes memorije.
- *dinamicki (DRAM)* pravi se od celija koje cuvaju vrednosti kao naboje u kondenzatorima. Prisustvo, odnosno odsustvo elektricnih naboja implementira se kao 1, odnosno 0. Kako kondenzatori imaju prirodnu tendenciju praznjenja, dinamicki RAM zahteva periodicno osvezavanje naboja da bi zadrzao neizmenjen sadrzaj. Citanje narusava sadrzaj, neophodno je pisanje posle citanja. Prednosti: niza cena, manje zagrevanje, veca gustina pakovanja. Upotrebljava se za radnu memoriju racunara.

107. Objasniti tehnologije izrade dinamicke RAM memorije.

DRAM se pravi kao matrica bitova. Svakom bitu moze da se pristupi preko adrese vrste i kolone u kojima se nalazi. Ove adrese generise kontroler memorije koji se nalazi u racunarskom sistemu. DRAM se deli na asinhroni i sinhroni DRAM.

U klasicnoj DRAM organizaciji sa *asinhronim interfejsom*, odredjuje se minimalni period vremena koji mora da protekne da bi bili sigurni da ce neka operacija biti zavrsena. Ukoliko se novi takt casovnika dogodi pre isteka ovog vremenskog intervala, procesor mora da saceka najmanje jos jedan takt casovnika pre pocetka nove operacije. Ako casovnik radi brze, uvode se stanja cekanja. *Sinhroni DRAM* radi pod kontrolom sistemskog casovnika. Adresa i informacije o kontrolnim linijama se predaju DRAM-u i do zavrsetka operacije, koja moze da potraje i nekoliko ciklusa casovnika, procesor moze da obavlja druge poslove. Zna se broj ciklusa za svaku od operacija. Brzina se meri brzinom casovnika i brojem ciklusa.

108. Sta je SDRAM?

To je memorija koja sadrzi SRAM kes na DRAM cipu. SDRAM moze da se koristi ili kao kes ili kao bafer sto znatno ubrzava rad sa takvom memorijom.


109. Navesti vrste dinamicke RAM memorije.

FPM (Fast Page Mode), EDO (Enhanced Data Out), BEDO (Burst EDO), ESDRAM i CDRAM (Enhanced SDRAM i Cache DRAM), JEDEC SDRAM, DDR SDRAM (Double Data Rate SDRAM), SGRAM (Synchronous Graphics RAM), RDRAM (Rambus DRAM), SLDRAM (Synchronous Link DRAM), EDRAM (Enhanced SDRAM), eDRAM (embedded DRAM)

<u>DDR SDRAM (Double Data Rate SDRAM)</u> - memorija koja omogucuje dvostruko vecu brzinu rada memorije u odnosu na klasicni JADEC. Povecanje brzine je omoguceno dozvolom da se aktivira izlazna operacija na cipu na granici pocetnog dela ciklusa casovnika. Podaci se isporucuju po dva puta u ciklusu: na uzlaznom rubu, na silaznom rubu.

111. Kako se implementira RAM od flip-flopova? Nacrtati primer dimenzija 4x3.

Upotrebljava se dvodimenzioni niz D flip-flopova. Svaki red cuva jednu rec . Broj kolona odgovara broju bitova u reci . Horizontalno sirenje je povecavanje broja bitova u recima . Broj redova odgovara broju reci u memoriji . Veritkalno sirenje je povecavanje broja reci . Oba broja su obicno neki stepeni broja 2. Memorija *MxN* ima M reci od po N bitova.



Dekoder odredjuje tacno jedan red na osnovu ulazne adrese. Adresa je kodirana sa dve linije. Dekoder sa I-elementima gradi demultipleksor koji usmerava signal na odgovarajuci red. Aktivan signal casovnika ce dobiti samo izabrani red i to samo u slucaju pisanja. Svi flip-flopovi u jednoj koloni dobijaju isti ulazni signal. Za citanje se upotrebljava 4-1 demultipleksor. Adresne linije se koriste kao selektori.


112. Objasniti ogranicenja i probleme sa implementacijom RAM-a od flipflopova.

Nije prilagodjena povezivanju na magistralu. Potrebno je da iste linije nose ulazne i izlazne podatke (transfer je dvosmeran kroz iste linije). Ne moze da se koristi za pravljenje vecih memorija. Potreban je dodatan selektorski ulaz koji oznacava da li se blok koristi ili ne.

113. Objasniti bafer sa tri stanja.

Uredjaji sa tri stanja imaju 3 a ne samo 2 stanja (za razliku od ostalih reza i flip-flopova). Imaju dodatni kontrolni signal. Ako je on aktivan, izlaz je sa visokom impedancom (aktivan) nezavisno od ulaza.

<u>Bafer</u> je aktivan element. Ako je na ulazu *pozitivan potencijal*, on obezbedjuje da je na izlazu *pun pozitivan potencijal*. Ako je na ulazu *priblizno nulti potencijal*, onobezbedjuje da je na izlazu *nulti potencijal*. Ponasa se kao pojacavac signala. Svaki potencijal *iznad* praga funkcionisanja tranzistora pojacava se do punog intenziteta pozitivnog potencijala. Svaki potencijal *ispod* praga funkcionisanja tranzistora "pojacava" se do nultog potencijala.




Upotreba bafera obezbedjuje da elementi D1-D4 dobiju pun potreban potencijal . *Tri stanja*:


- *0* na izlazu se postavlja nulti potencijal (uzemljenje) i omogucava protok struje
- 1 na izlazu se postavlja pozitivan potencijal (napajanje) i omogucava protok struje
- *Z* ne utice se na stanje na izlazu i onemogucava se protok struje

114.

Bafer sa tri stanja se ponasa poput *ventila*. Ako se na "ventil" E koji dopusta protok dovede 0, onda se ne utice na stanje na izlazu. Ako se na "ventil" E koji dopusta protok dovede 1, onda se signal sa ulaza X propagira na izlaz.



Invertor sa tri stanja se ponasa kao negacija sa ventilom. Ako se na "ventil" E koji dopusta protok dovede 0, onda se ne utice na stanje na izlazu. Ako se na "ventil" E koji dopusta protok dovede 1, onda se signal sa ulaza X invertuje i propagira na izlaz.




Kako se implementira RAM od flip-flopova uz upotrebu bafera sa 3 stanja?

Koristi se kao registar sirine 8 bita. Interno koristi 8 D flip-flopova.

Izlaze flip flopova salje na izlaze cipa kroz invertujuce bafere sa tri stanja (tj. invertore sa tri stanja). Kontrolni signal OE# (output enable) kontrolise izlaze. Ako je OE=0 (OE#=1), propusta izlaze invertora na izlaze cipa.

Kontrolni signal LE kontrolise pisanje (menjanje stanja). Ako je LE=1 (LE#=0), omogucava pisanje.


Zbog upotrebe reze, izlaz je jednak ulazu sve dok je LE=1 i OE=0.



115. Nacrtati i objasniti blok dijagram memorije 4x3 koji koristi bafer sa tri stanja.

Dodajemo selektorski ulaz, ulazni signal koji odredjuje da li se memorijski blok upotrebljava ili ne. Povezuje se kao ulaz na konjukcije za izbor adrese. Spajamo ulazne i izlazne signale podataka. Ako se pise, onda pomocu bafera sa tri stanja usmeravamo podatke sa magistrale na ulaze flip-flopova. Ako se cita, onda pomocu bafera sa tri stanja usmeravamo izlaze iz flip-flopova na magistralu. Potreban je dodatni kontrolni signal koji oznacava operaciju citanja. Selektorski ulaz ukljucuje/iskljucuje kontrolne signale za citanje i pisanje. Baferima sa tri stanja se:

- signal sa magistrale podataka propusta do ulaza na flip-flopove, akko su aktivni i selektorski signal i kontrolni signal operacije citanja
- signal sa izlaza flip-flopova se propusta na magistralu podataka, akko su aktivni i selektorski signal i kontrolni signal pisanja



• iskljuceni bafer (kontrolni signal 0) ima visoku impedancu i ne predstavlj a smetnju funkcionisanju ukljucenih bafera sa istim izlazom/ulazom


116. Kako se od memorijskih blokova prave vece memorije? Pr.: 2x16 od 1x8.

Prvi korak je pravljenje nezavisne memorijske jedinice koja nije cvrsto vezana za specificne adrese u adresnom prostoru. Drugi korak je vezivanje ovakvih nezavisnih memorijskih jedinica za konkretan adresni prostor.

Pomocu 4 cipa dimenzija 1x8 moze se napraviti memorijski blok 2x16. Jedan cip moze da cuva 8 bita, pa se koristi matrica 2x2 cipa.

Povezivanjem vise cipova povecava se sirina memorijske reci (horizontalna ekspanzija). Kontrolni ulazi dva cipa se vezuju zajedno kako bi predstavljali 16-bitnu celinu. Ulaze i izlaze svakog cipa vezujemo na odgovarajuce linije magistrle podataka.

Dodavanjem redova povecavamo velicinu memorije (vertikalna ekspanzija). Svaki red cuva po jendu rec. Pomocu dekodera se vrsi odabir aktivnog reda. Na kontrolne signale *izlaza* cipova se vezuje konjukcija (kontrolnog selektora, kontrolnog signala citanja, izlaza dekodera). Zbog invertovanog ulaza umesto konjukcije se primenjuje disjunkcija invertovanih ulaza. Na kontrolne signale *ulaza* cipova se vezuje konjukcija (kontrolnog selektora, kontrolnog signala pisanja, izlaza dekodera).



117. Dati primere

manjih memorijskih cipva i njihovu organizaciju u izgradnji vecih memorija. Objasniti na primeru memorije 256MB (64Mx32b).

SRAM: • 8mb cip u tri konfiguracije (512Kx18, 256Kx32, 256Kx36)


- dodatni bitovi sluze za prepoznavanje i otklanjanje gresaka
- vreme pristupa 3.5ns
- cip 512Kx18 ima 19 adresnih linija
- cipovi 256K imaju po 18 adresnih linija

DRAM: • 256Mb cip u tri konfiguracije (64Mx4 – 26 adr. lin., 32Mx8 – 25 a.l., 16Mx16 – 24 a.l.)

• trajanje ciklusa je oko 7ns

Osnovno pitanje je da li je memorijski adresni prostor adresibilan na nivou pojedinacnih bajtova ili ne. Zatim se odlucuje o konfiguraciji cipova. Ako je cilj memorija MxN, koriste se cipovi DxW (broj kolona je N/W, broj redova je M/D, broj cipova je (MxN)/(DxW)).

Za memoriju od 256Mib ciljna konfiguracija je 64Mix32b, koriste se cipovi 16Mix16b, a matrica cipova je 4x2. Vezivanje na magistralu podataka je neposredno, svakom cipu odgovara deo linija podataka. Ako se u jednom koraku cita N bitova, Z najnizih bitova adrese se ignorisu ($Z=log_2(N/8)$). 256M se adresira sa 28 bitova adrese; jedan cip ima 24 bita adrese (1 cip 16Mix16b); najniza 2 bita adrese se ne koriste; na cipove se vezuju 24 bita; bitovi adrese A_{26} i A_{27} se koriste za biranje reda cipova. Kontrolni signali za citanje i pisanje svih cipova se povezuju medjusobno i na kontrolnu magistralu.



preslikavanje memorijskih adresa.

<u>Preslikavanje adresa</u> - postupak kojim se fizicka memorija locira u adresnom prostoru racunara. Preslikavanje moze biti *puno* i *delimicno*. <u>Adresne linije</u> se dele u tri grupe:

- X najvise adresne linije koje odredjuju cip
- Y adresne linije koje se prosledjuju cipovima
- Z najnize adresne linije koje se zanemaruju

119. Objasniti puno preslikavanje memorijskih adresa.

Puno preslikavanje adresa - preslikavanje kod koga je funkcija preslikavanja memorijskih adresa u memorijske lokacije "1−1". Za svaku memorijsku lokaciju postoji najvise jedna adresa koja joj odgovara.


Sve adresne linije X se koriste pri dekodiranju radi dobijanja signala za izbor modula. Sve adresne linije se dele u dve grupe:

- linije Y i Z odredjuju bajt u memorijskom modulu
- linije X se koriste za izracunavanje signala za izbor cipa CS (chip selector)

120. Navesti i objasniti dijagram primera implementacije punog preslikavanja.

Npr. koristimo 2 modula 16Mi x 32 u adresnom prostoru od 4GiB. Delimo 32 adresne linije na dve grupe:

- nizih 26 linija (Y, Z) se koriste za odredjivanja bajta u okviru modula 16Mi x 32b
- visih 6 linija (X) se koriste za odredjivanje signala CS
- modulu A odgovaraju (na primer) adrese X=110110
- opseg adresa: D8000000H DBFFFFFFH
- modulu B odgovaraju (na primer) adrese X=001001
- opseg adresa: 24000000H 27FFFFFH
- ostale vrednosti adrese X ne odgovaraju nijednom modulu
- opsezi se ne preklapaju, pa je ovo puno preslikavanje




121. Objasniti delimicno preslikavanje memorijskih adresa.

Delimicno preslikavanje adresa - ono kod koga funkcija preslikavanja memorijskih adresa u memorijske lokacije nije "1−1". Nekim memorijskim lokacijama moze da odgovara vise adresa. Cilj je pojednostavljivanje logike odredjivanja selektorskih signala. Moze se primenjivati kada je broj memorijskih lokacija znacajno manji od broja adresibilnih lokacija.

122. Navesti i objasniti dijagram primera implementacije delimicnog preslikavanja.

Slicno prethodnom primeru. Modulima se dodeljuju visestruke adrese. Modulima A odgovaraju (na primer) adrese X=110110 i X=110111. Skraceno X = 11011d. Dvostruki opseg adresa: D8000000H - DBFFFFFFH, DC000000H - DFFFFFFFH . Modulu B odgovaraju (na primer) adrese X=1d0d1d, opsezi se preklapaju, pa je ovo delimicno preslikavanje.



123. Objasniti poravnanje podataka.

Ako implementacija memorije pociva na 32-bitnim modulima onda: ako je adresa poravnata sa 32-bitnim recima, citanje 32-bitne reci se odvija u jednom ciklusu. Modul moze vratiti celu 32-bitnu rec odejdanput. Ako adresa nije poravnata sa 32-bitnim recima, citanje 32-bitne reci se odvija u dva ciklusa. Modul ne moze vratiti celu 32-bitni rec odjedanput.

124. Sta su isprepletane memorije?

Uobicajeno je da se visih r adresnih linija upotrebljava za prepoznavanje modula, a nizih m za adresiranje u modulu. Kod *isprepletanih memorija* to se menja, kako bi se uzastopne reci nalazile u razlicitim modulima.

Svaki zahtev se izvrsava tokom vise ciklusa (npr. 4). Ako bismo zeleli da procitamo 8 uzastopnih reci, to bi zahtevalo 8x4=32 ciklusa. Isprepletane memorije omogucavaju da se skrati vreme citanja uzastopnih reci. Memorijski moduli se u kontekstu preplitanja nazivaju memorijskim bankama. Adrese se dodeljuju naizmenicno: neka imamo B banaka, banka se odredjuje kao *addr MOD B*. Implementiraju se na dva nacina: *sinhronizovanim pristupom* i *nezavisnim pristupom*.


125. Objasniti sinhronizovan pristup implementaciji isprepletanih memorija.

Gornjih r adresnih linija se simultano dovode svim modulima. Sve banke istovremeno zapocinju svoje operacije. Nakon 4 ciklusa, svaka od memorija je dovrsila citanje (pretpostavimo da citanje zahteva 4 ciklusa).

126. Nacrtati i objasniti blok dijagram implementacije isprepletanih memorija.

Implementirani pomocu bafera sa tri stanja. Tokom narednih B ciklusa se ovi podaci prenose na magistralu. Dekoderom se biraju redom registri. Dok se ovi podaci prenose, narednih B reci se citaju iz memorije. Za citanje prvih B reci je potrebno 4 ciklusa. Svaka sledeca rec zahteva manje. Broj banaka treba da bude jednak broju ciklusa. Zbog toga je primer ilustrovan sa 4 banke i 4 ciklusa.

		cle			cce ycle		Access cycle 3				Access cycle 4				Access cycle 5				Access cycle 6				Access cycle 7				Access cycle 8				
				WO			W1				W2				W3				W4				W5				W6				W7
-			1	1	-	-	1			-					1				J	1			1				V				V
	1	W0			W1				W2				W3				W4				W5				W6				W7		




implementaciji isprepletanih memorija.

Problemi sa sinhronizovanim pristupom je da donosi ubrzanja samo u slucaju sekvencijalnog pristupa. *Nezavisan pristup* omogucava preklopljeno izvrsavanje operacija na proizvoljnim adresama. Svakoj banci se dodaje memorijski registar adrese koji cuva adresu koji koristi ta banka. Nisu potrebni dodatni registri podataka, vec se podaci citaju neposredno iz memorije.

128. Nacrtati i objasniti blok dijagram implementacije isprepletanih memorija.

Nezavisan pristup ima isti nivo preklapanja kao i sinhronizovan. Preklapanje se postize na nivou adresa, a ne na nivou podataka. U svakom ciklusu po jedna adresa ide u odgovarajuci MAR. Tokom 4 ciklusa se cita podatak i isporucuje na magistralu.



129. Objasniti namenu i osnovni princip rada kesa.

Procesor sadrzi registre, kao najefikasniju memoriju u sistemu. Radna memorija racunara je relativno velika i spora. Razlika u brzini ova dva sloja je dovoljno velika da znacajno oslabi performanse sistema.

Osnovna funkcija *kes memorije* je povecanje performansi racunarskog sistema. Po hijerarhiji ova vrsta memorije se nalazi izmedju glavne memorije i registara procesora. Svrha kes memorije je da premosti razlike izmedju brzina procesora i glavne memorije. Ako je razlika prevelika dodaje se vise slojeva kes memorije.

Kada procesor zahteva neki podatak iz memorije, tada se blok u kome se on nalazi prenosi iz glavne memorije u kes. Ubrzanje rada se postize zahvaljujuci principu lokalnosti (zahtevanje podataka iz radne memorije unapred (prefetch), pre nego sto zaista zatrebaju procesoru), tj. ako se osnovni podatak nalazi u bloku koji je prenet u kes, tada je velika verovatnoca da ce i podaci potrebni u narednim izracunavanjima biti takodje u tom bloku. Ako je uspesno predvideno koji ce podaci biti potrebni procesoru u bliskoj buducnosti, njih ce procesor citati iz kesa, a ne iz memorije. Kako je kes znatno brza memorija od glavne memorije, vreme potrebno za naredne prenose podataka do procesora ce biti neuporedivo krace.

130. Osnovne operacije kesa.

Kes se koristi u dve osnovne memorijske operacije - citanje i pisanje. U oba slucaja postoje po dve varijatne: kada su podaci prisutni u kesu to je tzv. pogodak (hit) i kada nisu prisutni u kesu to je tzv. promasaj (miss).

131. Objasniti citanje kesa u slucaju pogotka.

Ako se potrebni podaci nalaze u kesu, onda se odatle i citaju. U slucaju pogotka, linije adrese i podataka prema memoriji se blokiraju. Razmena informacija se odvija iskljucivo sa kesom. Citanje sa pogotkom je znacajno brze od citanja iz memorije bez primene kesa.

132. Objasniti citanje kesa u slucaju promasaja.

Ako se potrebni podaci ne nalaze u kesu, onda se citaju iz memorije i istovremeno upisuju u kes. U slucaju promasaja, linije adrese i podataka prema memoriji su aktivne. Odvija se uobicajeno (kao da nema kesa) citanje podataka iz memorije. Dodatno se procitani podaci upisuju i u kes. Citanje sa promasajem je nesto sporije od citanja iz memorije bez primene kesa, zbog neophodnog proveravanja da li podatak postoji u kesu ili ne.

133. Objasniti pisanje kesa u slucaju pogotka.

U slucaju pogotka postoje dve osnovne mogucnosti: pisanje se obavlja samo u kes ili pisanje se obavlja i u kes i u memoriju.

134. Objasniti pisanje kesa u slucaju promasaja.

U slucaju promasaja podaci se upisuju samu u memoriju, zato sto ne postoje u kesu.

135. Kako se mere performanse kesa?

Pored brzine rada kes memorije postoje i dodatne mere performansi.

- <u>stepen pogodaka</u> (hit rate, hit ratio) koeficijent koji pokazuje koliko cesto se trazeni podaci pronalaze u kesu
- <u>stepen promasaja</u> (miss rate, miss ratio) pokazuje koliko cesto se trazeni podaci ne pronalaze u kesu (stepen pogodaka+stepen promasaja=1)
- vreme pogotka (hit time) vreme potrebno da se pogodak procita ako je u kesu
- *cena promasaja* (miss penalty) vreme potrebno da se ustanovi da podatak nije u kesu i da se citanje preusmeri na memoriju

136. Koji su osnovni preduslovi za uspesnu primenu kesa (zasto kes radi)?

<u>Prvi faktor</u> za uspesnu primenu kesa je *ponovljena upotreba* istih podataka ili delova koda. Naredba u petlji se ponavlja *MxN* puta. Ako je naredba zapisana u kesu, njeno izvrsavanje je znacajno ubrzano zato sto se cita iz brzog kesa, a ne iz spore memorije.

<u>Drugi faktor</u> je plansko punjenje kesa podacima i instrukcijama pre nego sto ih procesor zatrazi. Plansko punjenje podize performanse iz dva razloga: maskira kasnjenje sporije glavne memorije i punjenje se odvija u blokovima, a prenos blokova podataka je visestruko brzi nego prenos pojedinacnih podataka.

U slucaju vecine programa se ispoljava bar jedan od faktora za uspesnost kesa: ponavljanje i/ili predvidivo pristupanje podacima.

137. Objasniti princip lokalnosti. Sta je prostorna, a sta vremenska lokalnost?

<u>Princip lokalnosti referisanja</u> - tvrdi da programi imaju tendenciju da u nekom datom periodu vremena referisu samo neki podskup podataka i instrukcija i to cesto uz ponavljanje. Razlikujemo vremensku i prostornu lokalnost.

<u>Prostorna lokalnost</u> - programi imaju tendenciju da podatke i instrukcije koriste sekvencijalno. Lokalni podaci u funkcijama su zapisani na steku, blisko jedni drugima. Slozeni podaci zauzimaju sekvencijalne oblasti u memoriji. Vecinu vremena instrukcije se citaju i izvrsavaju sekvencijalno. Skokovi remete sekvencijalnost, ali izmedju dva skoka obicno je vise instrukcija.

<u>Vremenska lokalnost</u> - programi imaju tendenciju da ponovljeno koriste podatke i instrukcije u odredjenim periodima vremena. Tipican primer su petlje - iste instrukcije se izvrsavaju vise puta, iste lokalne promenljive se koriste vise puta, neki delovi slozenih podataka se koriste vise puta.

138. Objasniti inicijalno stanje kesa.

Neposredno po ukljucivanju racunara kes je prazan tj. sadrzi otpatke. Ne postoji posebna procedura inicijalnog punjenja kesa. Primenjuju se isti postupci punjenja i koriscenja kao i u uobicajenom radu kesa.

139. Objasniti preslikavanje adresa kesa i navesti vrste preslikavanja.

Kada je potrebno pristupiti sadrzaju neke memorijske lokacije, najpre se proverava da li je vec u kesu ili nije. Ako jeste, potrebno je ustanoviti gde se u kesu nalazi tj. izracunati njegovu adresu u kesu. Ovaj postupak se naziva *preskilavanje adresa*. Adresa memorije se preslikava u adresu kesa. *Vrste (funkcije) preslikavanja:*

- neposredno prelikvanje
- asocijativno preslikavanje
- skup-asocijativno preslikavanje

140. Objasniti algoritam citanja iz kesa, nacrtati dijagram. (33. slajd)

141. Objasniti neposredno preslikavanje adresa kesa i dati primer.

Preslikavanjem se odredjuje tacno jedna linija kesa za svaki memorijski blok. Obicno se koristi funkcija $c=i \mod C$, gde je c linija kesa, i memorijski blok, a C broj linija kesa (velicina kesa u linijama). Jednostavno je za implementaciju, ali niska fleksibilnost moze da oslabi performanse. <u>Delovi memorijske adrese:</u>

B - velicina bloka (najnizih b=log₂B bitova cine polozaj u bloku), C – broj linija kesa (narednih c=log₂C bitova cine liniju kesa), najvisih t bitova cine oznaku kesa

Za svaku liniju kesa moraju postojati podaci o:

sadrzaju kesa (B bajtova koji predstavljaju sadrzaj linije kesa, kopija preslikanog memorijskog bloka), bitu ispravnosti (oznacava da li je sadrzaj linije ispravan), oznaci kesa (t bitova koji oznacavaju kom memorijskom bloku odgovara trenutni sadrzaj linije kesa)

Postupak preslikavanja:

Da bi se pronasla odgovarajuca linija kesa, primenjuje se funkcija preslikavanja po modulu. Ako je linija kesa ispravna i oznaka kesa odgovara memorijskom bloku, to znaci da sadrzaj linije kesa vec odgovara datom memorijskom bloku. Ako blok nije u kesu, onda se cita iz memorije i upisuje u odgovarajucu liniju kesa. Ako je linija kesa bila popunjena, njen sadrzaj se prethodno obradjuje u skladu sa politikom pisanja.

Primer:

Neka je velicina kesa 4 linije x 4 bajta. Neka se pristupa redom memorijskim adresama: 0, 16, 0, 32, 0, 32, 0, 16, 0, 16. Adrese 0, 16 i 32 odgovaraju blokovima 0, 4 i 8. Svim ovim blokovima odgovara linija kesa 0. Stepeni pogodak je 0. Ovo je primer najgoreg scenarija.

142. Objasniti asocijativno preslikavanje adresa kesa i dati primer.

Ova vrsta preslikavanja nema ogranacenja - svaka linija kesa moze biti koriscena za bilo koji memorijski blok. Fleksibilnost je maksimalna, ali je veoma slozena za implementaciju. *Delovi adrese:*

najnizih b=log₂B bitova adrese cine polozaj u bloku. Svih preostalih t bitova cine oznaku kesa. Nemamo informaciju o liniji kesa jer podatak moze da bude zapisan u bilo kojoj liniji. *Problemi sa asocijativnim preslikavanjem*:

Duzina oznake kesa je veca nego kod neposrednog preslikavanja. Ovo nije najvazniji problem, ali ima uticaja na kolicinu potrebnih podataka za liniju kesa. Provera da li je memorijski blok vec zapisan u nekoj liniji kesa je znacajno slozenija. Umesto da se proverava samo jedna linija kesa, potrebno je da se oznake svih ispravnih linija kesa uporede sa oznakom datog bloka. To zahteva 2° poredjenja duzine t+c bitova. Posledica je da je implementacija znacajno slozenija i skuplja. *Primer*:

Neka je velicina kesa 4 linije x 4 bajta. Neka se pristupa redom memorijskim adresama: 0, 16, 0, 32, 0, 32, 0, 16, 0, 16, 0, 16. Svaki blok moze da koristi bilo koju liniju kesa. Blok 0 se zapisuje u prvoj slobodnoj liniji, blok 4 u narednoj slobodnoj liniji, blok 8 u nerednoj. Stepeni pogodak je 9/12 = 0.75. To je najvisi stepen koji se moze postici na datom primeru.

143. Objasniti skup-asocijativno preslikavanje adresa kesa i dati primer.

Kompromis izmedju neposrednog i asocijativnog preslikavanja. Preslikavanje se odvija slicno neposrednom, ali se za 1 memorijski blok odredjuje skup linija kesa umesto samo 1 linije kesa. Velicina skupa je obicno neki manji stepen broja 2.

Delovi adrese:

najnizih b=log₂B bitova adrese cine polozaj u bloku. Narednih s=log₂S bitova odredjuju skup linija kesa. Najvisih t bitova cine oznaku kesa.

<u>Prednosti u odnosu na neposredno</u> su slicne kao i prednosti asocijativnog - omogucavanje viseg stepena pogodak

<u>Prednosti u odnosu na asocijativno</u> su manja duzina oznake kesa, manji broj kandidata koji je potrebno proveravati, umesto 2^c poredjenja po t bitova potrebno je 2^s poredjenja po t–s bitova . <u>Slabost</u> - nizi stepen pogodaka nego u slucaju asocijativnog preslikavanja.

Primer:

Neka je velicina kesa 4 linije x 4 bajta. Neka se pristupa redom memorijskim adresama: 0, 16, 0, 32, 0, 32, 0, 16, 0, 16, 0, 16. Svaki od blokova 0, 4 i 8 se preslikava u skup linija 0. Blok 0 se zapisuje u prvoj slobodnoj liniji skupa 0, blok 4 u narednoj slobodnoj. Pri prvom pristupanju bloku 8 sve linije skupa 0 su vec zauzete: primenjuje se politika zamenjivanja kako bi se odabrala linija ciji ce se sadrzaj zameniti. Stepeni pogodat je 8/12 = 0.67.

144. Sta su i cemu sluze politike zamenjivanja kesa? Nabrojati ih.

<u>Politika zamenjivanja</u> se primenjuje radi odabira linije kesa ciji ce sadrzaj biti zamenjen sadrzajem novog memorijskog bloka. Zavisi od primenjenog preslikavanja. U slucaju neposrednog preslikavanja ne postoje politike zamenjivanja zato sto nema izbora. U slucaju skup-asocijativnog preslikavanja razlikujemo:

- politiku zamenjivanja najduze nekoriscene linije kesa
- politika zamenjivanja pseudo-najduze-nekoriscene linije kesa
- politika proizvoljnog zamenjivanja
- FIFO prva procitana se prva zamenjuje
- LFU najmanje puta koriscena

145. Objasniti politiku zamenjivanja najduze nekoriscene linije kesa.

Idealno bi bilo da se zameni onaj memorijski blok koji najduze nece biti ponovo koriscen. Predvidjanje se zasniva na principu lokalnosti. Zamenjuje se sadrzaj one linije kesa koja najduze nije bila koriscena. *Implementacija*:

- za skupove velicine 2 dovoljan je jedan bit po skupu, za oznacavanje poslednje koriscene linije
- za vece skupove se prave odgovarajuci konacni automati:
 - za skup velicine 4 ima 4! mogucih kombinacija redosleda, potrebno 5 bitova po skupu linija
- za skup velicine 8 ima 8! mogucih kombinacija redosleda, potrebno 16 bitova po skupu linija Ova politika je najbolje logicki zasnovana, ali je komplikovana za implementaciju, pa se umesto nje koristi politika zamenjivanja pseudo-najduze nekoriscene linije kesa.

146. Objasniti politiku zamenjivanja pseudo-najduze nekoriscene linije kesa.

U praksi se pojednostovaljuje implementacija politike najduze nekoriscene linije kesa. Sve linije kesa u skupu se dele na dve grupe. Pomocu jednog bita se oznacava kojoj grupi pripada linija kesa koja je poslednja koriscena u skupu. Svaka grupa se dalje deli na podgrupe. Koristi se manji broj bitova i jednostavniji algoritam. Za skup velicine W linija potrebno je ukupno W−1 linija (u punoj primeni potrebno je log₂W). Umanjena je preciznost, ali je povecana efikasnost.

147. Objasniti politiku proizvoljnog zamenjivanja linije kesa.

Linija kesa iz skupa se bira metodom slucajnog izbora. Sto su skupovi vezi, ova metoda je prihvatljivija. Za skupove velicine 2 daje oko 10% slabiji stepen pogodaka. Za vece skupove razlika postaje skoro beznacajna. Istrazivanja pokazuju da se u nekim slucajevima ponasa bolje nego politika zamenjivanja pseudo-najmanje koriscene linije.

148. Objasniti politiku zamenjivanja linije kesa FIFO.

Zamenjuje se ona linija kesa koja je prva procitana. Relativno je jednostavna implementacija. Skup linija kesa se ponasa kao kruzni bafer. Za svaki skup je potreban po jedan kruzni brojac koji oznacava koja linija je poslednja popunjena (ili koja ce biti naredna popunjena/zamenjena).

149. Objasniti politiku zamenjivanja linije kesa LFU.

Zamenjuje se linija kesa koja je najmanje puta koriscena nakon popunjavanja. Nesto slozenija implementacija. Za svaku liniju kesa mora da se vodi po brojac. Relativno retko se upotrebljava.

150. Sta su i cemu sluze politike pisanja kesa? Nabrojati ih.

Kada se podaci menjaju mora se uzeti u obzir da postoje dve kopije podataka, kopija u glavnoj memoriji i kopija u kesu. Postoje dve osnovne politike pisanja:

- pisanje se obavlja samo u kes (tzv. politika pisanje sa prepisivanjem)
- pisanje se svaki put obavlja i u kes i u memoriju (tzv. pisanje sa propustanjem)

151. Objasniti politiku pisanja kesa sa propustanjem.

Pri pisanju se menjaju obe kopije podataka. Menja se kopija u kesu i menja se kopija u memoriji. Dobro je sto su podaci u glavnoj memoriji i kesu uvek uskladjeni (posebno vazno u slucaju viseprocesorskih sistema). Mana je sto se pri svakoj operaciji pisanja angazuje memorijska magistrala (i memorija).

152. Objasniti politiku pisanja kesa sa prepisivanjem.

Pri pisanju se menja samo kopija u kesu. Kopija u glavnoj memoriji se azurira u trenutku zamenjivanja linije kesa. Zamenjivanje je dvostruko duze nego u slucaju politike sa propustanjem. Optimizacija se postize evidentiranjem da li je bilo pisanja tako da se pisanje u glavnoj memoriji obavlja samo ako su podaci u kesu izmenjeni. Za svaku liniju kesa se vodi dodatni bit koji oznacava da li je sadrzaj kesa razlicit od sadrzaja glavne memorije (dirty bit). Ovakva optimizaja je prilicno efikasna zato sto pisanje cine svega oko 15% svih pristupa memoriji. Dobro je sto se pisanje obavlja samo jedanput po liniji kesa. Mane - zamenjivanje je dvostruko duze.

*Objasniti medjusoban odnos politika pisanja kesa. -Dobre i lose strane politika

153. Sta su baferi za pisanje kesa?

<u>Baferi za pisanje kesa</u> pruzaju dodatnu optimizaciju. Posebno su korisni u slucaju politike pisanja sa propustanjem zato sto se pisanje tu odvija cesce nego u slucaju pisanja sa prepisivanjem. Baferi za pisanje ubrzavaju rad tako sto prikupljaju podatke za vise operacija pisanja, kako bi ih kasnije odjedanput poslali memoriji.

154. Kako politike preslikavanja kesa uticu na dodatni memorijski prostor?

Sve tri funkcije preslikavanja zahtevaju odredjen dodatni prostor za oznake. Dodatni prostor se smanjuje sa nivoom asocijativnosti i sa povecanjem velicine linija kesa. *Primer*:

Za neki 32-bitni procesor – adresni prostor je 4GiB, kes 32KiB sa neposrednih preslikavanjem, velicina bloka je 32B (1024 linije). Svaka linija ima 32*8=256 bitova podataka, 17 bitova oznake I 1 bit ispravnosti. 18/256=7% dodatnih podataka (opciono jos 1 bit uskladjenosti).

155. Objasniti vrste promasaja kesa.

<u>Neizbezni promasaji</u> - prvi pristupi nekom memorijskom bloku moraju biti promasaji. <u>Promasaji usled kapaciteta</u> - zbog manje velicine kesa, mora doci do zamenjivanja sadrzaja linija kesa. Mogli bi se izbeci kada bi bilo vise prostora.

<u>Promasaji usled sudara</u> - desavaju se usled neposrednog ili skup-asocijativnog preslikavanja, kada u kesu ima prostora, ali ne za konkretne blokove.

156. Navesti slozenije tehnike unapredjivanja kesa.

Da bi se smanjio broj promasaja i umanjio uticaj promasaja na efikasnost, uvode se slozenije arhitekture kesa:

- razdvajanje kesa podataka i kesa instrukcija
- vise nivoa kesa
- virtualni i fizicki kes

157. Objasniti razdvajanje kesa podataka od kesa instrukcija.

Osnovna ideja je da instrukcije i podaci predstavljaju razlicite vrste sadrzaja. Na razlicit nacin im se pristupa (instrukcije se obicno ne menjaju), razlikuje se ponavljanje upotrebe instrukcija i podataka. Ako se instrukcije i podaci posmatraju odvojeno lokalnost je tacnije i buduci pristupi lakse su predvidivi. Mana je sto se ne moze dinamicki (prema potrebi) menjati proporcije ova dva kesa.

158. Objasniti kes viseg nivoa.

Uvodjenjem vise nivoa kesa (visestepeni kes) omogucava se fizicko lociranje kesa na razlicitim mestima (L1 kes, nivoa 1, na procesoru; L2 kes, nivoa 2, blize memoriji). Obezbedjivanjem L2 kesa koji je veci i sa vecim linijama smanjuje se cena promasaja kesa L1.

159. Objasniti arhitekture visestepenog kesa.

<u>Ekskluzivan kes</u> - svaki blok je na najvise jednom nivou kesa; smanjeno ponavljanje znaci veci prostor ; svaki nivo mora da ima istu velicinu linija

<u>Inkluzivan kes</u> - kes viseg nivoa sadrzi blokove koji su u kesu nizeg nivoa; pri zamenjivanju blokova jednog nivoa vrsi se pisanje samo na sledecem nivou ; kes viseg nivoa moze da koristi vece linije .

<u>Uglavnom inkluzivan kes</u> - kes viseg nivoa ne mora da sadrzi blokove koji su u kesu nizeg nivoa

Rad visestepenog kesa (inkluzivan slucaj):

- Procesor pokusava da pristupi podacima u kesu L1: ako su podaci pronadjeni, oni se citaju iz kesa L1 (pogodak kesa L1), ako nisu (promasaj kesa L1), podaci se moraju citati iz kesa L2 ili iz glavne memorije
- U slucaju promasaja kesa L1, kes kontroler pokusava da pristupi podacima u kesu L2: ako su podaci pronadjeni u kesu L2, oni se citaju odatle (pogodak kesa L2) rec se prosledjuje procesoru i blok se upisuje u kes L1, ako nisu (promasaj kesa L2), podaci se citaju iz glavne memorije rec se salje procesoru, blok (ili blokovi razlicitih velicina) se upisuju u oba kesa

Performanse:

Namena kesa L2 je da "uhvati" promasaje kesa L1. Ako je stepen pogodaka kesa L1 90% i stepen pogodaka kesa L2 takodje 90%, onda je ukupan stepen promasaja svega 1%.

160. Objasniti fizicki i virtualan kes.

Kes uobicajeno radi na nivou fizickih adresa. Medjutim, nema razloga da njegov rad ne bude na nivou virtualnih adresa. *Fizicki kes* se nalazi izmedju translatora adresa i memorije. *Virtualan kes* se nalazi izmedju procesora i translatora adresa. Kes koji je van procesora moze da bude samo fizicki.

161. Objasniti odnos velicine kesa i performansi.

Sto je veca brzina prenosa memorije to je manji kapacitet kesa.

162. Objasniti odnos velicine bloka kesa i performansi.

Za fiksnu velicinu bloka, ako menjamo velicinu linije postoji neka tacka u kojoj je broj promasaja minimalan.

163. Objasniti odnos asocijativnosti i performansi.

Veci je broj promasaja ako se koristi direktno preslikavanje nego kad se koristi asocijativno.

164. Sta je vurtualna memorija i objasniti osnovne funkcije?

Koncept <u>virtualne memorije</u> omogucava da programi u racunarskom sistemu upotrebljavaju veci memorijski prostor nego sto je stvarna velicina fizicki prisutne memorije. Tehnika virtualne memorije automatizuje staranje o memoriji i oslobadja programera suvisnog staranja o fizickim resursima, automatski se podaci i delovi programa prebacuju iz fizicke memorije na disk i obratno. Dve <u>osnovne funkcije</u> koje ostvaruje tehnika virtuelna memorija su:

- *premestanje* svaki program koristi svoj virtualni adresni prostor, tokom izvrsavanja taj adresni prostor se moze preslikavati u razlicite fizicke memorijske lokacije. Detalji upravljanja ovim preslikavanjem nemaju nikakve veze sa implementacijom programa, svu brigu oko preslikavanja vode procesor i operativni sistem
- *zastita* razdvojenost adresnih prostora programa pruza medjusobnu izolovanost programa i zastitu podataka i koda.

165. Objasniti slicnosti i razlike izmedju virtualne memorije i kesa.

Virtualna memorija i kes *dele* neke koncepte i pretpostavke. Uspesnost primene virtualne memorije i kesa pociva na lokalnosti prostora i vremena. Kao sto je kes manji i brzi od glavne memorije, tako je glavna memorija brza i manja od diska.

Razlicita motivacija i namena imaju veci broj posledica. Razlicit nivo performansi omogucava da se deo tehnike virtuelne memorije implementira u softveru, dok se sve u vezi kesa implementira iskljucivo u hardveru.

166. Objasniti koncept stranica virtualne memorije.


Osnovi koncepta virtualne memorije su: organizacija memorije po stranicama , preslikavanje virtualnih i fizickih adresa i stranicenje pomocu diska.

Celokupan virtualan adresni prostor se deli na *virtualne stranice*. Bitovi virtualne adrese se dele na *broj virtualne stranice* i *adresu u stranici*. Slicno tome, fizicka memorija se deli na fizicke stranice (ili okvire za stranice). Bitovi fizicke adrese se dele na *broj fizicke stranice* i *adresu u stranici*.

167. Objasniti preslikavanje adresa virtualne memorije. Primer.

Pri preslikavanju virtualnih adresa u fizicke pretpostavlja se da su fizicke i virtualne stranice iste velicine. Adresa u okviru stranice se ne menja preslikavanjem. Broj virtualne stranice se preslikava u broj odgovarajuce fizicke stranice. Uobicajena velicina stranice je 4KiB. Za preslikavanje je zaduzena jedinica za upravljanje memorijom.

Primer: Preslikavanje 32-bitne virtualne u 24-bitnu fizicku memoriju, sa stranicom od 4KiB



24-bit physical address

168. Kako virtualna memorija upotrebljava disk?

Iz ugla operativnog sistema svaka stranica virtualne memorije je u glavnoj memoriji ili na disku. Stranice koje su u glavnoj memoriji imaju svoju sliku na disku. Ako program zahteva vise memorije nego sto ima, pravi se virtualna memorija koja je veca od fizicke, nekativni podaci se sklone na disk i oslobodi se fizicka memorija. Posao se deli izmedju OS-a i procesora jer procesor ne moze sam da obavi sve, ali mora da obavi deo posla da bi bilo efikasno. Operativni sistem mora da omoguci da procesi mogu da komuniciraju medjusobno na neki nacin. Radna memorija se ponasa kao kes izmedju virtualne memorija i diska. Svaka dodeljena virtualna stranica ima mesto u glavnoj memoriji, a ako ih ima vise nego mesta u glavnoj memoriji, onda je na disku.

169. Sta je stranicenje po zahtevu?

<u>Stranicenje</u> je premestanje stranice sa diska u glavnu memoriju i obrnuto (cesce ovo prvo zovemo stranicenje, ali jedno bez drugog ne ide).

Ako se pokusa pristupiti sadrzaju stranice koja nije u glavnoj memoriji, tada nastaje *greska stranicenja*. U tom slucaju OS je zaduzen da odreaguje i ucita trazenu stranicu u glavnu memoriju i azurira podatke koji se odnose na preslikavanje stranica. Ovo se naziva *stranicenje po zahtevu*, zato sto se obavlja kada se zahteva data stranica.

Svaki prvi pristup stranici je promasaj. Postoji tablica koja govori gde je sta na disku, kao i za fizicke adrese, moze i ne mora da bude ista tablica. "Promasena" stranica se prebacuje sa memorije na disk. Ako je glavna memorija puna, primenjuje se *politika zamene stranice*. Osvezi se tabela stranica i vrati se na promasenu instrukciju.

170. Sta je implicitno stranicenje?

Operativni sistem moze da preduzima stranicenje i implicitno tj. bez eksplicitno iskazane potrebe za stranicom, ukoliko se proceni da se stranicenjem nece znacajno oslabiti performanse aktivnih procesa (npr. da se disk trenutno ne upotrebljava) i da se relativno visokom verovatnocom moze pretpostaviti da ce u skoroj buducnosti biti potrebne neke stranice koje trenutno nisu u fizickoj memoriji.

171. Sta su i kada se koriste politike zamenjivanja stranica?

Pri razmatranju politika zamenjivanja uzimaju se u obzir razlike izmedju virtualne memorije i kesa. Cena promasaja u slucaju virtualne memorije je visestruko veca nego u slucaju kesa, pa je veci znacaj dobre politike. Politike zamenjivanja kesa se implementiraju u hardveru, a u slucaju virtualne memorije u softveru, sto pruza vecu slobodu. Zbog toga se u slucaju virtualne memorije texi postizanju sto kvalitetnijeg odabira stranica, a po cenu slozenosti algoritma.

172. Objasniti politiku stranicenja FIFO.

Zamenjuje se ona stranica koja je najduze u glavnoj memoriji. Jednostavna implementacija. Mana je sto ne uzima u obzir upotrebu stranice, relativno slabe performanse, retko se primenjuje.

173. Objasniti politiku stranicenja druga sansa.

Unapredjena politika FIFO. Zamenjuje se ona stranica koja je najduze u glavnoj memoriji, a da nije nijedanput referisana. Relativno jednostavna implmementacija. Dodaje se po jedan dodatni bit za svaku stranu, koji oznacava da li je ponovo upotrebljavana nakon inicijalnog ucitavanja. Umereno znacajan dopri nos performansama.

174. Objasnitipolitiku stranicenja retko upotrebljavana.

Zamenjuje se stranica koja je najmanje puta referisana. Relativno jednostavna implementacija. Svakoj stranici se dodaje brojac referisanja, operativni sistem povremeno ponistava brojace. Umereno znacajan doprinos performansama.

175. Objasniti politiku stranicenja najduze neupotrebljavana.

Zamenjuje se stranica ciji sadrzaj najduze nije referisan. Iako se implementira u softveru a ne u hardveru, ipak je neprakticna puna implementacija. Najcesce se aproksimira. Nacelno slicno kao u slucaju kesa, ali ipak se tezi boljoj aproksimaciji. Ovo je najcesce primenjivana politika.

176. Objasniti politike pisanja virtualne memorije.

U slucaju kesa razmatrali smo pisanje sa propustanjem i pisanje sa prepisivanjem. U slucaju virtualne memorije pisanje sa propustanjem nije opcija, zbog velike razlike u brzini diska i glavne memorije. Dodatno, u slucaju virtualne memorije postoji zastita na nivou stranica i procesa (poput zakljucavanja) pa je pisanje sa prepisivanjem bezbednije nego u slucaju kesa. Ne postoji opasnost da neko upotrebljava neazurirane podatke iz stranice na disku.

177. Objasniti znacaj velike stranice virtualne memorije i navesti primere.

Male stranice su dobre zbog:

- interne fragmentacije velicina podataka, programa i steka nije ceo broj stranica , prosecno je pola stranice neupotrebljeno , sto je stranica manja, iskoriscenost je veca
- boljeg pogadjanja sto je veca stranica, to ce pri njenom ucitavanju u glavnu memoriju zastupljenost nepotrebnih sadrzaja biti veca

Velike stranice su dobre zbog:

- velicine tablice stranica sto su vece stranice, bice ih manje, pa su i tablice manje
- vremena pristupa disku vreme pristupa disku je mnogo vece nego vreme citanja; reda 10ms po pristupu, 100M iB/s citanje; citanje 100 stranica od 4KiB traje 100x(10ms+4/100ms)=10.04s; citanje 25 stranica od 16KiB traje 25x(10ms+16/100ms)=2.54s. Vece stranice redukuju broj pristupa disku i ubrzavaju rad

Primeri:

- Intel x86: stranice su uobicajeno 4KiB; podrzane su i stranice velicine 2/4MiB, pocev od procesora Pentium (u procesoru PentiumPro).
- Power PC: stranice su 4KiB
- MIPS R4000: podrzava 7 velicina stranica, od 4KiB do 16MiB

178. Kako se implementira preslikavanje adresa virtualne memorije?

Zbog visoke cene promasaja potrebno je da bude sto manji stepen promasaja. Zbog toga se u slucaju virtalne memorije uobicajeno primenjuje *puno asocijativno preslkavanje stranica*. Implementira se primenom *tablica translacija* (tablice stranica).

179. Sta su tablice stranica virtualne memorije?

<u>Primitivna implementacija</u> - u osnovnom obliku tablica sadrzi skup parova (broj virtualne stranice, broj fizicke stranice) ili (broj virtualne stranice, lokacija na disku). Po pravilu se pristupa po broju virtualne stranice. Ovakva implementacija zahteva suvisna uredjivanja.

Pojednostavljena implementacija - tablica se implementira kao niz indeksiran brojevima virtualnih stranica

Moze se modelirati sa dve tablice:

- *tablica fizickih stranica* niz indeksiran brojevima virtualnih stranica (VPN); sadrzi brojeve fizickih stranica; sadrzi i dodatne kontrolne bitove
- *tablica adresa na disku* niz indeksiran brojevima virtualnih stranica ; sadrzi lokacije stranica na disku

Obicno se implementira kao jedna tablica koja sadrzi obe vrste podataka.

180. Sta sadrze tablice stranica virtualne memorije?

Svaka *stavka tabele stranica* (PTE) sadrzi:

- *broj fizicke stranice (PPN)* lokacija date stranice u glavnoj memoriji; vodi se za stranice koje postoje u glavnoj memoriji
- adresa stranice na disku lokacija date stranice na disku ; vodi se za sve stranice
- bit ispravnosti oznacava da li je stranica u memoriji ili ne
- *bit izmenjenosti* oznacava da li je sadrzaj stranice menjan ; ako je menjana, stranica se pri uklanjanju iz glavne memorije zapisuje na disku
- *bit referisanja* koristi se za implementaciju algoritma pseudo-LRU ; OS povremeno postavlja sve bitove referisanja na 0 ; pri pristupanju stranici bit se postavlja na 1
- *informacija o vlasniku* OS mora da zna kom procesu pripada stranica
- *bitovi zastite* oznacavaju tip pristupa koji vlasnik ostvaruje (samo citanje, citanje i pisanje, izvrsavanje,...)

181. Kako se implementiraju tablice stranica virtualne memorije?

<u>Implementacija u softveru</u> je neefikasna . Svaki pristup memoriji bi morao da se implementira kao bar dva pristupa memoriji - pristupanje tablici preslikavanja, pristupanje fizickoj adresi podatka . Uobicajena upotreba kesa moze da omoguci odredjeno ubrzavanje ali to nije dovoljno . <u>Implementacija u hardveru</u> je skupa . Savremeni procesori imaju veliki adresni prostor. Tablice preslikavanja bi bile ogromne i njihova implementacija u hardveru veoma skupa . <u>Kombinovana implementacija</u> - u procesoru se obezbedjuje specijalizovan kes za tablicu stranica tzv. <u>bafer tablice stranica</u> (TLB) . Implementacija svih algoritama i politika je u softveru - koristi se samo u slucaju promasaja.

182. Sta je bafer tablice stranica virtualne memorije? Sta sadrzi i kako se upotrebljava?

<u>TLB</u> se implementira u procesoru. Sadrzi podatke o poslednjiem koriscenju PTE. Svaka stavka TLB sadrzi: broj virtualne stranice (VPN), odgovarajuci broj fizicke stranice (PPN), kontrolne bitove. Sve stavke u TLB se nalaze i u glavnoj memoriji i u okviru pune tablice stranica dopunjene dodatnim podacima, kao sto je lokacija na disku,... Kao sto kes moze biti podeljen, tako i TLB moze da se podeli prema nameni - za instrukcije i za podatke. Uobicajeno je da uz podeljen kes ide podeljen TLB. Po pravilu se implementira sa punim asocijativnim preslikavanjem. *Algoritam upotrebe*:

najpre se podaci o stranici traze u TLB. Ako se pronadju, pomocu njih se racuna fizicka adresa, obicno je pravilo da se stranica referisana iz TLB ne zamenjuje, pa je ona vec u memoriji. Inace se podaci traze u tablici stranica. Ako stranica nije u memoriji, mora da se ucita. Racuna se fizicka adresa i pristupa se sadrzaju fizicke memorije.

Politika zamenjivanja stavki TLB je obicno jednostavna: politika slucajnog izbora ili politika pseudo najduze nekoriscene.

183. Gde se nalaze tablice stranica virtualne memorije? Primer organizacije u tri nivoa.

Tablica stranica moze biti vrlo velika. Zato nije prakticno (a ponekad ni ostvarivo) da se locira u fizickog memoriji, vec se zapisuje *u virtualnoj memoriji* i tablica se deli na stranice i samo se potrebne stranice cuvaju u fizickoj memoriji. Za ove stranice se pravi dodatna tablica drugog nivoa. Po potrebi se moze praviti vise nivoa, sve dok se ne dodje do tablice cija je velicina prihvatljiva za stalno lociranja u fizickoj memoriji.

Primer: Neka su virtuelne adrese 40-bitne, velicina stranice 4KiB, a velicina stavke 4 bajta. Tada postoji 2²⁸ stranica, velicina tablice prvog nivoa je 1GiB i zauzima 2¹⁸ stranica. Velicina tablice drugog nivoa je 1MiB i zauzima 2⁸ stranica. Velicina tablice treceg nivoa je 1KiB i staje u jednu stranicu.

184. Objasniti invertovanu organizaciju tablica stranica virtualne memorije.

Problem sa organizacijom tablice stranica je u velicini tablice. Za procesore sa 64-bitnim adresama, velicina tablice moze biti i 2⁵⁴B. Uzrok problema je upotreba VPN kao indeksa tablice. Alternativni pristup je tzv. *invertovana organizacija tablice*. Fizicka adresa se koristi kao indeks . Velicina tablice je proporcionalna fizickoj memoriji, a ne virtualnoj. Stavise, postoji samo jedna tablica na nivou sistema. U normalnoj organizaciji postoji po jedna za svaki proces. Slozenija upotreba. Nama je potrebno preslikavanje VPN u PPN. Ako su indeksi PPN, mi zapravo ne mozemo da ih koristimo. Zbog toga se nekom funkcijom seckanja VPN preslikavanja u odgovarajuci indeks tablice. Problem sa ovakvim pristupom je kao i u slucaju funkcije neposrednog preslikavanja kod kesa - vise vrednosti se slika u isti indeks tj. dolazi do sudara.

Postoje dve opste tehnike za obradu sudara pri upotrebi funkcija seckanja:

- otvoreno ulancavanje: pri pisanju (u slucaju sudara se pise u prvoj narednoj slobodnoj lokaciji ; sve stavke sa istim indeksom se ulancavaju) i pri citanju (dobijen indeks se koristi kao pocetna tacka za trazenje odgovarajuce stavke ; trazenje se nastavlja niz lanac sve do pronalazenja odgovarajuce stavke)
- *sekundarno seckanje*: u slucaju sudara se primenjuje dodatna funkcija seckanja za razresavanje sudara

185. Sta su ulazno/izlazni uredjaji?

Racunarski sistem obicno ima vise razlicitih ulazih i izlaznih uredjaja. Obezbedjuju dve osnovne funkcije: *komunikaciju racunarskog sistema sa spoljasnjim svetom* i *cuvanje podataka*.

186. Objasniti principe rada ulazno/izlaznih uredjaja.

Nezavisno od vrste uredjaja, osnovni principi rada ulazno/izlaznih uredjaja su isti:

- svi U/I uredjaji se na sistemsku magistralu povezuju posredstvom odgovarajuceg U/I kontrolera
- prvi razlog je u razlicitosti uredjaja razliciti uredjaji imaju razlicite protokole komunikacije. Umesto da procesor i sistemska magistrala "uce" kako da komuniciraju sa razlicitim vrstama uredjaja, te specificnosti se prepustaju kontrolerima. Kontroleri imaju ulogu mosta izmedju centra i periferije.
- drugi razlog je u tehnickim ogranicenjima magistrala radi na visokim frekvencijama. Da se ne bi suvise grejala, radi pod vrlo niskim naponima. Nizak napon i visoka frekvencija mogu da funkcionisu bez smetnji samo na vrlo kratkim rastojanjima. U/I uredjaji zahtevaju duze kablove, jaci napon i nizu frekvenciju.

187. Sta su U/I kontroleri?

Procesor se nikada ne obraca neposredno uredjajima, vec samo odgovarajucim kontrolerima. *U/I kontroleri* imaju ulogu mosta izmedju *centra* (procesor, memorija i sistemska magistrala) i *periferije* (periferni uredjaji racunarskog sistema). Kontroleri uobicajeno imaju tri vrste internih registara: registar podataka , komandni registar i statusni registar.

188. Sta podrazumeva upotreba U/I uredjaja putem memorijskog mapiranja?

Svi U/I uredjaji (portovi) se preslikavaju u memorijski adresni prostor. Nije potreban nikakav poseban interfejs procesora. Procesor koristi uredjaj kao memoriju. Svaki procesor moze upotrebljavati uredjaje putem preslikavanja portova u memoriju. Neki procesori podrzavaju samo ovakav nacin rada: PowerPC, MIPS.

189. Sta podrazumeva upotreba U/I uredjaja putem izolovanog U/I?

Izolovani U/I podrazumeva poseban U/I adresni prostor, nezavisan od memorijskog adresnog prostora. Intel x86 procesori podrzavaju ovakav nacin rada. Sistemi zasnovani na procesorima koji podrzavaju izolovani U/I omogucavaju izbor metoda (npr: stampaci se koriste putem izolovanog U/I, a graficki podsistem putem preslikavanja u memoriju).

190. Koje se osnovne tehnike koriste pri prenosu podataka izmedju U/I uredjaja i procesora?

Tri znacajne tehike: *programirani U/I* , *neposredan pristup memoriji (DMA)* , *sistem prekida* Ako se podaci prenose putem DMA, onda se obavestavanje o kraju odvija putem sistema prekida, a ako se podaci prenose putem programiranog U/I, onda se i obavestenje ostvaruje istim putem.

191. Objasniti tehnike programiranog U/I.

U osnovi programiranog U/I je petlja u kojoj se ceka da se dovrsi zadati posao da bi se moglo nastaviti sa radom. Cekanje se izvodi kroz visestruko proveravanje da li je uredjaj dostigao ocekivano stanje.

<u>Primer:</u> Tastatura - ocitava se registar PA. Ako bit 7 ima vrednost 1, znaci da nije pritisnut taster, pa se ponavlja prethodni korak. Ako bit 7 ima vrednost 0, znaci da je pritisnut taster i prekida se petlja. Zatim se procitani kod tastera moze dalje upotrebljavati tj. prevoditi u kod karaktera.

192. Objasniti direktan pristup memoriji (DMA)?

U slucaju uredjaja koji prenose vece kolicine podataka ili rade vremenski zahtevne poslove, programirani U/I vodi velikom utrosku vremena na cekanje. *DMA* ima za cilj da se procesor oslobodi staranja o prenosu podataka i posveti drugim stvarima.

193. Kako se implementira DMA? Kontroler DMA.

DMA se implementira pomocu *kontrolera DMA*. Kontroler se ponasa kao podredjen uredjaj u odnosu na procesor i prima instrukcije za prenos podataka od procesora. Zatim preuzima kontrolu nad magistralom i ostvaruje prenos podataka. Kontroler uobicajeno podrzava veci broj uredjaja i svaki se povezuje na poseban kanal DMA.

<u>DMA kontroler</u> je dodatni modul prikljucen na sistemsku magistralu. U sustini predstavlja specijalizovani procesor koji moze da izvrsava programirani U/I. Kada procesor treba da izvrsi U/I operaciju, on upise DMA kontrolni blok u memoriju.

194. Objasniti osnovne korake operacija DMA.

- 1. <u>Inicijalizacija kanala</u> procesor inicira kontroler DMA i salje mu: broj uredjaja, adresu prostora u memoriji , broj bajtova koji se prenose, smer prenosenja podataka . Nakon inicijalizacije kanal je spreman za prenosenje podataka.
- 2. <u>Prenosenje podataka</u> kada U/I uredjaj bude spreman za prenosenje podataka, obavestava o tome kontroler DMA. Kontroler zapocinje operaciju prenosa: kontroler zahteva magistralu (i dobija je uobicajenim postupkom arbitraze), postavlja memorijsku adresu i odgovarajuci signal (citanje ili pisanje) na magistralu, dovrsava prenos i oslobadja magistralu, azurira adresu i brojac i na kraju, ako ima jos podataka za prenosenje, ponavlja postupak.
- 3. <u>Obavestavanje procesora</u> nakon dovrsenog prenosa obavestava se procesor. Uobicajeno se za to koristi sistem prekida. Procesor zatim proverava stanje prenosa.

195. Navesti osnovne karakteristike interfejsa USB. Standardi i specifikacije.

Izvorno razvijen 1995. Najsira do sada sprovedena inicijativa za projektovanje interfejsa za povezivanje periferija. *Osnovni cilj* - omoguciti povezivanje racunarskih periferija jednako jednostavno kao sto se povezuju telefon ili pegla.

Standardi:

- 1.0 iz 1996. niska brzina 1.5 Mbps, puna brzina 12 Mbps
- 1.1 iz 1998. razreseni neki problemi sa protokolom. Prvi siroko rasprostranjen standard
- 2.0 iz 2000. visoka brzina, do 480 Mbps
- 3.0 iz 2008. brzina do 4800 Mbps

196. Koji su bili osnovni ciljevi postavljeni pred USB interfejs i dodatne napredne osobine?

Osnovni ciljevi:

- <u>Obezbedjivanje homogenog racunarskog interfejsa</u> ideja je da se mnostvo razlicitih i nekompatibilnih interfejsa zamene jednim univerzalnim interfejsom.
- <u>Prevazilazenje problema sa resursima sistema</u> dodavanje novih uredjaja donosi probleme razresavanja konflikata oko adresa ili prekida. USB uredjaji ne zahtevaju ni memoriju ni adresni prostor ni prekide.
- *Jednostavnija instalacija i konfiguracija* potpuna automatizacija za razliku od starijih uredjaja, koji su cesto zahtevali manuelno konfigurisanje.
- <u>Povezivanje tokom rada racunara</u> stariji nacini povezivanja uredjaja su zahtevali iskljucivanje racunara pre povezivanja. Povezivanje USB uredjaja se moze obavljati bez iskljucivanja.

Dodatne napredne osobine:

- *Napajanje uredjaja kroz interfejs* kabl za povezivanje ima linije napajanja, cime je omoguceno da se uredjaji napajaju strujom napona +5V i jacine 100–500mA
- <u>Dvosmerna kontrola uredjaja</u> podaci mogu da teku u oba smera. Omogucena je puna kontrola uredjaja, kao i upotreba uredjaja za kontrolisanje racunara.
- *Prosirivost pomocu habova* na jedno prikljucno mesto se moze povezati hab radi povecanja broja prikljucaka ili postavljanja prikljucaka na zeljeno mesto.
- <u>Usteda energije</u> USB uredjaji automatski ulaze u primireno (suspendovano) stanje ako nema aktivnosti na magistrali 3ms. U primireom stanju zahtevaju svega oko 2.5mA
- <u>Prepoznavanje i otklanjanje gresaka</u> koristi se algoritam CRC za prepoznavanje gresaka u komunikaciji. U slucaju prepoznavanja greske, transakcija se ponavlja.

197. Objasniti nacin enkodovanja podataka NRZI u slucaju interfejsa USB.

Kabl ima cetiri linije - dve sluze za napajanje uredjaja , a druge dve za prenosenje signala . Za prenosenje podataka se upotrebljava *shema enkodovanja NRZI* (nonreturn to zero-invered). Enkodovanje *NRZI u slucaju USB-a*: signal se menja ako je naredni bit 0 , signal se ne menja ako je naredni bit 1 , smer promene nije znacajan.

198. Objasniti koncept umetanja bitova kod protokola USB.

Opisana shema enkodovanja NRZI resava neke od problema:

nivo signala ne igra glavnu ulogu, posmatraju se samo tranzicije, otklanjaju se dugacki nizovi nepromenjenih stanja u slucaju nizova jedinica u originalnim podacima.


Preostaje problem: opstaju dugacki nizovi nepromenjenih stanja u slucaju jedinica.

<u>Resenje</u> - preduzima se tzv. *umetanje bitova*. Nakon svakih 6 uzastopnih jedinica se umece jedna 0. Umetanje je na nivou podataka, a ne signala.

199. Objasniti arhitekturu povezivanja USB uredjaja.

Osnovni hardver cine:

- maticni kontrolor USB-a (host controller) sluzi da inicira transakcije
- koreni hab (root hub) sluzi da uspostavi vezu kontrolera sa ciljnim uredjajem



200. Sta je i kako funkcionise sistem prekida? Kakvi tipovi prekida postoje?

<u>Sistem prekida</u> predstavlja jedan od mehanizama za upravljanje tokom rada procesora. Omogucavaju efikasniji rad racunara. Vecina osnovnih uredjaja je mnogo sporija od procesora. Osnovne primene su komunikacija sa U/I uredjajima i upotreba osnovnih usluga OS-a. Po nastupanju prekida, trenutno izvrsavani program se prekida i prelazi se na kontrolnu proceduru koja se naziva *rutina za obradu prekida* ili *opsluzilac prekida*. Kada se opsluzivanje prekida dovrsi, program nastavlja sa izvrsavanjem od mesta na kome je prekinut. Prekidi mogu biti hradvreski ili softverski.

201. Objasniti hardverske prekide.

Proizvode se od strane spoljasnjih uredjaja. Nazivaju se i *neplanski ili asinhroni* prekidi. Sluze za *skretanje paznje* procesora na odgovarajuci uredjaj. Postoje dve vrste hardverskih prekida:

- <u>nemaskirajuci</u> odmah se obradjuju od strane procesora. Prekid se izaziva dovodjenjem signala na nozicu NMI procesora. Procesor uvek odmah odreaguje na ovaj prekid . On se ne moze softverski maskirati . Njegov tip (broj) je 2. Svi ostali su maskirajuci.
- <u>maskirajuci</u> mogu da se odloze do nekog specificnog trenutka. Izazivaju se dovodjenjem signala na nozicu INTR procesora. Procesor reaguje samo ako je zastavica IF = 1. Moze se softverski maskirati

202. Objasniti softverske prekide.

Nazivaju se i *planski ili sinhroni* prekidi. Vecina procesora podrzava softverske prekide: Intel x86 - instrukcija int , PowerPC - instrukcija sc (system call) , MIPS - instrukcija syscall. Osnovne namene softverskih prekida su pristupanje U/I uredjajima i koriscenje OS-a ili BIOS-a.

203. Sta su izuzeci? Objasniti.

Posebna podvrsta hardverskih prekida su <u>izuzeci</u>. Mehanizam prekida se upotrebljava i za obradu prepoznatih neispravnosti pri izvrsavanju programa. Neki procesori prave razliku izmedju prekida i izuzetaka (Intel x86), a neki ne (MIPS, PowerPC).

204. Sta je vektor prekida? Kako se poziva opsluzilac prekida?

Ostvaruje se na dva osnovna nacina:

- Vektorski prekidi svakom tipu prekida je dodeljenja adresa u memoriji . U slucaju nastupanja prekida, izvrsavanje se nastavlje od te adrese. Imaju ga Intel x86 i PowerPC
- Prekidi sa uzrokom prekidi nastupaju uz oznacavanje uzroka prekida . Svi prekidi se obradjuju istim opsluziocem prekida . Opsluzilac proverava registar uzroka i na

osnovu

njegove vrednosti prepoznaje vrstu prekida i prenosi kontrolu odgovarajucem kodu OS-a . Ima ga MIPS

205. Objasniti sistem prekida Intel-ovih procesora. Vrste izuzetaka.

Prekidi se oznacavaju brojevima 0-255. Adrese opsluzilaca se nalaze u tablici deskriptora prekida (IDT). Stavke tablice su velicine po 8 bajtova i predstavljaju 64-bitnu adresu opsluzioca. Tablica se moze nalaziti bilo gde u memoriji, a njena adresa mora biti upisana u registar procesora IDTR. Postoje posebne instrukcije za punjenje i cuvanje tablice. Broj prekida se koristi kao indeks tablice.

- *greske* javljaju se pri stanju koje je prethodilo izvrsavanju instrukcije koja je proizvela gresku . Nakon obrade prekida instrukcija ce biti ponovljena . Pr: promasaj stranice ili segmenta
- <u>zamke</u> javljaju se sa uslovima nakon izvrsavanja instrukcije koja je proizvela gresku . Nakon obrade prekida, bice izvrsena naredna instrukcija. Pr: prekoracenje, korisnicki prekidi
- <u>zaustavljanja</u> prijavljuju ozbiljne probleme, moguce je da ne moze ni biti prepoznata instrukcija koja je proizvela prekid. Jedino sto opsluzlac moze da uradi jeste da prekine proces . Pr: hardverske neispravnosti, nekozistente vrednosti sistemskih tablica

206. Objasniti komponente i rad kontrolora prekida PIC 8259.

Ako je vise uredjaja u prilici da izaziva prekide, postoji mogucnost da vise prekida nastane u isto vreme. Problem je u tome sto se svi prekidi prijavljuju na isti nacin i putem istih signala. To se resava pomocu dodatnog uredjaja – *kontrolera prekida*. Kontroler prekida sluzi kao posrednik izmedju uredjaja i procesora pri izazivanju prekida.

Kontroler prekida kod PIC 8259:

Moze da opsluzuje do 8 uredjaja. Svaki uredjaj ima po jednu liniju prema kontroleru, kojom pokusava da izazove prekid. Sa procesorom se povezuje preko linija INTR i INTA i magistrale podataka. U slucaju da vise uredjaja istovremeno zatrazi prekid, kontroler serijalizuje te prekide na osnovu prioriteta.

PIC 8259 ima dva registra - 8-bitni komandni registar (ICR) koji se koristi za programiranje kontrolera (podrazumevani prioriteti su od naviseg: 0, 1,..., 7) i 8-bitni registar maske (IMR) koji se koristi za dopustanje i onemogucavanje pojedinacnih prekida. Programiranje se ostvaruje komunikacijom procesora sa kontrolerom (putem magistrale podataka i adresa: 20H za registar ICR, 21H za registar IMR). Tipovi prekida se dodeljuju odredjivanjem najnizeg tipa (to je tip prekida 0, a ostali su u rasponu +1 do +7).

Blokiranje svih prekida se ostvaruje postavljanje zastavice IF = 0 . Blokiranje pojedinacnih prekida se ostavaruje postavljanjem registra IMR kontrolera (bit 0 - prekid je omogucen, bit 1 - prekid je onemogucen)

Svaki put pri zavrsetku obrade prekida koji su izazvani posredstvom kontrolera, neophodno je javiti kontroleru da je obrada zavrsena. To se radi posredstvom komandnog regista, slanjem koda 20H (naziva se EOI - end of interrupt), koji oznacava kraj obrade. Nakon toga kontroler moze da nastavi sa izazivanjem novih prekida.

205. Objasniti CISC arhitekturu.

<u>CISC</u> - procesori sa slozenim skupom instrukcija. Slozena arhitektura skupa instrukcija (ISA) (kodiranje sto slozenijih instrukcija u sto manje memorije). Raznovrsnost operacija. Raznovrsnost nacina adresiranja. Novi modeli procesora uvodili su sve vise i vise novih nacina adresiranja i novih instrukcija. Podrzan preveliki broj slozenih instrukcija – cak se dodaju neke instrukcije koje se nikada ne koriste pri programiranju na asmebleru, ali omogucavaju efikasnije prevodjenje programa pisanih na visim programskim jezicima. Otezano dekodiranje istrukcija.

206. Objasniti RISC arhitekturu.

<u>RISC</u> – procesori sa sredukovanim skupom instrukcija. Jednostavna arhitektura skupa instrukcija. Obezbedjivanje minimalnog skupa instrukcija i nacina adresiranja. Povecan broj registara koji se mogu koristiti za racunanje. Stalniji skup instrukcija. Jednostavno dekodiranje instrukcija. Skracivanje trajanja izvrsavanja operacija. Jednostavnija implementacija procesora. *Osnovni principi dizajna*:

Jednostavne operacije; operacije registar-u-registar; jednostavni nacini adresiranja (registarsko); veci broj registara; fiksna duzina i jednostavan format instrukcija *Druge odlike*:

Udvajanje magistrale - posebno za podatke i instrukcije (Harvard arhitektura). Svi registri su ravnopravni po mogucnostima i performansama. Preklapanje izvrsavanja instrukcija. Visoka propusnost sistemske magistrale.

207. Objasniti odnos arhitektura CISC i RISC.

RISC koncepti se razvijaju od 1975. godine. U aktuelnom stanju tehnologije proizvodnje procesora (CISC) bilo je skupo podrzavati slozene operacije na vecem broju registara, pa je zato postojalo malo registara. Vecina instrukcija je zahtevala slozenu implementaciju, pa i dugacke cikluse. RISC pristup pojednostavljuje implementacije i skracuje izvrsavanje instukcija u ciklusima. Slozena implementacija otezava podizanje radne frekvencije. RISC omogucava znacajno podizanje radne frekvencije.

Analize programa pokazuju da vecina instrukcija obavlja prenosenje podataka izmedju procesora i memorije. Implementacija slozenih instrukcija koje se retko izvrsavaju znacajno usloznjava implementaciju procesora a donosi skromne dobitke u performansama. Od 1975. pa do sredine 1990. postoji tendencija da se proizvodjaci procesora priklanjaju RISC konceptima. Kasnije postepeno usavrsavanje proizvodnih tehnologija smanjuje znacaj RISC arhitekture. Dolazi do spajanja elemenata arhitektura.

Danas su uobicajene arhitekture koje se odlikuju CISC odnosom prema skupu instrukcija, a imaju vecinu ostalih odlika RISC arhitektura - veliki broj registara, koji su prakticno ravnopravni; preklapanje izvrsavanja instrukcija; napredne arhitekture kes memorija.

208. Po cemu je znacajan broj adresa u instrukcijama procesora?

Binarne operacije zahtevaju dva, a unarne jedan argument. Operacije najcesce imaju jedan izlaz, ali ih moze biti i vise. Uobicajena binarna operacija zahteva tri adrese: dve adrese argumenta, jednu adresu rezultata. Postoje procesori sa 3, 2, 1 adresom i bez adresa. Procesor koji podrzava neki broj adresa, obicno moze da podrzi i instrukcije sa manjim brojem adresa.

209. Sta su troadresni procesori? Primer i karakteristike.

<u>Troadresni procesori</u> eksplicitno adresiraju dva argumenta i rezultat operacije. Vecina savremenih procesora je troadresna.

Primer instrukcija:

add dest src1, src2 – sabiraju se vrednosti adresirane sa src1 i src2 i rezultat se smesta u dest *Primer koda*:

Na troadresnom procesoru izraz : A=B+C*D-E+F+A, moze da se implementira kao:

```
mul T, C, D
add T, T, B
sub T, T, E
add T, T, F
add A, T, A
```

U praksi vecina instrukcija sadrzi ponovljenu jednu od adresa argumenata kao adresu rezultata. Skup instrukcija odgovara operacijama koje procesor moze da izvrsava.

210. Sta su dvoadresni procesori? Primer i karakteristike.

<u>Dvoadresni procesori</u> eksplicitno adresiraju jedan argument i rezultat operacije.. Motivacija potice iz cinjenice da se relativno retko upotrebljavaju tri razlicite adrese. Procesori familije Intel x86 su dvoadresni.

Primer instrukcija:

add dest, src – sabiraju se vrednosti adresirane sa dest i src i rezultat se upisuje u dest *Primer koda*:

Na dvoadresnom procesoru izraz : A=B+C*D-E+F+A, moze da se implementira kao:

load T, C mul T, D add T, B sub T, E add T, F add A. T

U praksi vecina instrukcija ponavlja jednu istu ciljnu adresu. Skup instrukcija odgovara operacijama koje procesor moze da izvrsava. Dodaje se instrukcija za prepisivanje podatka.

211. Sta su jednoadresni procesori? Primer i karakteristike.

<u>Jednoadresni procesori</u> eksplicitno adresiraju jedan argument. Rezultat se uvek upisuje u akumulator - jedini registar na kome mogu da se izvrsavaju operacije. Motivacija potice iz cinjenice da se za vecinu operacija upotrebljava ponavljanje adresa cilja.

Primer instrukcija:

add addr – sabiraju se vrednost akumulatora i vrednost adresirana sa addr i rez. je u akumulatoru *Primer koda*:

Na jednoadresnom procesoru izraz: A=B+C*D-E+F+A, moze da se implementira kao:

load C mul D add B sub E add F add A store A

Redukovan broj registara - samo jedan ima punu operativnu funkcionalnst. Skup instrukcija odgovara operacijama koje procesor moze da izvrsava. Dodaju se instrukcije za prepisivanje podatka u akumulator i iz akumulatora.

212. Sta su bezadresni procesori? Primer i karakteristike.

<u>Bezadresni procesori</u> ne adresiraju nijedan argument eksplicitno, osim u posebnim instrukcijama koje stavljaju podatke na stek i uzimaju podatke sa steka. I argumenti i rezultat se uvek nalaze na steku. Motivacija potice iz cinjenice da je za vecinu operacija potrebno relativno malo podataka. *Primer instrukcija:*

```
push addr – sadrzaj podatka adresiranog sa addr se stavlja na vrh steka
pop addr – podatak sa vrha steka se uklanja i upisuje na adresu addr
add – dva podatka sa vrha steka se sklanjaju sa steka i sabiraju, rezultat se stavlja na vrh steka
Primer koda:
```

Na bezadresnom procesoru izraz: A=B+C*D-E+F+A, moze da se implementira kao:

```
push E / C / D
mul
push B
add
sub
push F
add
push A
add
pop A
```

Ne postoje imenovani registri. Skup instrukcija odgovara operacijama koje procesor moze da izvrsava. Dodaju se instrukcije za prepisivanje podataka na stek i sa steka. Obicno se implementiraju tako da se nekoliko poslednjih podataka na steku nalazi u *stek registrima* procesora. Broj stek registara se naziva *dubina steka*. Na taj nacin se znacajno ubrzavaju operacije sa stekom, zato sto nije potrebno pristupati memoriji.

213. Objasniti odnos performansi procesora i broja adresa.

Svaki od predstavljenih pristupa ima prednosti i mane. Sto se vise adresa navodi u instrukcijama broj pristupa memoriji je veci, zapis instrukcija je veci, programi se sastoje od manje isntrukcija. *Troadresni racunar* - svaka instrukcija zahteva 4 pristupa memoriji, jedan za instrukciju, dva za podatke, jedan za rezultat. 5 instrukcija → ukupno 20 pristupa memoriji.

Dvoadresni racunar - svaka operacija i dalje zahteva 4 pristupa memoriji, jedan za instrukciju, dva za podatke, jedan za rezultat. Instrukcija *load* zahteva tri pristupa. 5 operacija i jedno prepisivanje → ukupno 23 pristupa memoriji.

Jednoadresni racunar - svaka operacija zahteva 2 pristupa memoriji, jedan za instrukciju i jedan za podatke. Akumulator je registar, a ne memorija. Instrukcija *load* zahteva dva pristupa. 7 instrukcija → ukupno 14 pristupa memoriji.

Bezadresni racunar - svaka operacija zahteva 1 pristup memoriji, jedan za instrukciju.

Pretpostavljamo da je stek dovoljno dubok da je primer stao u stek registre.

Instrukcijw push i pop zahtevaju po dva pristupa. 5 operacija po 1 i 7

instrukcija push i pop → ukupno 19 pristupa memoriji.

214. Sta je arhitektura load/store?

Sve operacije se izvrsavaju iskljucivo nad registrima procesora. Samo operacije \underline{load} i \underline{store} mogu da pristupaju memoriji.

RISC i vektorski procesori cesto koriste ovakvu arhitekturu. Znacajno se smanjuje velicina instrukcija. Znacajno se redukuje slozenost dekodiranja i implementiranja instrukcija. Omogucava se visok stepen preklapanja instrukcija. Duzina izvrsavanja nije neposredno proporcionalna broju instrukcija i pristupa memoriji.

215. Objasniti arhitekturu registara procesora.

Registri procesora sluze za cuvanje podataka , instrukcija i stanja procesora. Registri se dele na:

- 1. <u>registre opste namene</u> broj i vrsta registara opste namene su obicno povezani sa arhitekturom adresiranja. Bezadresni procesori ne zahtevaju registre opste namene, mada imaju implicitne stek-registre. Kod dvo- i troadresnih procesora registri opste namene nisu neophodni, uvode se zbog podizanja performansi. RISC procesori po pravilu imaju veci broj registara opste namene.
- 2. *posebne registre* primer registara posebne namene su registri za vodjenje steka, brojac instrukcija, interni registar instrukcije koji sadrzi tekucu instrukciju
 - posebni registri dostupni korisnickim programima
 - posebni registri rezervisani za sistemske potrebe

216. Objasniti kontrolu toka programa.

Brojac instrukcija (ili programski brojac) ima ulogu kontrolora toka. Sadrzi adresu naredne instrukcije. Cim se instrukcija procita, brojac se povecava tako da pokazuje na narednu instrukciju. Kod arhitektura sa fiksnom velicinom instrukcije, uvek se uvecava za fiksan broj. Program se u nacelu izvrsava sekvencijalno. Sekvencijalno izvrsavanje se po potrebi moze izmeniti grananjem i petljama.

217. Sta je grananje? Koje vrste grananja postoje?

Grananje se implementira instrukcijama grananja. One eksplicitno menjaju vrednost brojaca instrukcija. Postoje dve vrste instrukcija grananja:

- bezuslovne (ili eksplicitne) eksplicitna i bezuslovna promena toka izvrsavanja programa
- *uslovne* eksplicitna promena toka izvrsavanja programa u slucaju vazenja nekog navedenog uslova. Dve osnovne vrste uslovnog grananja su *postavi-pa-skoci i proveri-pa-skoci*

Grananje moze biti trenutno ili odlozeno.

Nacin navodjenja nove adrese:

Nova adresa izvrsavanja se navodi kao

- apsolutna navodi se puna nova adresa; podrzavaju prakticno svi procesori
- <u>relativna</u> navodi se razlika izmedju nove i tekuce adrese; ne podrzavaju svi procesori. Prednost
 je u pomerljivosti koda. Bez obzira na lokaciju u memoriji grananje je jednako
 ispravno. Ako razlika nije velika, ima kraci zapis nego navodjenje apsolutne adrese.

218. Objasniti bezuslovno grananje. Primer.

<u>Bezuslovno</u> (ili eksplicitno) grananje - eksplicitna i bezuslovna promena toka izvrsavanja programa.

instruction x instruction a jump target → target:
instruction y instruction b instruction c

219. Objasniti uslovno grananje, postavi-pa-skoci, proveri-i-skoci. Registri stanja.

<u>Uslovno grananje</u> - eksplicitna promena toka izvrsavanja programa u slucaju vazenja nekog navedenog uslova. Dve osnovne vrste uslovnog grananja su

- *postavi-pa-skoci o*snovna ideja je da se razdvoje proveravanje uslova i grananje. Najpre se posebnim instrukcijama proveravaju uslovi ili drugacije postavlja odgovarajuce stanje procesora. Zatim se instrukcijama grananja samo proverava stanje procesora i po potrebi izvrsava promena brojaca instrukcija. Kod familije procesora Intel x86 .
- *proveri-i-skoci* osnovna ideja je da jedna ista instrukcija proverava uslov i promeni adresu. Ovakav vid grananja primenjen je kod veceg broja procesora, ukljucujuci MIPS.

Registri stanja:

Da bi bilo moguce implementirati grananje *postavi-pa-skoci*, neophodno je da procesor ima *registar stanja* koji cuva rezultate poredjenja i drugih operacija. Ovakvi registri se nazivaju i registri kodova poredjenja. Ovakve registre imaju Intel x86, SPARC, PowerPC; nema MIPS.

220. Objasniti pozivanje procedura.

Grananja su jednosmerne promene toka izvrsavanja. Dejstvo je ograniceno na jednu promenu toka izvrsavnja.

Pozivanje procedura su dvosmerne promene, nakon inicijalnog pozivanja, kasnije sledi povratak na mesto odakle je izvrseno pozivanje. Da bi povratak bio moguc neophodne su dve stvari:

- *eksplicitna oznaka kraja procedure* (naredba return). Intel Pentium ima instrukciju ret. MIPS ima instrukciju jr
- adresa povratka mora biti sacuvana pri pozivanju procedure

221.Objasniti tehnike cuvanja adrese povratka iz procedure i tehnike prenosenja parametara.

Cuvanje adrese povratka:

Moze se cuvati u registru (MIPS) ili na steku (Intel x86) . Cuva se adresa instrukcije pozivanja (SPARC) i adresa prve instrukcije nakon instrukcije pozivanja.

Cuvanje adrese povratka u registrima:

Moze se koristiti registar posebno namenjen za to ili bilo koji registar.

Na primer MIPS. Primer povrtatka, uz pretpostavku da je adresa povratka u registru \$ra: jr \$ra U slucaju rekurzije i pozivanja potprocedura je neophodno dodatno staranje o adresama povratka. *Dve osnovne tehnike prenosenja parametara:*

- *pomocu registara* parametri se zapisuju u registrima pre pozivanja. Ovaj metod je brzi. Ne omogucava rekurziju. Cesto zahteva cuvanje prethodnih vrednosti registara. Koriscen kod RISC procesora (MIPS, PowerPC)
- *pomocu steka* parametri se postavljaju na stek pre pozivanja. Fleksibilniji nacin. Manje efikasan. Koriscen kod CISC procesora (Intel x86)

222. Objasniti tipove operanada procesora.

Uobicajeno je da procesori prepoznaju samo elementarne tipove podataka (char, int ,float). Cesto iste instrukcije rade sa podacima razlicite velicine, u zavisnosti od nacina navodjenja operanada.

Na primer (Intel x86): mov AL, addr; prepisuje 8-bitni podatak

mov AX, addr; prepisuje 16-bitni podatak mov EAX, addr; prepisuje 32-bitni podatak

U slucaju RISC procesora uobicajeno je da se iz notacije instrukcije prepoznaje velicina operanda.

Na primer: lb Rdest, address; prepisuje 8-bitni podatak (bajt)

lh Rdest, address; prepisuje 16-bitni podatak (pola reci) lw Rdest, address; prepisuje 32-bitni podatak (rec)

ld Rdest, address; prepisuje 64-bitni podatak (dvostruka rec)

223. Objasniti osnovne nacine adresiranja koje podrzavaju svi procesori.

<u>Nacini adresiranja</u> opisuju kako se odredjuje operand instrukcije. Operandi mogu biti konstante (rezim neposrednog adresiranja), u registrima (rezim registarskog adresiranja) i u memoriji (rezim memorijskog adresiranja). Svi procesori podrzavaju bar dva osnovna nacina adresiranja:

- *rezim neposrednog adresiranja* navodjenje konstantne vrednosti operanda. Ne postoji pristupanje memoriji, osim citanja instrukcije.
- *rezim registarskog adresiranja* navodjenje registra koji sadrzi vrednost operanda. Ne postoji pristupanje memoriji osim citanja instrukcije.

224. Objasniti razlike u nacinu adresiranja izmedju RISC i CISC procesora.

Razlika izmedju RISC i CISC procesora je u podrzanim nacinima adresiranja podataka u memoriji. *RISC* procesori koriste arhitekturu *load/store*. Sve instrukcije, osim load i store, podrzavaju samo neposredno i registarsko adresiranje. Podaci koji su u memoriji mogu se adresirati samo u okviru instrukcija load i store. Broj nacina adresiranja je obicno sasvim skroman.

<u>CISC</u> procesori podrzavaju mnostvo nacina adresiranja. Uobicajeno je da sve instrukcije podrzavaju adresiranje podataka u memoriji. Broj nacina adresiranja je obicno veliki.

225. Objasniti instrukcije mikroprocesora za premestanje podataka.

Instrukcije za premestanje podataka podrzavaju svi procesori. Dele se na instrukcije koje premestaju podatke izmedju memorije i registara i izmedju registara.

Kod *RISC* procesora je premestanje podataka izmedju procesora i memorije strogo ograniceno na instrukcije load i store . Neki od RICS procesora ne omogucavaju neposredno premestanje podataka izmedju registara, vec samo u okviru drugih instrukcija (npr. sabiranje). Na primer:

add Rdest, Rsource, 0 /* Rdest = Rsource + 0 */

Kod *CISC* procesora se umesto dve obicno implementira samo jedna instrukcija za premestanje podataka koja ravnopravno tretira registre i memoriju. Na primer, kod Intel x86:

mov dest, src , najvise jedan od argumenata moze biti u memoriji .

226. Objasniti aritmeticke i logicke instrukcije mikroprocesora.

<u>Aritmeticke instrukcije</u> obuhvataju kako celobrojne tako i operacije u pokretnom zarezu. Vecina procesora podrzava bar 4 osnovne aritmeticke operacije. <u>Logicke instrukcije</u> podrazumevaju skup operacija na nivou bitova. Prakticno svi procesori podrzavaju *and* i *or.* Vecina procesora podrzava *not* i *xor.*

227. Objasniti instrukcije mikroprocesora za kontrolu toka programa.

Instrukcije za kontrolu toka programa su instrukcije grananja i instrukcije za pozivanje procedura (tu spadaju i instrukcije za vracanje iz procedura).

228. Objasniti ulazno/izlazne instrukcije mikroprocesora.

<u>Ulazno/izlazne instrukcije</u> se znacajno razlikuju izmedju procesora. One postoje samo kod procesora koji podrzavaju izolovano preslikavanje ulaza i izlaza. Ako procesor podrzava samo memorijsko preslikavanje ulaza/izlaza, onda nema ove instrukcije. Uobicajene instrukcije:

in Reg, io port i out io port, Reg

Velicina instrukcije zavisi od podrzane duzine adrese porta.

229. Koji su osnovni formati instrukcija?

Format instrukcije podrazumeva nacin kodiranja tj. binarnog zapisivanja instrukcije. Dva osnovna tipa formata instrukcija su:

- *format fiksne duzine instrukcija* uobicajen za RISC procesore. MIPS, PowerPC, Sparc imaju instrukcije duzine 32 bita
- format promenljive duzine instrukcija uobicajen za CISC procesore (Intel x86)

230. Nabrojati osnovne faze pri izvrsavanju instrukcija mikroprocesora.

Da bi procesor mogao da izvrsi instrukciju potrebno je da:

- adresira i procita instrukciju iz memorije
- dekodira instrukciju
- adresira i procita potrebne argumente
- izvrsi odgovarajucu operaciju
- adresira i zapise izracunat rezultat

231. Nacrtati uopstenu shemu putanje podataka pri izvrsavanju instrukcija procesora sa tri interne magistrale.
232. Nacrtati uopstenu shemu putanje podataka pri izvrsavanju instrukcija procesora sa jednom internom magistralom.
233. Objasniti namenu i nacin upotrebe pomocnih registara A i C pri izvrsavanju instrukcija procesora sa jednom internom magistralom.
Zbog toga sto postoji samo jedna interna magistrala A, potrebni su pomocni registri: • registar A cuva vrednost prvog operanda dok se drugi adresira, uvek je dostupan za citanje
• registar C cuva rezultat dok se ne prenese dalje, uvek je dostupan prethodni rezultat za pisanje Implementiraju se pomocu D flip-flopova.
234. Objasniti ulogu, nacin povezivanja, nacin upotrebe i implementaciju
registra PC i registra IR memorijskog interfejsa u slucaju jedne interne magistrale. Implementacija putanje podataka.
<u>Registar PC</u> je brojac instrukcija. Sadrzi adresu naredne instrukcije. Sadrzaj stavlja na sistemsku adresnu magistralu radi citanja instrukcije iz memorije. Sadrzaj stavlja na magistralu A radi

omogucavanja relativnih skokova i pozivanja procedura. Moze simultano da ide na obe magistrale. *Registar IR* - registar instrukcije. Sadrzi instrukciju koja se trenutno izvrsava . Kontrolni signal IRbin postavlja vrednost registra , a kontrolni signal IRout stavlja vrednost registra na magistralu A.

235. Objasniti ulogu, nacin povezivanja, nacin upotrebe i implementaciju registra MAR i registra MDR memorijskog interfejsa u slucaju jedne interne magistrale. Implementacija putanje podataka.

<u>Registar MAR</u> - registar memorijske adrese. Sadrzi adresu operanda koji je u memoriji. Koristi se pri adresiranju podataka koji su u memoriji. Radi slicno registru PC: kontrolni signal MARin postavlja vrednost registra; kontrolni signal MARout stavlja vrednost registra na magistralu A; kontrolni signal MARbout stavlja vrednost registra na sistemsku adresnu magistralu. <u>Registar MDR</u> - registar memorijskog podatka. Sadrzi vrednost operanda koji je u memoriji. Koristi se pri citanju operanada iz memorije . Adresa operanda je u registru MAR. Ima dvosmeran interfejs: kontrolni signal MDRin postavlja vrednost registra sa magistrale A; kontrolni signal MDRbin postavlja vrednost registra sa sistemske magistrale podataka; kontrolni signal MDRout stavlja vrednost na magistralu A; kontrolni signal MDRbout stavlja vrednost registra na sistemsku magistralu podataka.

236. Objasniti nacin povezivanja, nacin upotrebe i implementaciju registara opste namene u slucaju jedne interne magistrale. Dati i objasniti korake izvrsenja instrukcije sabiranja.

Registri opste namene su vezani samo na internu magistralu A. Svaki od registara Gx ima po dva kontrolna signala: Gxin i Gxout.

Primer instrukcije (sabiranje): add %G9, %G5, %G7 /* G9 = G5 + G7 */

Najpre se sadrzaj jednog registra mora sacuvati u pomocnom registru A, a zatim sabirati sa drugim.

- K1: prepisujemo G5 u pomocni registar A. Postavlja se signal da bi se sadrzaj registra G5 stavio na magistralu A. Postavlja se signal Ain da bi se podaci sa magistrale A upisali u pom. registar A
- K2: stavljamo G7 na magistralu A i racunamo. Postavlja se signal G7out da bi se sadrzaj registra G7 stavio na magistralu A. Postavlja se signal Cin da bi se rezultat upisao u registar C. AL jedinica se nalaze da izracuna rezultat.
- K3: rezultat upisujemo u registar G9. Postavlja se signal G9in da bi se sadrzaj registra G9 procitao sa magistrale A. Postavlja se signal Cout da bi se sadrzaj registra C stavio na magistralu A

237. Opisati korake citanja jedne instrukcije mikroprocesora i signale kojima se implementiraju ti koraci.

Citanje instrukcija obuhvata:

- <u>K1</u>: Adresiranje instrukcije . Postavlja se signal PCbout da bi se sadrzaj registra PC stavio na sistemsku adresnu magistralu. Postavlja se signal PCout da bi se sadrzaj registra PC stavio na magistralu A . AL jedinici se daje instrukcija add4 da bi sabrala vrednost na svom ulazu B sa 4.
 - Postavlja se signal Cin da bi se rezultat (PC+4) upisao u pomocni registar C.
- *K2:* Upisivanje nove adrese instrukcije. Cekamo (bar) jedan ciklus da memorija procita i dostavi instrukciju. Postavlja se signal Cout da bi se rezultat (PC+4) stavio na magistralu A .

Postavlia

- se signal PCin da bi se rezultat (PC+4) sa magistrale A upisao u registar PC.
- *K*3: Citanje instrukcije. Postavlja se signal IRbin da bi se procitana instukcija stavila u pomocni registar IR.

238.Sta je i kako se implementira postupak dekodiranja instrukcija procesora?

<u>Dekodiranje instrukcije</u> je zajednicko za sve vrste instrukcija. Sledi neposredno posle citanja instrukcije. U fazi dekodiranja prepoznaju se: kod instrukcije , broj i tipovi operanada i nacin adresiranja operanada.

239. Sta je i kako se moze implementirati kontrolna jedinica procesora?

Instrukcije se mogu opisati konacnim automatima. Svaki od konacnih automata se moze implementirati hardverski ili softverski.

240. Objasniti hardversku implementaciju kontrolne jedinice.

Ulaze u PLA (prigramabilni nizovi logickih elemenata) cine tri grupe signala:

- kod operacije (opcode) operacija koja se imprelmentira
- *statusni i uslovni kodovi* neophodni za implementaciju uslovnih grananja i nekih AL operacija
- *casovnik* sluzi za brojanje koraka i sihronizaciju aktivnosti

241. Kada se bira softverska, a kada hardverska implementacija?

Ako su instrukcije jednostavne, onda je hardverska implementacija prihvatljivija varijatna - RISC. U slucaju slozenih instrukcija hardverska implementacija nije dobar izbor - CISC, tada se signalima upravlja programski.

242. Objasniti softversku implementaciju kontrolne jedinice. Sta je mikroinstrukcija, a sta mikrokod?

Pocetkom 1950-ih godina je prvi put predlozeno da se kontrola izvrsavanja instrukcija implemenira softverski [Wilkes, Stringer]. Programski kod instrukcije se naziva *mikrokod*. Ideja je da se konacni automat transformise u *mikroinstrukcije* koje upravljaju postavljanjem signala adom procesora.

243. Sta je uproscena organizacija mikrokoda?

Linearna organizacija mikrokoda pocinje od citanja instrukcije. Nakon dekodiranja instrukcije nastavlja se od mikrorutine koja odgovara kodu operacije. Izvrsavanje mikrorutine je sekvencijalno. Kada se dodje do signala *end*, ponavlja se citanje (naredne) instrukcije.

244. Sta je slozena organizacija mikrokoda?

Linearna organizacija mikrokoda ima za posledicu da se neki zajednicki delovi mikrokoda ponavljaju vise puta. Slozena organizacija mikrokoda podrazumeva da se zajednicki delovi efikasnije organizuju u mikrorutine sa grananjima – svaka mikroinstrukcija se prosiruje adresom naredne mikroinstrukcije. Zbog toga se povecava kontrolna rec, ali se stedi na duzini mikroprograma.

245. Objasniti horizontalni format mikroinstrukcija mikroprocesora.

Svakom signalu odgovara po jedan bit. Nema kodiranja i dekodiranja signala. Prednosti – omogucava navodjenje velikog broja signala u jednoj instrukciji. Mane - velicina mikroinstrukcije.

246. Objasniti vertikalni format mikroinstrukcija mikroprocesora.

Na duzini se moze ustedeti ako se bitovi kodiraju. Npr. umesto 64 bita za kontrolisanje 32 registra, dovoljno je 5 bitova za identifikovanje registra i 1 bit za izbor signala . Prednosti - krace mikroinstrukcije.

Mane – u jednom koraku se moze navesti samo jedan registar (neophodno je prepisati sadrzaj

jednog registra u nekoliko drugih)

247. Uporedite puteve podataka pri izvrsavanju instrukcija procesora sa jednom, dve i tri interne magistrale.

Osnovna slabost puta podataka sa *jednom* internom magistralom je multipleksiranje te magistrale i veci broj koraka u implementaciji instrukcija. Put podataka moze imati i vise internih magistrala:

- sa 2 interne magistrale: magistrala A je za jedan operand, a magistrala C za rezultat
- sa *3* interne magistrale: magistrala A za jedan operand, magistrala B za drugi operand, magistrala C za rezultat