MP HW1

ساره سلطانی نژاد ۹۳۳۱۰۳۹

WINDOWS USER

[COMPANY NAME] | [Company address]

Cache only memory architecture (COMA)

همانند NUMA است، ولی حافظه مشترک شامل حافظه cache است. دادهها از cache یک پردازنده به cache دیگر منتقل می شوند. در این معماری اگر نیاز به داده ای باشد که در cache پردازنده دیگر باشد آن داده از cache پردازنده قبلی به پردازنده جدید انتقال می یابد که این کار باعث میشود از یک داده چندین کپی در cache نباشد و در این صورت اگر داده درون cache هم تغییر کرد نیازی نیست بقیه هم بروزرسانی شوند.

در این معماری، سازماندهی حافظه مشابه numa است که هر پردازنده بخشی از فضای آدرس را نگه میدارد. پارتیشنبندی داده میان حافظه ها، static نیست چون همه حافظه های توزیع شده مثل cache های بزرگ هستند. در اینجا وظیفه هر حافظه ۲ برابر است: در کنار اینکه یک cache بزرگ برای هر پردازنده است، آن شامل برخی داده هایی از فضای آدرس مشترک می باشد که پردازنده هرگز به آنها دسترسی نداشته است. به عبارت دیگر آن یک cache و یک بخش مجازی از حافظه مشترک است که آن را attract می نامیم. پروتکل coherence داده استفاده شده توسط هر پردازنده را در AM خودش میکند.

در coma هر ماژول حافظه مشترک در سیستم، یک cache است که خط حافظه، یک tag به همراه آدرس و وضعیت آن خط دارد. وقتی یک پردازنده به یک خط رجوع می کند، آن را هم در cache خودش و هم دربخشی از حافظه مشترک NUMA دارد. وقتی یک پردازنده به یک خط رجوع می کند، آن را هم در cache خودش و هم دربخشی از حافظه مشترک مثل یک حافظه cache بزرگ عمل می کند. سخت افزار به طور خودکار داده را در تکرار و جور می کند و آن را در ماژول حافظه نودی که اخیرا به آن دسترسی داشته است، منتقل می کند. coma شانس در دسترس بودن محلی داده را افزایش و تاخیر دسترسی به حافظه را کاهش می دهد.

پس در معماری coma هر نود شامل یک یا چندپردازنده با private cache و یک ماژول حافظه، که بخشی از حافظه مشترک NUMA است، می باشد. دسترسی به حافظه remote خیلی بیشتر از حافظه محلی تاخیر ایجاد می کند. در coma سخت افزار میتواند دسترسی به کلاسی از حافظه remote را از بین ببرد. که این کار را با تبدیل ماژولهای حافظه به cache های بزرگی که AM نامیده می شود، انجام می دهد. وقتی یک پردازنده یک line از حافظه remote را درخواست می کند، آن خط هم در کش پردازنده و هم در AM نود insert می شود. یک line را میتوان از AM حذف کرد اگر خط دیگری به فضا نیاز داشته باشد. و این موجب می شود پردازنده به صورت دینامیکی مجموعه کاری خود را در ماژول حافظه محلی خود attract کند.

ویژگیهای COMA:

- مدل برنامه نویسی: shared memory
- ویژگی اصلی: پارتیشن بندی دینامیک داده
- هر نود حافظه cache only دارد که مثل یک cache بزرگ برای هر نود عمل می کند
- حافظه محلی نود به عنوان یک سطح دیگر cache به نام attraction memory ساماندهی شده است
- پروتکل coherence داده استفاده شده توسط پردازنده را در attraction memory خودش attract می کند.
 - نیازی به برنامه نویس برای انتقال داده به حافظه محلی نیست و این کار به صورت اتوماتیک انجام میشود

Source:

https://www.researchgate.net/publication/2954129_Ddm_-_a_Cache-Only_Memory_Architecture

https://pdfs.semanticscholar.org/bf7b/28933a57ocf8c7beef3aaed1b58dd13ofcc8.pdf


Huma: Heterogeneous Unified Memory Access


دسترسی یکنواخت به حافظه توسط CPU و GPU که موجب بهبود کارایی پردازش ها میشود. در این معماری CPU و gpu و cpu یک حافظه را بین خودشان از طریق cache coherent به اشتراک می گذارند که این موجب انتقال کمتر داده و افزایش کارایی می شود


در تراشههای (CPU ، Heterogeneous System architecture (HSA) و CPU و سیلیکون هستند اما نوآوری بخ قطعه از سیلیکون هستند اما نوآوری بزرگ این است که با HSA هر دو واحد میتوانند مستقیما به حافظه مشترک دسترسی داشته باشند.

در پردازندههای قبلی cpu ، Intel , AMD و pu دارای بلوکهای حافظه جداگانه هستند. gpu برای انجام پردازشهای خود نیاز به دادههایی دارد که باید از cpu کپی شوند و زمانی که پردازش تمام شد لازم است نتیجه برگردد و ذخیره شود که این موجب تضعیف شدید عملکرد سیستم می شود.

با متحد کردن(unifying) دو بلوک حافظه و اجازه دادن به epu و epu برای دسترسی مستقیم به دادههای مشابه، سربار کپی کردن دادهها از بین میرود و کارایی افزایش مییابد.







Source:

https://www.bit-tech.net/news/tech/cpus/amd-huma-heterogeneous-unified-memory-acces/1/

02

بر خلاف قانون آمدال که در آن اندازه مسئله ثابت بود، در اینجا فرض شده است که اندزه مسئله را برای استفاده کردن از کل توان مصرفی افزایش دهیم

Gustafson-Barsis's law

این قانون می گوید، هرچه سرعت سیستم افزایش یابد در زمان اجرا ثابت، اندازه مسئله نیز افزایش مییابد اما این افزایش باید به اندازه ای باشد که زمان اجرا از یک حدی بیشتر نشود. این قانون بیانگر این است که افزایش اندازه مسئله برای سیستمهای بزرگ میتواند مقیاس پذیری را حفظ کند.

Sun-Ni's law

این قانون می گوید، هرچه سرعت سیستم افزایش یابد ، اندازه مسئله نیز افزایش می یابد اما این افزایش باید به اندازه ای باشد که حافظه مورد نیاز برای حل مسئله از یک حدی بیشتر نشود. این قانون بیانگر این است هرچه سیستم سریع تر شود و توان مصرفی آن افزایش یابد، اندازه مسئله متناسب با مقدار حافظه سیستم افزایش می یابد و حافظه سیستم یک عامل محدود کننده برای افزایش اندازه مسئله است.

Q3

علت کاهش کارآیی یک هسته چند نخی با افزایش تعداد thread ها به بحث coherency برمیگردد که در پردازنده در حال اجراست که thread ها را با هم sync میکند که این موجب میشود هر چه تعداد thread افزایش یابد، کارایی کاهش می یابد چون زمان زیادی صرف جابه جا کردن داده ها و سینک کردن این نخ ها میشود و هر چه cache هم بزرگتر بشود این فرایند بیشترطول میکشد.

2	تعداد هسته های Cpu
4	تعداد نخ های Cpu
2693.6 MHZ	بیشینه فرکانس کاری Cpu
3	تعداد سطوح حافظه نهان و اندازه
L1 Data-cache: Size: 2X32KB Descriptor: 8-way, 64-byte line size	آن ها
L1 Instruction-cache: Size: 2*32KB Descriptor: 8-way, 64-byte line size	
L2 cache: Size: 2*256KB Descriptor: 8-way, 64-byte line size	
L3 cache: Size: 4MB Descriptor: 16-way, 64-byte line size	
64-byte line size	اندازه خطوط حافظه نهان
8076 MB	حجم حافظه اصلى سيستم
HasWell	توپولوژی اتصال هسته های
	پردازنده

:4.4

Specification	Intel® Core™ i7-4500U CPU @ 1.80GHz

پس پردازنده core i7 است نسل ۴ و با توجه به این توپولوژی آن Haswell می باشد

