


## 28.3 SPI 機能詳細

### 28.3.1 概要

SPI のブロック図を [図 246](#) に示します。

図 246. SPI のブロック図




通常、SPI は 4 本のピンで外部デバイスに接続されます。

- MISO: マスターイン / スレーブアウトデータ。このピンは、マスタモードではデータの受信に、スレーブモードではデータの送信に使用できます。
- MOSI: マスターアウト / スレーブインデータ。このピンは、マスタモードではデータの送信に、スレーブモードではデータの受信に使用できます。
- SCK (シリアルクロック): SPI マスタでは出力に、SPI スレーブでは入力に使用されます。
- NSS: スレーブ選択。これはスレーブデバイスを選択するためのオプションピンです。このピンが“チップセレクト”として機能することで、SPI マスタは複数のスレーブと個別に通信を行うことができ、データラインの競合を避けることができます。スレーブの NSS 入力は、マスタデバイスの標準入出力ポートによって駆動できます。NSS ピンは、SSOE ビットによって有効にされている場合は出力として使用することもでき、SPI がマスタ設定の場合はローレベルになります。このように、マスタの NSS ピンに接続されているデバイスからのすべての NSS ピンは、NSS ハードウェアモードに設定されている場合、ローレベルを受けてスレーブになります。NSS が入力として設定された状態で SPI がマスタモードに設定され (MSTR=1 および SSOE=0)、NSS がローレベルに引っぱられた場合、SPI はマスタモードフォールト状態に入ります。MSTR

ビットは自動的にクリアされ、デバイスはスレーブモードに設定されます(セクション 28.3.10: エラーフラグ (903 ページ) を参照)。

1 個のマスタと 1 個のスレーブの間の基本的な相互接続例を図 247 に示します。

図 247. シングルマスタ/シングルスレーブアプリケーション



1. この例では、NSS ピンは入力として設定されています。

MOSI ピンと MISO ピンは、それぞれに相互接続されています。このようにして、データはマスタとスレーブの間を（MSB ファーストで）シリアルに転送されます。

通信は常にマスタによって開始されます。マスタデバイスが MOSI ピンを介してスレーブデバイスにデータを送信すると、スレーブデバイスは MISO ピンを介して応答します。このことは、データ出力とデータ入力がマスタデバイスから SCK ピンを介して供給される同じクロック信号に同期した全二重通信を意味します。

## スレーブ選択 (NSS) ピンの管理

ハードウェアまたはソフトウェアのスレーブ選択管理は、SPI\_CR1 レジスタの SSM ビットを使用して設定することができます。

- ソフトウェア NSS 管理 (SSM = 1)
 

スレーブ選択情報は、SPI\_CR1 レジスタの SSI ビット値に応じて内部的に反応します。外部 NSS ピンは他のアプリケーションで使用できます。
- ハードウェア NSS 管理 (SSM = 0)
 

NSS 出力設定 (SPI\_CR2 レジスタの SSOE ビット) に応じて 2 つの設定が可能です。

  - NSS 出力有効 (SSM = 0, SSOE = 1)
 

この設定は、デバイスがマスタモードで動作する場合にのみ使用されます。NSS 信号は、マスタが通信を開始したときにローレベルになり、SPI が無効化されるまでローレベルを保持します。
  - NSS 出力無効 (SSM = 0, SSOE = 0)
 


この設定により、マスタモードで動作するデバイスでマルチマスタ機能が可能になります。スレーブに設定されたデバイスでは、NSS ピンは従来型の NSS 入力として機能します (NSS がローレベルのときにスレーブが選択され、NSS がハイレベルのときに非選択)。

## クロックの位相と極性

SPI\_CR1 レジスタの CPOL ビットと CPHA ビットを使用することによって、4 つのタイミング関係をソフトウェアで選択できます。CPOL (クロック極性) ビットは、データが転送されていないときのクロックの定常値を制御します。このビットは、マスタモードとスレーブモードの両方に影響を与えます。CPOL がリセットされた場合、SCK ピンはローレベルのアイドル状態になります。CPOL がセットされた場合、SCK ピンはハイレベルのアイドル状態になります。

CPHA (クロック位相) ビットがセットされている場合、SCK ピンの 2 番目のエッジ (CPOL ビットがリセットされていれば立ち下がりエッジ、CPOL ビットがセットされていれば立ち上がりエッジ) が最上位ビットのキャプチャストロブです。データは、2 番目のクロック遷移でラッチされます。CPHA ビットがリセットされている場合、SCK ピンでの最初のエッジ (CPOL ビットがリセットされていれば立ち上がりエッジ、セットされていれば立ち下がりエッジ) が最上位ビットのキャプチャストロブです。データは、最初のクロック遷移でラッチされます。

CPOL (クロック極性) ビットと CPHA (クロック位相) ビットの組み合わせによって、データキャプチャのクロックエッジを選択できます。

 図 248 は、CPHA ビットと CPOL ビットの 4 つの組み合わせによる SPI 転送を示しています。この図は、SCK ピン、MISO ピン、MOSI ピンがマスタ/スレーブデバイス間で直接接続されている場合のマスタまたはスレーブのタイミング図とみなすことができます。


**注：** CPOL/CPHA ビットを変更する前に、SPE ビットをリセットすることによって、SPI を無効にする必要があります。

マスタとスレーブは、同じタイミングモードでプログラミングする必要があります。

SCK のアイドル状態は、SPI\_CR1 レジスタで (CPOL=1 の場合は SCK のプルアップ、CPOL=0 の場合は SCK のプルダウンによって) 選択された極性に一致する必要があります。

データフレームフォーマット (8 ビットまたは 16 ビット) は、SPI\_CR1 レジスタの DFF ビットによって選択され、送受信時のデータ長を決定します。

図 248. データクロックのタイミング図



1. これらのタイミングは、SPI\_CR1 レジスタの LSBFIRST ビットをリセットした状態で示されています。

### データフレームフォーマット

データは、SPI\_CR1 レジスタの LSBFIRST ビットの値に応じて、MSB ファーストまたは LSB ファーストでシフトアウトできます。

各データフレームの長さは、SPI\_CR1 レジスタの DFF ビットを使用してプログラミングされたデータのサイズに応じて、8 または 16 ビットです。選択されたデータフレームフォーマットは、送受信に適用できます。

## 28.3.2 SPI のスレーブモード設定

スレーブ設定では、マスタデバイスからのシリアルクロックは SCK ピンで受信されます。SPI\_CR1 レジスタの BR[2:0] ビットに設定された値は、データ転送速度に影響を与えません。

**注：** マスタがクロックを送信する前に、SPI スレーブを有効にすることを推奨します。さもなければ、望ましくないデータ送信が発生することがあります。スレーブのデータレジスタは、通信クロックの最初のエッジまたは現在の通信の終了より前に、準備ができている必要があります。スレーブとマスタを有効にする前に、通信クロックの極性を定常値に設定することが必要です。

SPI をスレーブモードに設定するには、次の手順に従ってください。

## 手順

1. DFF ビットをセットして、8 または 16 ビットのデータフレームフォーマットを定義します。
2. CPOL ビットと CPHA ビットを選択して、データ転送とシリアルクロックの間の 4 つの関係のうちの 1 つを定義します (図 248 を参照)。データを正しく転送するには、スレーブデバイスとマスタデバイスで CPOL ビットと CPHA ビットを同じに設定する必要があります。SPI\_CR2 レジスタの FRF ビットにより TI モードを選択している場合、このステップは不要です。
3. フレームフォーマット (SPI\_CR1 レジスタの LSBFIRST ビットの値に応じて、MSB ファーストまたは LSB ファースト) は、マスタデバイスと同じでなければなりません。TI モードを選択している場合、このステップは不要です。
4. ハードウェアモード (スレーブ選択 (NSS) ピンの管理 (883 ページ) を参照) では、バイト送信シーケンス全体を通じて、NSS ピンをローレベル信号に接続しておく必要があります。NSS ソフトウェアモードでは、SPI\_CR1 レジスタの SSM ビットをセットし、SSI ビットをクリアします。TI モードを選択している場合、このステップは不要です。
5. SPI\_CR2 レジスタの FRF ビットをセットして、シリアル通信の TI モードプロトコルを選択します。
6. ピンをオルタネート機能に割り当てるには、SPI\_CR1 レジスタの MSTR ビットをクリアし、SPE ビットをセットします。

この設定では、MOSI ピンはデータ入力に、MISO ピンはデータ出力になります。

## 送信シーケンス

データバイトは、書き込みサイクル中に送信バッファにパラレルロードされます。

スレーブデバイスが MOSI ピンでクロック信号と、データの最上位ビットを受信すると、送信シーケンスが開始されます。残りのビット (8 ビットデータフレームフォーマットでは 7 ビット、16 ビットデータフレームフォーマットでは 15 ビット) はシフトレジスタにロードされます。送信バッファからシフトレジスタにデータが送信されると、SPI\_SR レジスタの TXE フラグがセットされ、SPI\_CR2 レジスタの TXEIE ビットがセットされている場合は、割り込みが生成されます。

## 受信シーケンス

レシーバの場合、データ転送が完了すると、

- シフトレジスタ内のデータが受信バッファに転送され、SPI\_SR レジスタの RXNE フラグがセットされます。
- SPI\_CR2 レジスタの RXNEIE ビットがセットされている場合、割り込みが生成されます。

最後のサンプリングクロックエッジの後、RXNE ビットがセットされ、シフトレジスタに受信されたデータバイトのコピーが受信バッファに移されます。SPI\_DR レジスタが読み出されると、SPI ペリフェラルはこのバッファリングされた値を返します。

RXNE ビットのクリアは、SPI\_DR レジスタを読み出すことによって行われます。

## スレーブモードでの SPI TI プロトコル

スレーブモードでは、SPI インタフェースは TI プロトコルと互換性があります。SPI\_CR2 レジスタの FRF ビットを使って、スレーブ SPI シリアル通信をこのプロトコルに準拠させるように設定することができます。

SPI\_CR1 レジスタに設定される値によらず、クロックの極性と位相は TI プロトコル要件に必ず適合します。NSS 管理も TI プロトコルに固有なものになります。これにより、SPI\_CR1 レジスタと SPI\_CR2 レジスタによる NSS 管理の設定 (SSM、SSI、SSOE など) がユーザーに対して分かりやすくなります。

スレーブモード（図 249：TI モード - スレーブモード、シングル転送および図 250：TI モード - スレーブモード、連続転送）では、SPI ボーレートプリスケアラを使って MISO ピン 状態がハイインピーダンスに変化するタイミングを制御します。任意のボーレートが使用できるため、このタイミングを非常に柔軟に決定することができます。ただし、ボーレートは一般に外部マスタクロックボーレートに設定されます。MISO 信号がハイインピーダンスになるために要する時間（ $t_{\text{release}}$ ）は、内部再同期と SPI\_CR1 レジスタの BR[2:0] で設定されたボーレート値によって変わります。これは次式で与えられます：

$$\frac{t_{\text{baud\_rate}}}{2} + 4 \times t_{\text{pclk}} < t_{\text{release}} < \frac{t_{\text{baud\_rate}}}{2} + 6 \times t_{\text{pclk}}$$

**注：** この機能はモトローラの SPI 通信には使用できません（FRF ビットを 0 に設定）。

エラー割り込み（ERRIE = 1）を使ってスレーブトランスミッタ専用モードで TI フレームエラーを検出するには、SPI\_CR1 レジスタで BIDIMODE と BIDIOE を 1 に設定して SPI を 2 線単方向モードに設定する必要があります。BIDIMODE を 0 に設定すると、OVR が 1 にセットされます。これは、データレジスタが読み出されることがなく、エラー割り込みが常に生成されるためです。これに対して BIDIMODE を 1 に設定すると、データが受信されないため、OVR はセットされません。

図 249. TI モード - スレーブモード、シングル転送





図 250. TI モード - スレーブモード、連続転送





### 28.3.3 SPI のマスタモード設定

マスタ設定では、シリアルクロックは SCK ピンで生成されます。

#### 手順

1. BR[2:0] ビットを選択して、シリアルクロックのボーレートを定義します (SPI\_CR1 レジスタを参照)。
2. CPOL ビットと CPHA ビットを選択して、データ転送とシリアルクロックの間の 4 つの関係のうちの 1 つを定義します (図 248 を参照)。TI モードを選択している場合、このステップは不要です。
3. DFF ビットをセットして、8 または 16 ビットのデータフレームフォーマットを定義します。
4. SPI\_CR1 レジスタの LSBFIRST ビットを設定して、フレームフォーマットを定義します。TI モードを選択している場合、このステップは不要です。
5. 入力モードの NSS ピンが必要な場合、ハードウェアモードで、完全なバイト送信シーケンス中に NSS ピンをハイレベル信号に接続します。NSS ソフトウェアモードで、SPI\_CR1 レジスタの SSM ビットと SSI ビットをセットします。出力モードの NSS ピンが必要な場合、SSOE ビットのみをセットします。TI モードを選択している場合、このステップは不要です。
6. SPI\_CR2 の FRF ビットをセットして、シリアル通信の TI プロトコルを選択します。
7. MSTR ビットと SPE ビットをセットする必要があります (これらのビットは、NSS ピンがハイレベル信号に接続されている場合にのみ、セット状態を維持します)。

この設定では、MOSI ピンはデータ出力、MISO ピンはデータ入力になります。

#### 送信シーケンス

送信シーケンスは、送信バッファにバイトが書き込まれたときに開始されます。

データバイトは、最初のビット送信中に内部バスからシフトレジスタに同時にロードされ、SPI\_CR1 レジスタの LSBFIRST ビットに応じて MSB ファーストまたは LSB ファーストで、MOSI ピンにシリアルにシフトアウトされます。データが送信バッファからシフトレジスタに転送されると TXE フラグがセットされ、SPI\_CR2 レジスタの TXEIE ビットがセットされている場合、割り込みが生成されます。

#### 受信シーケンス

レシーバの場合、データ転送が完了すると、

- シフトレジスタのデータが受信バッファに転送され、RXNE フラグがセットされます。
- SPI\_CR2 レジスタの RXNEIE ビットがセットされている場合、割り込みが生成されます。

最後のサンプリングクロックエッジで RXNE ビットがセットされ、シフトレジスタに受信されたデータバイトのコピーが受信バッファに移されます。SPI\_DR レジスタが読み出されると、SPI ペリフェラルはこのバッファリングされた値を返します。

RXNE ビットのクリアは、SPI\_DR レジスタを読み出すことで行われます。

送信が開始されると、次に送信されるデータが送信バッファに格納されていれば、連続した送信ストリームを維持できます。なお、送信バッファにデータを書き込むには、TXE フラグが 1 であることが必要です。

**注：** マスタが、送信と受信の間に選択解除する必要のある SPI スレーブと通信している場合、NSS ピンは GPIO として設定する必要があります。さもなければ、別の GPIO を使ってソフトウェアでオン・オフする必要があります。



## マスタモードでの SPI TI プロトコル

マスタモードでは、SPI インタフェースは TI プロトコルと互換性があります。SPI\_CR2 レジスタの FRF ビットを使って、マスタ SPI シリアル 通信をこのプロトコルに準拠させるように設定することができます。

SPI\_CR1 レジスタに設定される値によらず、クロックの極性と位相は TI プロトコル要件に必ず適合します。NSS 管理も TI プロトコルに固有なものになります。これにより、SPI\_CR1 レジスタと SPI\_CR2 レジスタによる NSS 管理の設定 (SSM、SSI、SSOE など) がユーザーに対して分かりやすくなります。

図 251 : TI モード - マスタモード、シングル転送 および 図 252 : TI モード - マスタモード、連続転送) に、マスタモードで TI モードを選択したときの SPI マスタ 通信波形を示します。

図 251. TI モード - マスタモード、シングル転送





図 252. TI モード - マスタモード、連続転送





### 28.3.4 SPI の半二重通信設定

SPI は、次の 2 つの設定において半二重モードで動作できます。

- 1 本のクロック線と 1 本の双方向データ線
- 1 本のクロック線と 1 本のデータ線（受信専用または送信専用）

#### 1 本のクロック線と 1 本の双方向データ線 (BIDIMODE=1)

このモードを有効にするには、SPI\_CR1 レジスタの BIDIMODE ビットをセットします。このモードでは、SCK ピンがクロックに使用され、マスタモードの MOSI ピンまたはスレーブモードの MISO ピンがデータ通信に使用されます。転送方向（入力／出力）は、SPI\_CR1 レジスタの BIDIOE ビットによって選択されます。このビットが 1 の場合、データラインは出力です。そうでない場合、データラインは入力です。

#### 1 本のクロック線と 1 本の単方向データ線 (BIDIMODE=0)

このモードでは、アプリケーションは、SPI を送信専用モードまたは受信専用モードで使用できます。

- 送信専用モードは全二重モード (BIDIMODE=0、RXONLY=0) と似ています。データは送信ピン（マスタモードの MOSI ピンまたはスレーブモードの MISO ピン）で送信され、受信ピン（マスタモードの MISO ピンまたはスレーブモードの MOSI ピン）は汎用入出力として使用できます。この場合、アプリケーションは受信バッファを無視する必要があります（データレジスタに受信したデータ値は含まれていません）。
- 受信専用モードでは、アプリケーションは、SPI\_CR2 レジスタの RXONLY ビットをセットすることによって、SPI 出力機能を無効にできます。この場合、送信 I/O ピン（マスタモードの MOSI ピンまたはスレーブモードの MISO ピン）が解放されるので、他の目的に使用できます。

受信専用モードで通信を開始するには、SPI を設定して有効にします。

- マスタモードでは、通信はただちに開始され、SPE ビットがクリアされて現在の受信が停止すると、通信は停止します。このモードでは、BSY フラグを読み出す必要はありません。SPI 通信が行われているときは、常にセットされています。
- スレーブモードでは、NSS がプルダウンされていて（または NSS ソフトウェアモードで SSI ビットがクリアされていて）、SCK が動作している限り、SPI は受信を続行します。

### 28.3.5 データの送受信手順

#### 受信バッファと送信バッファ

受信の場合、受信されたデータは内部の受信バッファに格納されます。一方、送信の場合、データはまず内部の送信バッファに格納されてから、送信されます。

SPI\_DR レジスタの読み出しアクセスでは、受信バッファに格納された値が返されます。一方、SPI\_DR への書き込みアクセスでは、書き込まれたデータが送信バッファに格納されます。

## マスタモードでの開始シーケンス

- 全二重の場合 (BIDIMODE=0 および RXONLY=0)
  - データが SPI\_DR レジスタ (送信バッファ) に書き込まれると、シーケンスが開始されます。
  - その後、データは、最初のビット送信時に送信バッファから 8 ビットシフトレジスタに同時にロードされてから、MOSI ピンに連続的にシフトアウトされます。
  - 同時に、MISO ピンで受信されたデータは、8 ビットシフトレジスタに連続的にシフトインされてから、SPI\_DR レジスタ (受信バッファ) に同時にロードされます。
- 単方向受信専用モードの場合 (BIDIMODE=0 および RXONLY=1)
  - SPE=1 になると、このシーケンスはすぐに開始されます。
  - レシーバのみが有効になり、MISO ピンで受信されたデータは 8 ビットシフトレジスタに連続的にシフトインされてから、SPI\_DR レジスタ (受信バッファ) に同時にロードされます。
- 双方向モードでの送信時 (BIDIMODE=1 および BIDIOE=1)
  - データが SPI\_DR レジスタ (送信バッファ) に書き込まれると、シーケンスが開始されます。
  - その後、データは、最初のビット送信時に送信バッファから 8 ビットシフトレジスタに同時にロードされてから、MOSI ピンに連続的にシフトアウトされます。
  - データは受信されません。
- 双方向モードでの受信時 (BIDIMODE=1 および BIDIOE=0)
  - SPE=1 および BIDIOE=0 になると、このシーケンスはすぐに開始されます。
  - MOSI ピンで受信されたデータは、8 ビットシフトレジスタに連続的にシフトインされてから、SPI\_DR レジスタ (受信バッファ) に同時にロードされます。
  - トランスミッタは有効にされず、MOSI ピンに連続的にシフトアウトされるデータはありません。

## スレーブモードでの開始シーケンス

- 全二重モードの場合 (BIDIMODE=0 および RXONLY=0)
  - スレーブデバイスがクロック信号と、MOSI ピンでデータの最初のビットを受信すると、このシーケンスが開始されます。残りの 7 ビットは、シフトレジスタにロードされます。
  - 同時に、最初のビット送信時にデータは送信バッファから 8 ビットシフトレジスタに同時にロードされてから、MISO ピンに連続的にシフトアウトされます。SPI マスタデバイスが転送を開始する前に、ソフトウェアは送信すべきデータを書き込んでおく必要があります。
- 単方向受信専用モードの場合 (BIDIMODE=0 および RXONLY=1)
  - スレーブデバイスがクロック信号と、MOSI ピンでデータの最初のビットを受信すると、このシーケンスが開始されます。残りの 7 ビットは、シフトレジスタにロードされます。
  - トランスミッタは有効にされず、MISO ピンに連続的にシフトアウトされるデータはありません。
- 双方向モードでの送信時 (BIDIMODE=1 および BIDIOE=1)
  - スレーブデバイスがクロック信号を受信し、送信バッファの最初のビットが MISO ピンで送信されると、このシーケンスが開始されます。
  - その後、データは、最初のビット送信時に送信バッファから 8 ビットシフトレジスタに同時にロードされてから、MISO ピンに連続的にシフトアウトされます。SPI マスタデバイスが転送を開始する前に、ソフトウェアは送信すべきデータを書き込んでおく必要があります。
  - データは受信されません。

- 双方向モードでの受信時 (BIDIMODE=1 および BIDIOE=0)
  - スレーブデバイスがクロック信号と、MISO ピンでデータの最初のビットを受信すると、このシーケンスが開始されます。
  - MISO ピンで受信されたデータは、8 ビットシフトレジスタに連続的にシフトインされてから、SPI\_DR レジスタ (受信バッファ) にパラレルロードされます。
  - トランスミッタは有効にされず、MISO ピンに連続的にシフトアウトされるデータはありません。

### データの送受信処理

データが送信バッファからシフトレジスタに転送されると、TXE フラグ (送信バッファエンプティ) がセットされます。これは、内部の送信バッファに次のデータをロードする準備ができていることを示します。SPI\_CR2 レジスタの TXEIE ビットがセットされている場合は、割り込みを生成できます。TXE ビットのクリアは、SPI\_DR レジスタへの書き込みによって行われます。

**注：** ソフトウェアは、送信バッファへの書き込みを行う前に、TXE フラグが1にセットされているのを確認する必要があります。さもなければ、以前に送信バッファに書き込まれたデータが上書きされます。

データがシフトレジスタから受信バッファに転送されると、最後のサンプリングクロックエッジで RXNE フラグ (受信バッファノットエンプティ) がセットされます。これは、SPI\_DR レジスタからデータを読み出す準備ができていることを示します。SPI\_CR2 レジスタの RXNEIE ビットがセットされている場合は、割り込みを生成できます。RXNE ビットのクリアは、SPI\_DR レジスタを読み出すことで行われます。

設定によっては、最後のデータ転送時に BSY フラグを使用して、転送の完了まで待つことができます。

マスタまたはスレーブモードでの全二重送受信手順 (BIDIMODE=0 および RXONLY=0)

データを送受信するには、ソフトウェアは次の手順に従う必要があります (図 253 および 図 254 を参照)：

1. SPE ビットを 1 にセットして、SPI を有効にします。
2. 送信する最初のデータ項目を SPI\_DR レジスタに書き込みます (これによって TXE フラグがクリアされます)。
3. TXE=1 になるまで待ち、送信する 2 番目のデータ項目を書き込みます。その後、RXNE=1 になるまで待ち、SPI\_DR を読み出して、最初の受信データ項目を取得します (これによって RXNE ビットがクリアされます)。n-1 個のデータを受信するまで、送受信するデータ項目ごとにこの操作を繰り返します。
4. RXNE=1 になるまで待ち、最後の受信データを読み出します。
5. TXE=1 になるまで待ち、BSY=0 になるまで待つてから、SPI を無効にします。

この手順は、RXNE または TXE フラグの立ち上がりエッジのたびに起動される専用の割り込みサブルーチンを使用しても実行できます。

図 253. マスタ/全二重モードでの TXE/RXNE/BSY 動作 (BIDIMODE=0 および RXONLY=0) 連続転送の場合





図 254. スレーブ/全二重モードでの TXE/RXNE/BSY 動作 (BIDIMODE=0、RXONLY=0) 連続転送の場合



### 送信専用手順 (BIDIMODE=0、RXONLY=0)

このモードでは、手順は下記のように短縮でき、BSY ビットを使用して送信の完了まで待つことができます (図 255 と図 256 を参照)。

1. SPE ビットを 1 にセットして、SPI を有効にします。
2. 送信する最初のデータ項目を SPI\_DR レジスタに書き込みます (これによって TXE ビットがクリアされます)。
3. TXE=1 になるまで待ち、送信する次のデータ項目を書き込みます。送信するデータ項目ごとに、このステップを繰り返します。
4. SPI\_DR レジスタに最後のデータ項目を書き込んだ後、TXE=1 になるまで待ち、さらに BSY=0 になるまで待ちます。これは最後のデータの送信が完了したことを示します。

この手順は、TXE フラグの立ち上がりエッジのたびに起動される専用の割り込みサブルーチンを使用しても実行できます。

**注：** 不連続通信時には、SPI\_DR への書き込み動作と BSY ビットの設定の間に、APB の 2 クロック周期分の遅延があります。その結果、送信専用モードでは、最後のデータを書き込んだ後、まず TXE がセットされるまで待ち、さらに BSY がクリアされるまで待つ必要があります。

2 つのデータ項目を送信専用モードで送信した後、受信データが読み出されることはないので、SPI\_SR レジスタの OVR フラグがセットされます。

図 255. マスタ送信専用モードでのTXE/BSY 動作 (BIDIMODE=0 およびRXONLY=0)  
連続転送の場合





図 256. スレーブ送信専用モードでの TXE/BSY 動作 (BIDIMODE=0 および RXONLY=0) 連続転送の場合



### 双方向送信手順 (BIDIMODE=1 および BIDIOE=1)

このモードでは、手順は送信専用モードの手順と似ていますが、SPI を有効にする前に、SPI\_CR2 レジスタの BIDIMODE ビットと BIDIOE ビットをセットする必要があります。



### 単方向受信専用手順 (BIDIMODE=0 および RXONLY=1)


このモードでは、手順は下記のように短縮できます (図 257 を参照) :

1. SPI\_CR2 レジスタの RXONLY ビットをセットします。
2. SPE ビットを 1 にセットすることによって、SPI を有効にします :
  - a) マスタモードでは、これによって SCK クロックの生成がすぐに有効になり、データは、SPI が無効にされる (SPE=0) まで連続的に受信されます。
  - b) スレーブモードでは、SPI マスタデバイスが NSS をローレベルに駆動して SCK クロックを生成すると、データが受信されます。
3. RXNE=1 になるまで待ち、SPI\_DR レジスタから受信データを読み出します (これによって RXNE ビットがクリアされます)。受信されるデータ項目ごとにこの操作を繰り返します。

この手順は、RXNE フラグの立ち上がりエッジのたびに起動される専用の割り込みサブルーチンを使用しても実行できます。

**注 :** 最後の転送の後に SPI を無効にする必要がある場合は、[セクション 28.3.8 : SPI の無効化 \(900 ページ\)](#) に述べる推奨事項に従ってください。

**図 257. 受信専用モードでの RXNE 動作 (BIDIMODE=0 および RXONLY=1)  
連続転送の場合**



### 双方向受信手順 (BIDIMODE=1 および BIDIOE=0)

このモードでは、手順は受信専用モードの手順と似ていますが、SPI を有効にする前に、SPI\_CR2 レジスタの BIDIMODE ビットをセットし、BIDIOE ビットをクリアする必要があります。

### 連続転送と不連続転送


マスタモードでデータを送信するとき、ソフトウェアが十分に高速であり、TXE (または TXE 割り込み) の各立ち上がりエッジを検出し、現在のデータ転送が完了する前に SPI\_DR レジスタにすぐ書き込みできる場合、通信は連続的であると言われます。この場合、各データ項目間で SPI クロックを生成する際に不連続性はなく、各データ転送間で BSY ビットがクリアされることはありません。

逆に、ソフトウェアが十分に高速でない場合、通信に若干の不連続性が生じることがあります。この場合、各データ送信間で BSY ビットがクリアされます (図 258 を参照)。

マスタ受信専用モード (RXONLY=1) では、通信は常に連続的であり、BSY フラグは常に 1 で読み出されます。

スレーブモードでは、通信の連続性は SPI マスタデバイスによって決定されます。いずれにしても、通信が連続的であっても、BSY フラグは、各転送間で SPI の 1 クロックサイクルという最小期間だけローレベルになります (図 256 を参照)。

**図 258. 送信時の TXE/BSY 動作 (BIDIRMODE=0 および RXONLY=0)  
不連続転送の場合**



### 28.3.6 CRC の計算

CRC 計算機は、信頼性の高い通信を実現するために実装されました。送信データと受信データに対して、別々の CRC 計算機が実装されています。CRC は、各ビットに対してプログラミング可能な多項式を連続的に使用して計算されます。CRC は、SPI\_CR1 レジスタの CPHA ビットと CPOL ビットによって定義されるサンプリングクロックエッジで計算されます。

**注：** *SPI が提供する 2 種類の CRC 計算基準は、送受信用に選択されたデータフレームフォーマットに直接依存します (8 ビットデータでは CR8、16 ビットデータでは CRC16)。*

CRC 計算は、SPI\_CR1 レジスタの CRCEN ビットをセットすることによって有効になります。これによって CRC レジスタ (SPI\_RXCRCR および SPI\_TXCRCR) がリセットされます。全二重モードまたは送信専用モードでは、転送がソフトウェアで管理される場合 (CPU モード)、送信される最後のデータが SPI\_DR に書き込まれた直後に、CRCNEXT ビットを書き込む必要があります。この最終データ転送の終了時、SPI\_TXCRCR の値が送信されます。

受信専用モードで転送がソフトウェアで管理される場合 (CPU モード)、最後から 2 番目のデータが受信された後に CRCNEXT ビットを書き込む必要があります。最終データの受信後に CRC が受信された後、CRC チェックが実行されます。

転送中に内容の破壊が生じた場合、データと CRC の転送の最後に SPI\_SR レジスタの CRCERR フラグがセットされます。

送信バッファにデータが存在する場合、CRC 値はデータバイトの送信後にのみ送信されます。CRC の送信時に、CRC 計算機はスイッチオフされ、レジスタの値は変化しません。

CRC を使用した SPI 通信は、次の手順によって可能になります。

1. CPOL、CPHA、LSBFirst、BR、SSM、SSI、および MSTR の値をプログラミングします。
2. SPI\_CR1 レジスタに多項式をプログラミングします。
3. SPI\_CR1 レジスタの CRCEN ビットをセットして、CRC 計算を有効にします。これによって、SPI\_RXCRCR レジスタと SPI\_TXCRCR レジスタがクリアされます。
4. SPI\_CR1 レジスタの SPE ビットをセットして、SPI を有効にします。
5. 通信を開始し、1 つを除いてすべてのバイトまたはハーフワードが送受信されるまで、通信を維持します。
  - 全二重モードまたは送信専用モードで、転送がソフトウェアで管理される場合、最後のバイトまたはハーフワードを Tx バッファに書き込んだときに、SPI\_CR1 レジスタの CRCNEXT ビットをセットし、最終バイトの送信後に CRC が送信されることを示します。
  - 受信専用モードでは、最後から 2 番目のデータを受信した直後に CRCNEXT ビットをセットして、最終データの受信終了時に、SPI が CRC フェーズに入る準備を行います。CRC の転送中、CRC 計算は行われません。
6. 最終バイトまたはハーフワードの転送後、SPI は CRC 転送およびチェックのフェーズに入ります。全二重モードまたは受信専用モードでは、受信した CRC は SPI\_RXCRCR 値と比較されます。値が一致しない場合、SPI\_SR レジスタの CRCERR フラグがセットされ、SPI\_CR2 レジスタの ERRIE ビットがセットされていれば、割り込みを生成できます。

**注：** SPI がスレーブモードのとき、CRC 計算を有効にするのは、クロックが安定している（つまり、クロックが定常状態にある）ときのみにしてください。そうしないと、CRC 計算を間違えることがあります。実際、SPE ビットの値に関係なく、CRCEN がセットされると、CRC はすぐに SCK スレーブ入力クロックの影響を受けます。

高ビットレート周波数では、CRC の送信時に注意が必要です。CRC 転送フェーズで使用される CPU サイクル数は、できるだけ少なくする必要があります。したがって、最後のデータと CRC 受信におけるエラーを避けるために、CRC 送信シーケンスでソフトウェア関数を呼び出すことは禁止されています。つまり、CRCNEXT ビットには、最後のデータの送受信が終わるまでに書き込む必要があります。

ビットレートの高い周波数では、CPU アクセスが SPI 帯域幅に影響を与えることによる SPI 速度性能の低下を避けるため、DMA モードの使用をお勧めします。

デバイスがスレーブとして設定され、NSS ハードウェアモードが使用される場合、データフェーズと CRC フェーズの間で NSS ピンをローレベルに保持する必要があります。

CRC 機能を有効にした状態で SPI がスレーブモードに設定されると、NSS ピンにハイレベルが入力された場合でも、CRC 計算が行われます。これは、たとえば、通信マスタが複数のスレーブに交互に対処するマルチスレーブ環境の場合に起こることがあります。

スレーブの選択解除（NSS のハイレベル）と新しいスレーブの選択（NSS のローレベル）の間では、マスタとスレーブをそれぞれの CRC 計算用に再同期するために、マスタ側とスレーブ側の両方で CRC 値をクリアしてください。

CRC をクリアするには、次の手順に従います。

1. SPI を無効にします（SPE = 0）。
2. CRCEN ビットをクリアします。
3. CRCEN ビットをセットします。
4. SPI を有効にします（SPE = 1）。

## 28.3.7 ステータスフラグ

アプリケーションが SPI バスの状態を完全に監視できるように、4 つのステータスフラグが用意されています。

### 送信バッファエンプティフラグ (TXE)

このフラグがセットされると、送信バッファが空であり、次に送信するデータをバッファにロードできることを示します。TXE フラグは、SPI\_DR レジスタへの書き込み時にクリアされます。

### 受信バッファノットエンプティ (RXNE)

このフラグがセットされると、受信バッファに有効な受信データがあることを示します。このフラグは SPI\_DR の読み出し時にクリアされます。

### ビジーフラグ (BSY)

この BSY フラグは、ハードウェアによってセット／クリアされます（このフラグへの書き込みは無効です）。BSY フラグは、SPI の通信の状態を示します。

BSY がセットされると、SPI が通信中でビジーであることを示します。マスタモード／双方向受信モード (MSTR=1、BDM=1、および BDOE=0) には 1 つの例外があり、BSY フラグは受信時にローレベルに保持されます。

ソフトウェアが SPI を無効にして停止モードに入りたい（またはペリフェラルクロックを無効にしたい）場合、BSY フラグは転送の終わりを検出するのに役立ちます。これによって、最後の転送データの破壊を回避します。このため、下記の手順を厳しく順守する必要があります。

BSY フラグは、マルチマスタシステムでの書き込み衝突の回避にも役立ちます。

BSY フラグは転送が開始されるとセットされます。ただし、マスタモード／双方向受信モード (MSTR=1、BDM=1、および BDOE=0) の場合を除きます。

BSY フラグは次の場合にクリアされます。

- 転送が終わったとき（通信が連続的である場合はマスタモードを除きます）
- SPI が無効にされたとき
- マスタモード障害が発生したとき (MODF=1)

通信が連続的でないとき、BSY フラグは各通信間でローレベルになります。

通信が連続的なとき：

- マスタモードでは、BSY フラグはすべての転送期間を通じてハイレベルに保持されます。
- スレーブモードでは、BSY フラグは、各転送間で SPI の 1 クロックサイクルの間ローレベルになります。

**注：** 各データの送受信の処理には BSY フラグを使用しないでください。代わりに、TXE フラグと RXNE フラグを使用することをお勧めします。

### 28.3.8 SPI の無効化

転送が終了すると、アプリケーションは SPI ペリフェラルを無効にすることによって、通信を停止することができます。これには SPE ビットをクリアします。

設定によっては、転送が行われているときに SPI を無効にして停止モードに入ると、現在の転送内容が破壊されたり、BSY フラグが信頼できなくなることがあります。

このような影響を回避するには、SPI を無効にするとき、以下の手順を順守することをお勧めします。

#### マスタまたはスレーブの全二重モード (BIDIMODE=0、RXONLY=0)

1. RXNE=1 になるまで待つから、最後のデータを受信します。
2. TXE=1 になるまで待ちます。
3. 次に、BSY=0 になるまで待ちます。
4. SPI を無効にし (SPE=0)、結果的に停止モードに入ります (あるいは、ペリフェラルクロックを無効にします)。

#### マスタまたはスレーブの単方向送信専用モード (BIDIMODE=0、RXONLY=0) または双方向送信モード (BIDIMODE=1、BIDIOE=1)

SPI\_DR レジスタに最後のデータが書き込まれた後：

1. TXE=1 になるまで待ちます。
2. 次に、BSY=0 になるまで待ちます。
3. SPI を無効にし (SPE=0)、結果的に停止モードに入ります (あるいは、ペリフェラルクロックを無効にします)。

#### マスタの単方向受信専用モード (MSTR=1、BIDIMODE=0、RXONLY=1) または双方向受信モード (MSTR=1、BIDIMODE=1、BIDIOE=0)

このケースは、SPI が新しい転送を開始しないように、特別の方法で管理する必要があります。次のシーケンスは SPI モトローラ設定に対してのみ有効です (FRF ビットに 0 を設定)：

1. RXNE=1 (n-1) の最後から 2 番目の出現を待ちます。
2. ソフトウェアループを使用して SPI の 1 クロックサイクルの間待つから、SPI を無効にします (SPE=0)。
3. 次に、最後の RXNE=1 になるまで待つから、停止モードに入ります (あるいは、ペリフェラルクロックを無効にします)。

SPI が TI モードに設定されている場合 (FRF ビットを 1 に設定)、次の手順を守り、SPI を無効化する際に NSS 上に不要なパルスが発生するのを防止する必要があります。

1. RXNE=1 (n-1) の最後から 2 番目の出現を待ちます。
2. ソフトウェアループを使って、次のウインドウフレームで SPI を無効化します (SPE = 0)：
  - 少なくとも 1 SPI クロックサイクル経過後で、
  - LSB データ転送の開始前。

**注：** マスタの双方向受信モード (MSTR=1、BDM=1、および BDOE=0) では、BSY フラグは転送時にローレベルに保持されます。



**スレーブの受信専用モード (MSTR=0、BIDIMODE=0、RXONLY=1) または双方向受信モード (MSTR=0、BIDIMODE=1、BIDOE=0)**

1. SPI はいつでも無効にできます (SPE=1 の書き込み)。現在の転送が完了してから、SPI は実質的に無効になります。
2. 次に、停止モードに入りたい場合は、まず BSY = 0 になるまで待ってから、停止モードに入ります (あるいは、ペリフェラルクロックを無効にします)。

**28.3.9 DMA (Direct Memory Addressing) を使用する SPI 通信**

SPI が最大速度で動作するには、SPI に送信用のデータを供給し、受信バッファに受信したデータを読み出してオーバランを回避する必要があります。転送を容易にするため、SPI は簡単なリクエスト／確認応答プロトコルを実現する DMA 機能を備えています。

SPI\_CR2 レジスタのイネーブルビットを有効にすると、DMA アクセスがリクエストされます。送信バッファと受信バッファには、別個のリクエストを発行する必要があります (図 259 と 図 260 を参照)。

- 送信では、TXE が 1 にセットされるたびに DMA リクエストが発行されます。その後、DMA は SPI\_DR レジスタに書き込みます (これによって TXE フラグがクリアされます)。
- 受信では、RXNE が 1 にセットされるたびに DMA リクエストが発行されます。その後、DMA は SPI\_DR レジスタを読み出します (これによって RXNE フラグがクリアされます)。

SPI がデータの送信にのみ使用される場合、SPI Tx DMA チャンネルのみを有効にすることができます。この場合、受信されたデータは読み出されないため、OVR フラグがセットされます。

SPI がデータの受信にのみ使用される場合、SPI Rx DMA チャンネルだけを有効にすることができます。

送信モードで、DMA が送信されるすべてのデータを書き込んだとき (DMA\_ISR レジスタのフラグ TCIF がセットされます)、BSY フラグを監視することで SPI 通信の完了を確認できます。この操作は、SPI を無効にしたり STOP モードに入る前に、最後の送信内容の破壊を避けるために必要です。ソフトウェアは、まず TXE=1 になるまで待ってから、BSY=0 になるまで待つ必要があります。

**注：** *不連続通信時には、SPI\_DR への書き込み動作と BSY ビットの設定の間に、APB の 2 クロック周期分の遅延があります。結果として、最後のデータを書き込んだ後、まず TXE=1 になるまで待ち、さらに BSY=0 になるまで待つ必要があります。*



図 259. DMA を使用した送信





図 260. DMA を使用した受信



### CRC 付きのDMA 機能

CRC 通信付きの DMA モードで SPI 通信が有効にされると、CRCNEXT ビットを使用することなく、通信の最後で CRC の送受信が自動的に行われます。CRC 受信後、SPI\_DR レジスタから CRC を読み出し、RXNE フラグをクリアする必要があります。

転送中に内容の破壊が生じた場合、データと CRC の転送の最後に SPI\_SR レジスタの CRCERR フラグがセットされます。

## 28.3.10 エラーフラグ

### マスタモードフォールト (MODF)

マスタモードフォールトは、マスタデバイスが NSS ピンをローにしたとき (NSS ハードウェアモード)、または SSI ビットをローにしたとき (NSS ソフトウェアモード) に発生し、MODF ビットが自動的にセットされます。マスタモードフォールトは、SPI ペリフェラルに次のような影響を与えます。

- MODF ビットがセットされ、ERRIE ビットがセットされている場合は SPI 割り込みが生成されます。
- SPE ビットがクリアされます。これによって、デバイスからのすべての出力がブロックされ、SPI インタフェースが無効になります。
- MSTR ビットがクリアされ、デバイスは強制的にスレーブモードになります。

MODF ビットをクリアするには、次のソフトウェアシーケンスを実行します。

1. MODF ビットがセットされている間に、SPI\_SR レジスタに読み出し/書き込みアクセスを行います。
2. 次に、SPI\_CR1 レジスタに書き込みを行います。

複数の MCU で構成されるシステムでスレーブ間の競合を避けるには、MODF ビットをクリアするシーケンス中、NSS ピンをハイレベルにプルアップする必要があります。このクリアシーケンスの後、SPE ビットと MSTR ビットは、元の状態に戻すことができます。

安全のため、MODF ビットがセットされている間、ハードウェアは SPE ビットと MSTR ビットのセットを許可しません。

スレーブデバイスでは、MODF ビットをセットできません。ただし、マルチマスタ設定では、デバイスはこの MODF ビットをセットした状態でスレーブモードになることができます。この場合、MODF ビットは、システム制御に関してマルチマスタ競合が生じた可能性を示します。割り込みルーチンを使用して、リセットを行ったりデフォルト状態に復帰することによって、この状態からクリーンに回復できます。

### オーバーラン条件

オーバーラン条件が発生するのは、マスタデバイスがデータバイトを送信し、スレーブデバイスが以前に送信されたデータバイトに起因する RXNE ビットをクリアしなかった場合です。オーバーラン条件が発生すると、

- OVR ビットがセットされ、ERRIE ビットがセットされている場合は割り込みが生成されます。

この場合、レシーババッファは、マスタデバイスから新しく受信したデータによって更新されません。このバイトは、SPI\_DR レジスタの読み出しによって返されます。その後に送信されたすべてのバイトは失われます。

OVR ビットのクリアは、SPI\_DR レジスタを読み出した後に SPI\_SR レジスタを読み出すことによって行われます。

## CRC エラー


このフラグを使用して、SPI\_CR1 レジスタの CRCEN ビットがセットされているときに受信された値の有効性を検証します。シフトレジスタに受信された値が、レシーバである SPI\_RXCRCR の値と一致しなかった場合、SPI\_SR レジスタの CRCERR フラグがセットされます。

## TI モードフレームフォーマットエラー

SPI がスレーブモードとして機能し、かつ TI モードプロトコルに準拠した設定となっている場合、通信の進行中に NSS パルスが発生すると、TI モードフレームフォーマットエラーが検出されます。このエラー発生すると、SPI\_SR レジスタの FRE フラグがセットされます。エラー発生時には SPI は無効にされずにこの NSS パルスは無視され、SPI は次の NSS パルスを待ってから新規の転送を開始します。このエラーの検出により 2 バイトのデータが失われるため、データは破損した可能性があります。

FRESPI\_SR レジスタを読み出すと、FRE がクリアされます。ERRIE ビットがセットされていると、NSS エラー検出時に割り込みが生成されます。この場合、データの一貫性が保証されなくなるため、SPI を無効にする必要があり、またスレーブ SPI が再有効化された場合は、マスタによって通信を再起動する必要があります。

図 261. TI モードフレームフォーマットエラー検出



## 28.3.11 SPI 割り込み

表 125. SPI 割り込みリクエスト

| 割り込みイベント          | イベントフラグ | イネーブル制御ビット |
|-------------------|---------|------------|
| 送信バッファエンプティフラグ    | TXE     | TXEIE      |
| 受信バッファノットエンプティフラグ | RXNE    | RXNEIE     |
| マスタモードフォールトイベント   | MODF    | ERRIE      |
| オーバーランエラー         | OVR     |            |
| CRC エラーフラグ        | CRCERR  |            |
| TI フレームフォーマットエラー  | FRE     | ERRIE      |