HEINRICH-HEINE-UNIVERSITÄT DÜSSELDORF INSTITUT FÜR INFORMATIK LEHRSTUHL FÜR RECHNERNETZE PROFESSOR DR. M. MAUVE



Grundlagen der Technischen Informatik

Übungsblatt 11

Ankündigungen: Dieses Übungsblatt ist das vorletzte Übungsblatt in Informatik 2.

Insgesamt wird es also **12 Übungsblätter** mit je 16 Punkten geben. Die **Zulassungsgrenze** wurde von 60% der Punkte auf **50**% gesenkt.

Abgabefrist: 03.07.2013 8:30 Uhr

Ansprechpartner: Der Tutor ihrer Übungsgruppe

Geben Sie zu jeder Aufgabe Ihren Lösungsweg in eigenen Worten an!

Aufgabe 11.1 Fragen

(2 Punkte)

Formulieren Sie zwei inhaltliche Fragen zur Vorlesung *Informatik II*. Die Fragen werden in Ihrem Tutorium oder am letzten Vorlesungstermin beantwortet.

Kommentar für die Tutoren:

Als Fragen zulässig ist alles, was mit dem Inhalt (nicht der Organisation) der Vorlesung zu tun hat. Es wäre schön, wenn Ihr die Fragen im Tutorium besprechen würdet.

Aufgabe 11.2 DeMorgan

(4 Punkte)

Beweisen Sie die DeMorganschen Gesetze mittels:

- 1. Wahrheitstabelle
- 2. der Huntingtonschen Axiome

Lösungsvorschlag:

$$(1+1+1+1=4 \text{ Punkte})$$

Zu zeigen:

$$(1) \ \overline{a \wedge b} = \overline{a} \vee \overline{b}$$

$$(2) \ \overline{a \lor b} = \overline{a} \land \overline{b}$$

1. Beweis mittels Wahrheitstabelle:

$$(1) \ \overline{a \wedge b} = \overline{a} \vee \overline{b}$$

а	b	$a \wedge b$	$a \wedge b$	\overline{a}	\overline{b}	$\overline{a} \vee \overline{b}$
0	0	0	1	1	1	1
0	1	0	1	1	0	1
1	0	0	1	0	1	1
1	1	1	0	0	0	0

(2)
$$\overline{a \lor b} = \overline{a} \land \overline{b}$$

a	b	$a \lor b$	$\overline{a \lor b}$	\overline{a}	\overline{b}	$\overline{a} \wedge \overline{b}$
0	0	0	1	1	1	1
0	1	1	0	1	0	0
1	0	1	0	0	1	0
1	1	1	0	0	0	0

2. Beweis mittels der Huntingtonschen Axiome:

- H1 Kommutativität
- H2 Distributivität
- H3 Existenz neutraler Elemente
- H4 Existenz des Komplements
 - 1. Eindeutigkeit des Komplements

Angenommen, es gibt a mit Komplementen c_1, c_2 :

$$c_{1} \stackrel{H3}{=} c_{1} \vee 0 \stackrel{H4}{=} c_{1} \vee (a \wedge c_{2}) \stackrel{H2}{=} (c_{1} \vee a) \wedge (c_{1} \vee c_{2})$$

$$\stackrel{H4}{=} 1 \wedge (c_{1} \vee c_{2}) \stackrel{H4}{=} (c_{2} \vee a) \wedge (c_{1} \vee c_{2}) \stackrel{H2}{=} c_{2} \vee (a \wedge c_{1}) = c_{2}$$

$$(1)$$

Also ist das Komplement von a eindeutig. Aus H1 (Kommutativität) und H4 (Komplemente) folgt, dass a auch das Komplement von c_1 ist, d.h. $\neg(\neg c_1)$) = a.

2. Idempotenzgesetze

$$a \stackrel{H3}{=} a \lor 0 \stackrel{H4}{=} a \lor (a \land \neg a) \stackrel{H2}{=} (a \lor a) \land (a \lor \neg a) \stackrel{H4}{=} (a \lor a) \land 1 \stackrel{H3}{=} a \lor a \quad (2a)$$

$$a \stackrel{H3}{=} a \wedge 1 \stackrel{H4}{=} a \wedge (a \vee \neg a) \stackrel{H2}{=} (a \wedge a) \vee (a \wedge \neg a) \stackrel{H4}{=} (a \wedge a) \vee 0 \stackrel{H3}{=} a \wedge a \quad (2b)$$

3. Extremalgesetze

$$1 \vee a \stackrel{H3}{=} 1 \wedge (1 \vee a) \stackrel{H4}{=} (a \vee \neg a) \wedge (1 \vee a) \stackrel{H2}{=} a \vee (\neg a \wedge 1) \stackrel{H3}{=} a \vee \neg a \stackrel{H4}{=} 1 \quad (3a)$$

$$0 \wedge a \stackrel{H3}{=} 0 \vee (0 \wedge a) \stackrel{H4}{=} (a \wedge \neg a) \vee (0 \wedge a) \stackrel{H2}{=} a \wedge (\neg a \vee 0) \stackrel{H3}{=} a \wedge \neg a \stackrel{H4}{=} 0$$
 (3b)

4. Absorbtionsgesetze

$$a \vee (a \wedge b) \stackrel{H3}{=} (a \wedge 1) \vee (a \wedge b) \stackrel{H2}{=} a \wedge (1 \vee b) \stackrel{3a}{=} a \wedge 1 \stackrel{H3}{=} a$$
 (4a)

$$a \wedge (a \vee b) \stackrel{H3}{=} (a \vee 0) \wedge (a \vee b) \stackrel{H2}{=} a \vee (0 \wedge b) \stackrel{3b}{=} a \vee 0 \stackrel{H3}{=} a$$
 (4b)

5. Assoziativgesetze

$$((a \wedge b) \wedge c) \vee a \stackrel{H2}{=} (a \vee (a \wedge b)) \wedge (a \vee c)$$

$$\stackrel{H2}{=} (a \vee a) \wedge (a \vee b) \wedge (a \vee c)$$

$$\stackrel{2a}{=} a \wedge (a \vee b) \wedge (a \vee c)$$

$$\stackrel{4b}{=} a \wedge (a \vee c) = a$$
(5a)

$$((a \wedge b) \wedge c) \vee (a \wedge (b \wedge c)) \stackrel{H2}{=} (((a \wedge b) \wedge c) \vee a) \wedge (((a \wedge b) \wedge c) \vee (b \wedge c))$$

$$\stackrel{5a}{=} a \wedge ((((a \wedge b) \wedge c) \vee b) \wedge ((a \wedge b) \wedge c) \vee c)$$

$$\stackrel{4a}{=} a \wedge (b \wedge (((a \wedge b) \wedge c) \vee c))$$

$$\stackrel{H2}{=} a \wedge (b \wedge (((a \wedge b) \vee c) \wedge (c \vee c)))$$

$$\stackrel{2a}{=} a \wedge (b \wedge (((a \wedge b) \vee c) \wedge c))$$

$$\stackrel{4b}{=} a \wedge (b \wedge c)$$
(5b)

$$((a \wedge b) \wedge c) \vee (a \wedge (b \wedge c)) \stackrel{H2}{=} ((a \wedge b) \vee (a \wedge (b \wedge c))) \wedge (c \vee (a \wedge (b \wedge c)))$$

$$\stackrel{5a}{=} ((a \wedge b) \vee (a \wedge (b \wedge c)) \wedge c$$

$$\stackrel{H2}{=} (a \vee (a \wedge (b \wedge c)) \wedge (b \vee (a \wedge (b \wedge c))) \wedge c)$$

$$\stackrel{5a}{=} ((a \vee (a \wedge (b \wedge c)) \wedge b) \wedge c$$

$$\stackrel{4a}{=} (a \wedge b) \wedge c \qquad (5c)$$

Aus 5b und 5c folgt dann

$$(a \wedge b) \wedge c = ((a \wedge b) \wedge c) \vee (a \wedge (b \wedge c)) = a \wedge (b \wedge c). \tag{5d}$$

Analog erhält man durch Tauschen der Operationen im obigen Beweis

$$(a \lor b) \lor c = a \lor (b \lor c). \tag{5e}$$

6. DeMorgansche Regeln

$$(a \lor b) \land (\neg a \land \neg b) \stackrel{H2}{=} (a \land (\neg a \land \neg b)) \lor (b \land (\neg a \land \neg b))$$

$$\stackrel{5d}{=} (a \land \neg a \land \neg b) \lor (b \land \neg b \land \neg a)$$

$$\stackrel{H4}{=} (0 \land \neg b) \lor (0 \land \neg a)$$

$$\stackrel{3b}{=} 0 \lor 0 \stackrel{2a}{=} 0$$
(6a)

$$(a \lor b) \lor (\neg a \land \neg b) \stackrel{H2}{=} ((a \lor b) \lor \neg a) \land ((a \lor b) \lor \neg b)$$

$$\stackrel{5e}{=} (a \lor \neg a \lor b) \land (a \lor b \lor \neg b)$$

$$\stackrel{H4}{=} (1 \lor b) \land (a \lor 1)$$

$$\stackrel{3a}{=} 1 \land 1 \stackrel{2b}{=} 1 \tag{6b}$$

Also ist $(\neg a \land \neg b)$ nach H4 ein Komplement von $(a \lor b)$. Aus der Eindeutigkeit des Komplements (1) folgt dann $\neg (a \lor b) = (\neg a \land \neg b)$. Analog zeigen wir für $(a \land b)$:

$$(a \wedge b) \wedge (\neg a \vee \neg b) \stackrel{H2}{=} ((a \wedge b) \wedge \neg a) \vee ((a \wedge b) \wedge \neg b)$$

$$\stackrel{5d}{=} (a \wedge \neg a \wedge b) \vee (a \wedge b \wedge \neg b)$$

$$\stackrel{H4}{=} (0 \wedge b) \vee (a \wedge 0)$$

$$\stackrel{3b}{=} 0 \vee 0 \stackrel{2b}{=} 0$$
(6c)

$$(a \wedge b) \vee (\neg a \vee \neg b) \stackrel{H2}{=} (a \vee (\neg a \vee \neg b)) \wedge (b \vee (\neg a \vee \neg b))$$

$$\stackrel{5e}{=} (a \vee \neg a \vee \neg b) \wedge (b \vee \neg b \vee \neg a)$$

$$\stackrel{H4}{=} (1 \vee \neg b) \wedge (1 \vee \neg a)$$

$$\stackrel{3a}{=} 1 \wedge 1 \stackrel{2a}{=} 1$$
(6d)

Kommentar für die Tutoren:

- 1. mittels Wahrheitstabelle: (1) 1 P, (2) 1 P, insgesamt 2 Punkte
- 2. mittels der Huntingtonschen Axiome: (1) 1 P, (2) 1 P, insgesamt 2 Punkte Allgemein: bei 2. muss die Lösung des Studenten nicht genau wie die Musterlösung aussehen, hauptsache die Anwendung der Huntingtonschen Axiome (erfolgt!) und anderer Regeln erfolgt richtig! Ihr werdet ja selbst sehen, ob der Beweis schlüssig ist oder nicht!


Aufgabe 11.3 Unvollständig definierte Funktion (3 Punkte) Gegeben ist folgende Wahrheitstablle einer unvollständig definierten Funktion. Bestimmen Sie die konjunktive und disjunktive Minimalform über das KV-Diagramm.

a	b	c	d	f
0	0	0	0	1
0	0	0	1	0
0	0	1	0	0
0	0	1	1	0
0	1	0	0	1
0	1	0	1	1
0	1	1	0	1
0	1	1	1	0
1	0	0	0	1
1	0	0	1	1
1	0	1	0	X
1	0	1	1	X
1	1	0	0	X
1	1	0	1	X
1	1	1	0	X
1	1	1	1	X

Lösungsvorschlag:

(1+1+1=3 Punkte)

Die nicht definierten Zustände dürfen wir uns zurechtbiegen, wie wir sie brauchen. Das erlaubt uns, die Primplikate und -implikanten "größer" zu wählen:



Daraus kann man dann auf bekanntem Wege die Minimalformen ableiten:

Konjunktive Minimalform:

$$f = (\overline{c} + \overline{d})(b + \overline{c})(a + b + \overline{d})$$

Disjunktive Minimalform:


$$f = \overline{c}\overline{d} + b\overline{c} + b\overline{d} + a$$

Aufgabe 11.4 Speicherdesign

(7 Punkte)

Eine CPU des Typs 80286 kann auf einen 16 MB großen, byteweise adressierten Adressraum zugreifen. Die CPU habe 24 Adressleitungen und (hier vereinfacht) einen 8 Bit breiten Datenbus. Es soll folgende Aufteilung des Adressraums realisiert werden:

3 Byte I/O (8255A)



Ihnen stehen folgende Arten von Chips zur Verfügung:

DRAM 4Mx4

I/O 8255A (siehe Vorlesung)

Flash 1M x 8

1. Geben Sie für jede der drei genannten Chiparten an, wie viele Adress- und Datenleitungen für den Chip benötigt werden.

- 2. Geben Sie für jede der drei Chiparten an, wie viele davon verbaut werden müssen, um die in der Abbildung gezeigte Belegung des Adressraums erreichen zu können.
- 3. Geben Sie für jeden benötigten Chip einen Schaltplan an, wie aus den Adressleitungen des Prozessors das Chip-Select-Signal (\overline{CS}) berechnet wird. Sie dürfen annehmen, dass Adressen aus dem ungenutzten Adressbereich niemals angesprochen werden. Wenn mehrere identische Chips verwendet werden, nummerieren Sie diese durch und behalten Sie die entsprechende Nummerierung in den nachfolgenden Aufgaben bei.
- 4. Geben Sie für jeden benötigten Chip an, wie die Adresssignale aus den Adressleitungen des Prozessors gebildet werden.
- 5. Geben Sie für jeden benötigten Chip an, wie dieser mit den Datenbusleitungen verbunden wird.


Lösungsvorschlag:

$$(1+1+2+1,5+1,5=7 \text{ Punkte})$$

1. Für einen $S \times d$ -Chip sind so viele Adressbits nötig, dass man S Speichereinheiten adressieren kann. Wir müssen hier also $\log_2(S)$ Adressleitungen belegen.

Die Anzahl der Datenleitungen ist gleich d.

Chipart Chip	poezeichnung	Adressleitungen	Datenleitungen
DRAM 4M	x 4	$\log_2(4096 \cdot 1024) = 22$	4
I/O 825	5A (s. Vorlesung)	2	8
Flash 1M	x 8	$\log_2(1024 \cdot 1024) = 20$	8



2. Die Anzahl der Chips ergibt sich aus dem Quotienten aus Gesamtkapazität und Einzelkapazität.

Chipart	Chipbezeichnung	Anzahl
DRAM	4M x 4	$\frac{4 \cdot 8 \cdot 1024 \cdot 1024 \text{ Bit}}{4 \cdot 4096 \cdot 1024 \text{ Bit}} = 2$
I/O	8255A (s. Vorlesung)	1
Flash	1M x 8	$\frac{3.8.1024.1024 \text{ Bit}}{8.1024.1024 \text{ Bit}} = 3$

3. Generell gilt: Soll ein Chip angesprochen werden, muss auf der \overline{CS} - Leitung eine 0 anliegen.

DRAM: Der DRAM belegt einen Teil der oberen Hälfte des Adressraums, also ist er angesprochen, wenn das höchstwertige Adressbit gesetzt ist. In der oberen Hälfte belegt der RAM nur die untere Hälfte, daher darf zum Ansprechen des RAMs das folgende Bit nicht gesetzt sein.

Ein DRAM kann 4M Adressen verwalten, speichert an jeder Adresse jedoch nur 4 Bit. Um an einer Adresse ein Byte ansprechen zu können, müssen zwei Chips parallel angesprochen werden. Die beiden Bausteine bedienen dann jeweils entweder die 4 niedrigst- (Chip 1) oder höchstwertigen (Chip 2) Datenleitungen. Dies bedeutet einerseits, dass die Datenleitungen auf die beiden Chips aufgeteilt werden müssen, auf der anderen Seite wird aber sowohl auf die Adress- als auch auf die Chip-Select-Leitungen von beiden Chips identisch zugegriffen.

Die Chip-Select-Signale ergeben sich wie folgt:

Das Adressbit mit Index 23 muss gesetzt sein, das Adressbit mit Index 22 darf nicht gesetzt sein. Es ergibt sich also die boolesche Funktion

$$\overline{CS} = \overline{A_{23}} + A_{22}$$

Kann man davon ausgehen, dass auf die unbelegten Adressen nie zugegriffen wird, so braucht man Adressleitung A_{22} nicht betrachten, da sich im oberen Viertel des Adressraums kein genutzer Bereich befindet.

8255A: Obwohl nur ein 8225A-Chip verbaut werden muss, gestaltet sich die Zusammensetung des \overline{CS} -Signals hier schwieriger als den DRAM-Chips, solange man von der Vereinfachung absieht, dass die unbenutzten Speicherbereiche nicht angesprochen werden. Wir entwickeln hier erst einmal die komplexere Lösung und leiten dann im Anschluss die einfachere mit Hinblick auf die Vorbedingung ab.

Der Chip muss ausgewählt werden, wenn auf die drei ersten aufeinander folgenden Bytes des Adressraumes zugegriffen werden soll. Daher darf keines der Adressbits $A_2 - A_{23}$ gesetzt sein. Schließlich dürfen die

Adressbits A_0 und A_1 nur die unteren drei Adressen beschreiben, also nicht beide zugleich gesetzt sein.

Daraus ergibt sich die invertierte boolesche Funktion

$$\overline{CS} = (A_0A_1) + A_2 + A_3 + \dots + A_{22} + \overline{A_{23}}$$

Kann man nun davon ausgehen, dass auf die unbelegten Adressen nie zugegriffen wird, so braucht man Adressleitungen A_{2-19} nicht weiter betrachten, da sich kein weiterer Chip im untersten MB des Adressraums befindet. Weiterhin befinden sich in den oberen 4 MB der unteren Hälfte des Adressraums keine Chips, was A_{22} überflüssig macht. Außerdem können dann die Leitungen A_0 und A_1 ignoriert werden.

Aus dieser Vereinfachung leitet sich die invertierte boolesche Funktion

$$\overline{CS} = A_{20} + A_{21} + A_{23}$$

ab.

Flash: Die Flash-Bausteine fassen jeweils 1 MB und können daher so verdrahtet werden, dass sie die Bereiche 1-2 MB, 2-3 MB und 3-4 MB belegen. Der erste Chip für den untersten Bereich muss genau dann ausgewählt werden, wenn die drei höchstwertigen Adressbits nicht gesetzt sind, das darauf folgende jedoch schon:

$$\overline{CS} = A_{23} + A_{22} + A_{21} + \overline{A_{20}}$$
.

Der darauf folgende Chip wird wie folgt angesprochen:

$$\overline{CS} = A_{23} + A_{22} + \overline{A_{21}} + A_{20}.$$

Der höchste Chip wird dann entsprechend so ausgewählt:

$$\overline{CS} = A_{23} + A_{22} + \overline{A_{21}} + \overline{A_{20}}.$$

Vereinfacht kann man aus allen Gleichungen A_{22} entfernen, da sich in den oberen 4 MB der unteren Hälfte des Adressraums keine Chips befinden.

- 4. Die Verdrahtung der Adressleitungen ist wesentlich einfacher:
 - **DRAM:** Nachdem über das \overline{CS} -Signal identifiziert wurde, dass die beiden Chips angesprochen werden sollen, muss nun nur noch innerhalb des 4 MB-Blocks adressiert werden. Hierzu sind die unteren 22 Adressleitungen nötig, die also bei beiden Chips mit den jeweiligen 22 Adresseingangsleitungen verbunden werden.
 - **8255A:** Hier müssen lediglich drei Bytes adressiert werden, welche durch die unteren beiden Adressleitungen beschrieben werden können. Da eine Filterung bereits durch das \overline{CS} -Signal stattgefunden hat, reicht es hier aus, die Adressleitungen A_0 und A_1 mit den Adresseingängen den 8255A-Chips zu verbinden.
 - **Flash:** Über das \overline{CS} -Signal wurde bereits identifiziert, welcher Chip angesprochen werden muss. Daher sind die Adressbits A_{20} bis A_{23} nicht mehr von Bedeutung, da nun nur noch innerhalb der ausgewählten 1 MB-Blöcke adressiert werden muss. Dazu werden die unteren 20 Adressbits genutzt und an die Adressleitungen A_0 - A_{19} der CPU angeschlossen.


5. Die Verdrahtung der Datenleitungen:

DRAM: Die vier Datenleitungen eines *DRAM*-Chips werden direkt an die der *CPU* angeschlossen. Dabei werden in Chip 1 die niedrigstwertigen 4 Bit eines adressierten Bytes abgelegt, während in Chip 2 die obere Hälfte der Bytes gespeichert werden.


8255A: Die acht Datenleitungen des *8255A*-Chips werden direkt an die der *CPU* angeschlossen.

Flash: Die acht Datenleitungen der Flash-Chips werden ebenfalls jeweils direkt an die der *CPU* angeschlossen.


Die resultierenden Schaltbilder:




DRAM-Verdrahtung



8255A-Verdrahtung



Flash-Verdrahtung: komplette Filterung



Flash-Verdrahtung: vereinfacht durch Vorbedingung

C im Selbststudium

Lesen Sie die Kapitel 14 und 15 aus dem open book C von A bis Z von Jürgen Wolf (http://openbook.galileocomputing.de/c_von_a_bis_z/).