

MN1610

16ビット1チップマイクロプロセッサ (3電源用) 16-Bit 1 Chip Microprocessor (3-Voltage Supply)


■ 概 要 / Description

MN1610 は、N チャンネル LOCOS シリコンゲート E/D プロセス技術を用いた高集積密度、低電力、高速度の 16 ビット 1 チップマイクロプロセッサで、3 電源用に設計されています。周辺 MOS LSI MN1630, MN1640, MN1650 などとの併用により、多くの機能をもたせることができます。

The MN1610 is a high speed, high performance low power 16-bit single chip CPU fabricated using N-channel LOCOS silicon gate E/D MOS technology. The device operates on 3-voltage supply.


■ 特 徴

- N チャンネル E/D 方式により、従来の N チャンネル方式に比べて同電力で 2 倍の動作スピードを達成
- LOCOS (シリコン基板の部分酸化法) による信頼性の向上
- イオンインプラネーション技術の活用による安定な特性の実現
- 入出力は TTL コンパチブル (クロック入力を除く)
- アドレスおよびデータは、共通のバス (16 本) と三値状態特性で結合



- 入出力装置用 LSI MN1630, MN1650 との併用により機能の拡大が図れる
- あらゆるタイプ (スピード、タイミング) のメモリと容易に接続できる

■ ブロック図 / Block Diagram



■ 仕様一覧表

項 目	内 容
語 長	16 ビット
命 令 形 式	1 語命令
命 令 数	基本 33 種 (バリエーション 345 種)
情 報 形 式	2 進固定小数点
レ ジ ス タ	命令カウンタ (IC) 命令レジスタ (IR) スタックポインタ (SP) ステータスレジスタ (STR) 演算 (レジスタ (R0~R4)) (うちインデックスレジスタ (X0, X1)2)
アドレス方式	直接 0 ~ 255 番地 IC 相対+127 ~ -128 番地 間接 IC 相対の間接 インデックス修飾 間接のインデックス修飾
割 込 み	プログラム・ステータスワード切換方式 3 レベルの多重割込み (外部) 各レベルのマスクはプログラムにて操作可能
自動スタート	あ り
メモリアドレス	最大 64 K 語 (K = 1024)
入出力アドレス	最大 256
処 理 速 度	命令実行時間 R-R 型 3 μ s CPU インタフェースバス 500 K 語/秒
半導体プロセス クロック入力 電 源 インタフェース パ ャ ケ ー ジ	N チャンネル LOCOS シリコンゲート E/D MOS 2 相 +21 V, 2 MHz +12 V, +5 V, -3 V TTL 40 ピン・セラミック DIL パッケージ

■ 絶対最大定格/Absolute Maximum Ratings (Ta = 25°C)

Item		Symbol	Rating	Unit
電 圧	電源電圧	V _{GG}	15	V
	電源電圧	V _{DD}	10	V
	電源電圧	V _{BG}	-5	V
	入力電圧	V _I	10	V
	クロック入力電圧	V _{CP}	15	V
	出力電圧	V _O	10	V
	端子順電圧	V _F	-0.3	V
許容損失 (Ta = 70°C)		P _D	1.2	W
温 度	動作周囲温度	T _{opr}	-30 ~ +100	°C
	保存温度	T _{stg}	-55 ~ +150	°C

■ 動作条件 / Operating Condition ($V_{DD}=5V$, $V_{GG}=12V$, $V_{BG}=-3V$, $V_{SS}=0V$, $T_a=-10\sim+70^{\circ}C$)

Item	Symbol	Condition	min.	typ.	max.	Unit
電源電圧	V_{GG}		11.4	12	12.6	V
電源電圧	V_{DD}		4.75	5	5.25	V
電源電圧	V_{BG}		-2.7	-3	-3.3	V

■ 電気的特性 / Electrical Characteristics ($V_{GG}=12V$, $V_{DD}=5V$, $V_{BG}=-3V$, $V_{SS}=0V$, $T_a=-10\sim+70^{\circ}C$)

DC 特性 / DC Characteristics

Item	Symbol	Condition	min.	typ.	max.	Unit
V_{GG} 電源電流	I_{GG}	$T_a = 25^{\circ}C$		55	80	mA
V_{DD} 電源電流	I_{DD}	$V_{GG}=12V$, $V_{DD}=5V$		60	90	mA
V_{BG} 電源電流	I_{BG}	$V_{BG}=-3V$			-200	μA
全消費電力	P_{tot}	HALT 状態			1.2	W

入力端子 (I/O 含む)

入力電圧ハイレベル	$V_{IH(1)}$		2.4		V_{DD}	V
入力電圧ローレベル	$V_{IL(1)}$				0.8	V
入力電流ローレベル	$I_{IL(1)}$	$V_I = 0$			-150	μA
入力電流ハイレベル	$I_{IH(1)}$	$V_I = V_{DD}$			-100	μA

クロック入力端子 (CP1, CP2)

入力電圧ハイレベル	$V_{IH(2)}$		$V_{GG}-1$		$V_{GG}+1$	V
入力電圧ローレベル	$V_{IL(2)}$				0.6	V
入力電流ローレベル	$I_{IL(2)}$	$V_{CP} = V_{SS}$			-30	μA
入力電流ハイレベル	$I_{IH(2)}$	$V_{CP} = V_{GG}$			30	μA

出力端子 (I/O 含む)

出力電圧ハイレベル	V_{OH}	$I_{OH} = -200\mu A$	3			V
出力電圧ローレベル	V_{OL}	$I_{OL} = 2.0mA$			0.5	V

端子容量

クロック入力容量	C_{CP}	端子電圧 = 2.0V, $T_a = 25^{\circ}C$, $f = 1MHz$		5		pF
入力端子	C_i			5		pF
出力端子	C_o			10		pF

三値状態入力端子 (Three State)

スリーステート入力電流ローレベル	I_{TSIL}	$V_I = V_{SS}$			-150	μA
スリーステート入力電流ハイレベル	I_{TSH}	$V_I = 4.5V$			-100	μA

AC 特性 / AC Characteristics ($V_{DD}=5V$, $V_{GG}=12V$, $V_{BB}=-3V$, $V_{SS}=0V$, $T_a=-10\sim+70^{\circ}C$)

1. 動作条件 / Operating Conditions
1-1 クロックパルス条件 / Clock Pulse Conditions

Item	Symbol	Condition	min.	typ.	max.	Unit
クロックサイクル時間	t_{cyc}		0.48		10	μs
パルス幅	$t_{w(1)}$		75			ns
	$t_{w(2)}$		160			ns
立上り時間	t_r				50	ns
立下り時間	t_f				50	ns
遅延時間	$t_{pd(1)}$		75			ns
	$t_{pd(2)}$		75			ns

1-2 データタイミング条件/Data Timing Conditions

Item	Symbol	Condition	min.	max.	Unit
ADAK 解除条件	t_a	ADSD↓~ADAK↑	0		ns
データ入力条件	t_b	BSXX↓~CP2↓	0		ns
DTAK-CP2同期条件	t_c	DTAK↓~CP2↓	80	t_{cyc}	ns
データ解除条件	t_d	CP2↓~BSXX↓	0		ns
DTAK 解除条件	t_e	DTSD↓~DTAK↑	0		ns
BSAV 解除条件	t_f	BSRQ↑~BSAV↓	0		ns
RST パルス幅	t_g		500*1		ns
立下り時間	t_h			50	ns
立上り時間	t_i			50	ns
ADAK 入力条件	t_A	ADSD↑~ADAK↓	0	制限なし	ns
DTAK 入力条件	t_{BR}	READ アクセス, DTSD↑~DTAK↓	0	"	ns
DTAK 入力条件	t_{BW}	WRITE サイクル, DTSD↑~DTAK↓	0	"	ns
BSAV 入力条件	t_C	BSRQ↓~BSAV↑	0*2	"	ns


2. 動作特性/Operating Characteristics

Item	Symbol	Condition	min.	max.	Unit
BSRQ 出力	t_1	CP2↑~BSRQ↓	120 (typ.)		ns
DTSD 出力, READ 時	t_{2R}	CP2↑~DTSD↑		750	ns
DTSD 出力, WRITE 時	t_{2W}	CP2↑~DTSD↑		850	ns
アドレス前縁保証	t_3	BSXX↓~ADSD↑	50		ns
IOP 出力	t_4	IOP↑~ADSD↑	30		ns
DTSD 出力, READ 時	t_{5R}	ADAK↓~DTSD↑	100		ns
DTSD 出力, WRITE 時	t_{5W}	ADAK↓~DTSD↑	100		ns
アドレス後縁保証	t_6	ADSD↓~BSXX↓	50		ns
BSRQ 解除	t_7	CP2↓~BSRQ↑	100 (typ.)		ns
DTSD 解除	t_8	CP2↓~DTSD↓	150 (typ.)		ns
IOP 解除, READ 時	t_{9R}	DTSD↓~IOP↓	0		ns
IOP 解除, WRITE 時	t_{9W}	DTSD↓~IOP↓	30		ns
WRT 出力, WRITE 時	t_{10}	WRT↑~ADSD↑	30		ns
データ前縁保証, WRITE 時	t_{11}	BSXX↓~DTSD↑	50		ns
データ後縁保証, WRITE 時	t_{12}	CP2↓~BSXX↓	30		ns
WRT 解除, WRITE 時	t_{13}	DTSD↓~WRT↓	30		ns
ADSD 出力	t_{14}	BSAV↑~ADSD↑		400	ns
FSYC 出力, FETCH サイクル時	t_{15}	CP1↑~FSYC↓	100 (typ.)		ns
FSYC 解除	t_{16}	CP1↓~FSYC↑	100 (typ.)		ns
FSYC 出力, NON FETCH サイクル時	t_{17}	CP1↑~FSYC↓	100 (typ.)		ns
インタラプトサイクル	t_{18}	ISYC↓~ADSD↑	30		ns
インタラプトサイクル	t_{19}	ADSD↓~ISYC↑	30		ns


*1 電源 ON 時は $t_g \geq 8 t_{cyc}$ のこと。*2 BSAV = V_{DD} 固定でも可能である。

*3 負荷条件


一般出力



三値状態出力




■ クロック入力波形／Clock Input Waveforms




■ タイミング図／Timing Diagrams


1. WRITE サイクルタイミング／WRITE Cycle Timing ($BSAV = V_{DD}$)




2. READ サイクルタイミング / READ Cycle Timing (BSAV = V_{DD})




3. BSAV, ADSD タイミング / BSAV, ADSD Timing (Bus Controller を用いた場合)




4. $\overline{\text{FSYC}}$ タイミング / $\overline{\text{FSYC}}$ Timing




5. $\overline{\text{ISYC}}$ タイミング / $\overline{\text{ISYC}}$ Timing (インタラプトサイクル)




6. $\overline{\text{RST}}$ タイミング / $\overline{\text{RST}}$ Timing



7. $\overline{\text{STRT}}$, $\overline{\text{MANU}}$, $\overline{\text{IRQ0}} \sim 2$ タイミング / $\overline{\text{STRT}}$, $\overline{\text{MANU}}$, $\overline{\text{IRQ0}} \sim 2$ Timing (Rise/Fall Time)



■ 端子接続図／Terminal Connections



■ 端子説明／Terminal Assignments

Pin No.	Symbol	Function	Pin No.	Symbol	Function
1	V _{BG}	V _{BG} Power Supply	21	STRT	Start
2	BS15	Data, Address BUS 15	22	MANU	Manual Start
3	BS14	" 14	23	IRQ0	Interrupt Request 0
4	BS13	" 13	24	IRQ1	Interrupt Request 1
5	BS12	" 12	25	IRQ2	Interrupt Request 2
6	V _{SS}	V _{SS} Power Supply	26	CSRQ	Console Request
7	BS11	Data, Address BUS 11	27	HALT	Halt
8	BS10	" 10	28	RST	Reset
9	BS09	" 9	29	IOP	I/O Operation
10	BS08	" 8	30	FSYC	Fetch Sync.
11	BS07	" 7	31	DTSD	Data Send
12	BS06	" 6	32	DTAK	Data Acknowledge
13	BS05	" 5	33	CP1	Clock Pulse 1
14	BS04	" 4	34	CP2	Clock Pulse 2
15	BS03	" 3	35	BSAV	BUS Available
16	BS02	" 2	36	BSRQ	BUS Request
17	BS01	" 1	37	ADAK	Address Acknowledge
18	BS00	" 0	38	ISYC	Interrupt Sync.
19	V _{DD}	V _{DD} Power Supply	39	ADSD	Address Send
20	V _{GG}	V _{GG} Power Supply	40	WRT	Write Operation