

MN1630

サブチャンネル・アダプタ (3 電源用) / Sub-Channel Adaptor (3-Voltage Supply)

■ 概 要 / Description


MN1630 は、16 ビットマイクロコンピュータ・システムのサブチャンネル・アダプタで、各入出力機器と CPU、あるいはメモリとのデータの授受を仲介する機能を有しています。

The MN1630 is a sub-channel adaptor circuit designed for use with the MN1600 series 16-bit single chip CPU. The device provides data transfer control function between I/O devices and CPU or memories.

The device operates on 3-voltage supply.


■ 特 徴

- N チャンネル E/D 方式により、従来の N チャンネル方式に比べて同電力で 2 倍の動作スピードを達成
- LOCOS (シリコン基板の部分酸化法) による信頼性の向上
- イオンインプランテーション技術の活用による安定な特性の実現
- 各入出力機器と CPU、あるいはメモリとのデータ授受を仲介する機能を有する (データ転送制御機能)



- CPU のバスとつながる 8 本の双方向性バスと、入出力機器とつながる、同じく 8 本の双方向性バスから構成されている


■ ブロック図 / Block Diagram



■ 仕様一覧表

項 目	内 容
デ ー タ 幅	CPU インタフェース 8 ビット サブチャンネル・インタフェース 8 ビット + 1 パリティビット
レ ジ ス タ	デバイス・ステータスレジスタ (DSR) 1 コマンドレジスタ (CMR) 1 インプット・バッファレジスタ (IBR) 1 アウトプット・バッファレジスタ (OBR) 1
割 込 み	割込み制御機能あり
サブチャンネル・ インタフェース	サブチャンネル・インタフェースモード DMA モード DMA IN/OUT モード DMA コントロールモード プログラム制御モード 入力モード DI モード (Direct Input) SI モード (Strobed Input) PI モード (Pulse Input) II モード (Interrupt Input) 出力モード DO モード (Direct Output) PO モード (Pulse Output)
サブチャンネル数	最大 32 サブチャンネル/CPU
半導体プロセス クロック入力 電 源 インタフェース パ ャ ケ ー ジ	N チャンネル LOCOS シリコンゲート E/D MOS な し +12V, +5V, -3V TTL 40 ピン・セラミック DIL パッケージ

■ SCA 機能ブロック図／SCA Functional Block Diagram



■ 絶対最大定格／Absolute Maximum Ratings ($V_{SS} = 0\text{ V}$, $T_a = 25^\circ\text{C}$)

Item	Symbol	Rating	Unit
電源電圧	V_{GG}	15	V
電源電圧	V_{DD}	10	V
電源電圧	V_{BG}	-5	V
入力電圧	V_I	10	V
出力電圧	V_O	10	V
端子順電圧	V_F	-0.3	V
許容損失 ($T_a = 70^\circ\text{C}$)	P_D	1.2	W
動作周囲温度	T_{opr}	-30 ~ +70	$^\circ\text{C}$
保存温度	T_{strg}	-55 ~ +150	$^\circ\text{C}$

■ 動作条件／Operating Conditions ($V_{SS} = 0\text{ V}$, $T_a = -10 \sim +70^\circ\text{C}$)

Item	Symbol	Condition	min.	typ.	max.	Unit
電源電圧	V_{GG}		11.4	12	12.6	V
電源電圧	V_{DD}		4.75	5	5.25	V
電源電圧	V_{BG}		-2.7	-3.0	-3.3	V

■ 電気的特性 / Electrical Characteristics

DC 特性 / DC Characteristics ($V_{GG}=12V$, $V_{DD}=5V$, $V_{BG}=-3V$, $V_{SS}=0V$, $T_a=-10\sim+70^{\circ}C$)

Item	Symbol	Condition	min.	typ.	max.	Unit
V_{GG} 電源電流	I_{GG}	$V_{GG}=12V$ $V_{DD}=5V$ $V_{BG}=-3V$ CNR ライトモード $T_a=25^{\circ}C$		25	50	mA
V_{DD} 電源電流	I_{DD}			40	80	mA
V_{BG} 電源電流	I_{BG}				1	mA
全消費電力	P_{tot}			0.5	1.0	W

入力端子 (I/O 含む)

入力電圧ハイレベル	V_{IH}		2.6		V_{DD}	V
入力電圧ローレベル	V_{IL}				0.8	V
入力電流ローレベル	I_{IL}	$V_I = V_{SS}$			200	μA
入力電流ハイレベル	I_{IH}	$V_I = V_{DD}$			100	μA

出力端子 (I/O 含む)

出力電圧ハイレベル	V_{OH}	$I_{OH} = -100\mu A$	3			V
出力電圧ローレベル	V_{OL}	$I_{OL} = 1.6mA$			0.5	V

ST3/PAR 端子

出力短絡電流 (ST3/PAR)	I_{OS}	出力モード, $PA=1$, $OBR="0001"$, $V_{OH}=V_{SS}$			30	mA
------------------	----------	---	--	--	----	----

端子容量

入力端子	C_I	端子電圧 = 2.0 V $f = 1 MHz$, $T_a = 25^{\circ}C$		5		pF
出力端子	C_O			10		pF

三値状態入力端子 (Three State)

スリーステート入力電流ローレベル	I_{TSL}	$V_I = V_{SS}$			200	μA
スリーステート入力電流ハイレベル	I_{TSH}	$V_I = V_{DD}$			100	μA

AC 特性 / AC Characteristics ($V_{DD}=5V$, $V_{GG}=12V$, $V_{BG}=-3V$, $V_{SS}=0V$, $T_a=-10\sim+70^{\circ}C$)


1. データタイミング入力条件 / Data Timing Input Conditions

Item	Symbol	Condition	min.	typ.	max.	Unit
WRT(L)-CSA(L)	t_a	入出力モード WT, RD	150			ns
RS0,1(L)-CSA(L)	t_b		50			ns
CSA(T)-WRT(T)	t_c	入出力モード WT, RD	-50			ns
CSA(T)-RS0,1(T)	t_d		50			ns
BSn(L)-CSA(L)	t_e		50			ns
CSA(T)-BSn(T)	t_f		10			ns
WRT(L)-DOP(L)	t_g		150			ns
BSn(L)-DOP(L)	t_h		50			ns
DOP(T)-WRT(T)	t_i		-50			ns
DOP(L)-BSn(T)	t_j		300			ns
WCZ(L)-DOP(L)	t_k	In	0			ns
		Out	50			ns
DOP(T)-WCZ(T)	t_l	In	50			ns
		Out	50			ns
RST	t_m	RST の最小パルス幅	1000			ns


注) (L)=前縁, (T)=後縁。

負荷接続図

一般出力



三値状態出力




2. 出力データタイミング／Output Data Timing

Item	Symbol	Condition	min.	typ.	max.	Unit.
CSA(L) - BS _n (L)	t ₁			100	300	ns
CSA(L) - CTP(L)	t ₂			250	(500)	ns
CSA(T) - BS _n (T)	t ₃			60	(200)	ns
CSA(L) - DL _n (L)	t ₄			150	(350)	ns
CSA(L) - ST3/PAR(L)	t ₅			350	(700)	ns
DOP(L) - DL _n (L)	t ₆			150	(350)	ns
DOP(L) - ST3/PAR(L)	t ₇			350	(700)	ns
DOP(L) - CTP(L)	t ₈			350	(700)	ns
DOP(L) - CM1(T)	t ₉		(250)	500	(1000)	ns
DOP(L) - DRQ(T)	t ₁₀			100	(200)	ns
DOP(L) - BS _n (L)	t ₁₁			100	200	ns
DOP(T) - BS _n (T)	t ₁₂			100	(200)	ns
INT _n (L) - IFLG(L)	t ₁₃			200	(600)	ns
DL _n (L) - IFLG(L)	t ₁₄			200	(600)	ns
INT0(L) - DRQ(L)	t ₁₅			250	(500)	ns
CTPR(L) - CTP(T)	t ₁₆		50	200	(400)	ns
CTPR(T) - DL _n (T)	t ₁₇			150	(300)	ns
CSA(L) - CM0, 2, 3(L)	t ₁₈			150	(400)	ns
CSA(L) - CM1(L)	t ₁₉		(250)	500	(1000)	ns
INT1, 2(L) - CM1(T)	t ₂₀			500	(1000)	ns
DL _n (L) - CTP(L)	t ₂ - t ₄	PM モード	0			ns
DL _n (L) - CTP(L)	t ₈ - t ₆	DMA モード	20			ns
BS _n (L) - DRQ(T)	t ₁₀ - t ₁₁		- 60			ns
CM0, 2, 3(L) - CM1(L)	t ₁₉ - t ₁₈		100			ns


注) () 内の値は標準値からのバラツキを示す参考値。

■ タイミング図／Timing Diagrams


1. PM モード読出しタイミング／PM Mode READ Timing (RD 命令：CPU←SCA)




2. PM モード書込みタイミング／PM Mode WRITE Timing (WT 命令：CPU→SCA)



3. DMA モード読出しタイミング／DMA Mode READ Timing (DMA出力：メモリ→SCA)




4. DMA モード書き込みタイミング / DMA Mode WRITE Timing (DMA 入力: メモリ ← SCA)




5. IFLG タイミング / IFLG Timing (ただし PM モード, IE=1)


(1) INT0, 1, 2 からのタイミング




(2) DL0~7 からのタイミング (ただし II モード)




6. DRQ タイミング / DRQ Timing (ただし DMA モード)




7. CTP タイミング / CTP Timing




8. CM0～3 出力タイミング／CM0～3 Output Timing (WT, CMR 命令実行時)




9. CM1 リセットタイミング／CM1 Reset Timing




10. WCZ 取り込みタイミング／WCZ Timing (ただし DMA モード)



11. $\overline{\text{RST}}$ 動作パルス幅／ $\overline{\text{RST}}$ Pulse Width



■ 端子接続図／Terminal Connections



■ 端子説明／Terminal Assignments

Pin No.	Symbol	Function	Pin No.	Symbol	Function
1	VBG	VBG Power Supply	21	DL0	Data Line 0
2	INT2/WCZ	Interrupt Request/Word Counter Zero Int	22	DL1	" 1
3	INT1	Interrupt Request 1	23	DL2	" 2
4	DMA	PM/DMA Mode Select	24	DL3	" 3
5	IFLG	Interrupt Request Flag	25	DL4	" 4
6	VSS	VSS Power Supply	26	DL5	" 5
7	INT0	Interrupt Request 0	27	DL6	" 6
8	CTP	Control Pulse	28	DL7	" 7
9	CTPR	Control Pulse Reset	29	BS0	CPU Bus 0
10	CM1	Command Line 1	30	BS1	" 1
11	CM3	" 3	31	BS2	" 2
12	CM2	" 2	32	BS3	" 3
13	CM0	" 0	33	BS4	" 4
14	RST	Reset	34	BS5	" 5
15	WRT	Write Operation	35	BS6	" 6
16	CSA	Program Mode Chip Select	36	BS7	" 7
17	RS0	Register Select 0	37	ST3/PAR	Status Input 3 (Parity Check Line)
18	RS1	" 1	38	ST2/DRQ	Status Input 2 (DMA Request)
19	VDD	VDD Power Supply	39	ST0	Status Input 0
20	VGG	VGG Power Supply	40	ST1/DOP	Status Input 1 (DMA Operate)