

MN1650

ダイレクトメモリアクセス・コントローラ (3電源用)

Direct Memory Access Controller (3-Voltage Supply)


■ 概要/Description

MN1650 は、16 ビットマイクロコンピュータ・システムのダイレクトメモリアクセス・コントローラで、入出力装置からマイクロコンピュータのメモリに高速でデータを転送する場合、CPU による制御を行わず、入出力装置とメモリ間で直接データを授受する機能を有しています。


The MN1650 is a direct memory access control circuit for use in 16-bit microcomputer system. The device provides direct data transfer function between I/O devices and microcomputer memories. The device operates on 3-voltage supply.

■ 特徴

- N チャンネル E/D 方式により、従来の N チャンネルに比べて同電力で 2 倍の動作スピードを達成
- LOCOS (シリコン基板の部分酸化法) による信頼性の向上
- イオンインプランテーション技術の活用による安定な特性の実現
- 入出力装置からマイクロコンピュータのメモリに高速でデータを転送する場合、CPU による制御を行わず、入出力装置とメモリ間で直接データを授受する機能を有する




■ ブロック図/Block Diagram



仕様一覧表

項目	内 容
DMA チャンネル	最大 8 チャンネル / CPU
DMA サブチャンネル	最大 4 DMA サブチャンネル / DMA チャンネル
レジスタ	メモリアドレス・レジスタ (MAR) 4 ワード (またはバイト) カウントレジスタ (WCR) 4
DMA サブチャンネル制御	転送モード インタレースモードまたはバーストモード 転送語数 (バイト数) 1 ~ 4096 語またはバイト 転送データ幅 語 (16ビット) またはバイト (8ビット) 転送方向 IN または OUT 転送速度 サブチャンネル・バーストモード 200 K 語 / 秒 サブチャンネル・インタレースモード 50 ~ 100 K 語 / 秒
半導体プロセス クロック入力 電源 インタフェース パッケージ	N チャンネル LOCOS シリコンゲート E/D MOS 2 相 +12 V 2 MHz +12 V, +5 V, -3 V TTL 40 ピン, セラミック DIL パッケージ

DMA動作ブロック図 / DMA Operational Block Diagram



絶対最大定格 / Absolute Maximum Ratings (V_{SS} = 0V, Ta = 25°C)

Item	Symbol	Rating	Unit
電源電圧	V _{GG}	15	V
電源電圧	V _{DD}	10	V
電源電圧	V _{BG}	- 5	V
入力電圧	V _I	10	V
クロック入力電圧	V _{CP}	15	V
出力電圧	V _O	10	V
端子順電圧	V _F	-0.3	V
許容損失 (Ta = 70°C)	P _D	1.2	W
動作周囲温度	T _{opr}	-30 ~ +70	°C
保存温度	T _{stg}	-55 ~ +150	°C

動作周囲温度 / Operating Condition (V_{SS} = 0V, Ta = -10 ~ +70°C)

Item	Symbol	Condition	min.	typ.	max.	Unit
電源電圧	V _{GG}		11.4	12.0	12.6	V
電源電圧	V _{DD}		4.75	5.0	5.25	V
電源電圧	V _{BG}		-2.7	-3.0	-3.3	V

■ 電気的特性／Electrical Characteristics

DC特性／DC Characteristics ($V_{GG}=12V$, $V_{DD}=5V$, $V_{BG}=-3V$, $T_a=-10\sim+70^{\circ}C$)


Item	Symbol	Condition	min.	typ.	max.	Unit
V _{GG} 電源電流	I _{GG}	V _{GG} =12V, V _{DD} =5V, V _{BG} =-3V, クロック2MHz メモリオール“0”, RESET後 Ta=25°C		25	50	mA
V _{DD} 電源電流	I _{DD}			40	80	mA
V _{BG} 電源電流	I _{BG}				1	mA
全消費電力	P _{tot}			0.5	1.0	W
入力端子 (I/O 含む)						
入力電圧ハイレベル	V _{IH(1)}		2.6		V _{DD}	V
入力電圧ローレベル	V _{IL(1)}				0.8	V
入力電流ローレベル	V _{IL(1)}	V _I =V _{SS}			200	μA
入力電流ハイレベル	V _{IH(1)}	V _I =V _{DD}			100	μA
クロック入力端子 (CP ₁ , CP ₂)						
入力電圧ハイレベル	V _{IH(2)}		V _{GG} -1		V _{GG} +1	V
入力電圧ローレベル	V _{IL(2)}		0		0.6	V
入力電流ハイレベル	I _{IH(2)}	V _I =V _{GG}			30	μA
入力電流ローレベル	I _{IL(2)}	V _I =V _{SS}			30	μA
出力端子 (I/O 含む)						
出力電圧ハイレベル	V _{OH}	I _{OH} =100μA	3			V
出力電圧ローレベル	V _{OL}	I _{OL} =1.6mA			0.5	V
三値状態入力端子 (Three State)						
スリーステート入力電圧ローレベル	I _{TSIL}	V _I =V _{SS}			200	μA
スリーステート入力電圧ハイレベル	I _{TSH}	V _I =V _{DD}			100	μA
端子容量						
クロック入力容量	C _{CP}	端子電圧=2.0V f=1MHz Ta=25°C		5		pF
入力容量	C _I			5		pF
出力容量	C _O			10		pF

AC特性／AC Characteristics ($V_{DD}=5V$, $V_{GG}=12V$, $V_{BG}=-3V$, $V_{SS}=0V$, $T_a=-10\sim+70^{\circ}C$)

1. クロックパルス条件／Clock Pulse Conditions

Item	Symbol	Condition	min.	typ.	max.	Unit
クロックサイクル時間	t_{cyc}		0.48		10	μs
パルス幅	$t_{w(1)}$		75			ns
	$t_{w(2)}$		160			ns
立上り時間	t_r				50	ns
立下り時間	t_f				50	ns
遅延時間	$t_{d(1)}$		75			ns
	$t_{d(2)}$		75			ns

クロック入力波形／Clock Pulse Waveforms



2. 入力データタイミング条件 / Input Data Timing Conditions

Item	Symbol	Condition	min.	typ.	max.	Unit
$\overline{WRT}(L) - \overline{CS}(L)$	t_a		50			ns
$\overline{DRS}0 \sim 2(L) - \overline{CS}(L)$	t_b		50			ns
$\overline{CS}(T) - \overline{WRT}(T)$	t_c		50			ns
$\overline{CS}(T) - \overline{DRS}0 \sim 2(T)$	t_d		50			ns
$\overline{BSn}(L) - \overline{CS}(L)$	t_e		50			ns
$\overline{CS}(T) - \overline{BSn}(T)$	t_f		0			ns
$\overline{DRQ}(T) - \overline{CP2}(T)$	t_g		100			ns
$\overline{DTAK}(L) - \overline{CS}(T)$	t_h		150			ns

3. 出力データタイミング / Output Data Timing


Item	Symbol	Condition	min.	typ.	max.	Unit
$\overline{CS}(L) - \overline{BSn}(L)$	t_1		(100)	250	(450)	ns
$\overline{CS}(L) - \overline{DTAK}(L)$	t_2		(100)	400	(600)	ns
$\overline{CS}(T) - \overline{BSn}(T)$	t_3		(0)	30	(100)	ns
$\overline{CS}(T) - \overline{DTAK}(T)$	t_4		(0)	100	(200)	ns
$\overline{BSAV}(L) - \overline{ADSD}(L)$	t_5		(100)	300	(500)	ns
$\overline{BSn}(L) - \overline{ADSD}(L)$	t_6		50	150	(250)	ns
$\overline{ADRI6}(L) - \overline{ADSD}(L)$	t_7		(100)	200	(350)	ns
$\overline{BYTE}(L) - \overline{ADSD}(L)$	t_8		(100)	250	(400)	ns
$\overline{WRT}(L) - \overline{ADSD}(L)$	t_9		(100)	250	(400)	ns
$\overline{ADAK}(L) - \overline{ADSD}(T)$	t_{10}		(50)	100	(200)	ns
$\overline{ADSD}(T) - \overline{BSn}(T)$	t_{11}		40	100	200	ns
$\overline{ADSD}(T) - \overline{ADRI6}(T)$	t_{12}		(50)	100	(200)	ns
$\overline{ADSD}(T) - \overline{WCZ}(L)$	t_{13}		(50)	100	(200)	ns
$\overline{ADSD}(T) - \overline{DTSD}(L)$	t_{14}		(50)	100	(200)	ns
$\overline{DTAK}(L) - \overline{DOP}(L)$	t_{15}		30	60	170	ns
$\overline{CP2}(T) - \overline{BSRQ}(T)$	t_{17}		(20)	80	(150)	ns
$\overline{CP2}(T) - \overline{DTSD}(T)$	t_{18}		(30)	100	(170)	ns
$\overline{CP2}(T) - \overline{DOP}(T)$	t_{19}		(30)	100	(170)	ns
$\overline{DOP}(T) - \overline{WCZ}(T)$	t_{20}		(0)	30	(80)	ns
$\overline{DOP}(T) - \overline{BYTE}(T)$	t_{21}		(0)	30	(50)	ns
$\overline{DOP}(T) - \overline{WRT}(T)$	t_{22}		(0)	30	(80)	ns
$\overline{ADSD}(T) - \overline{DOP}(L)$	t_{23}		(20)	70	(200)	ns
$\overline{DRQ}(T) - \overline{DTSD}(L)$	t_{24}		20	50	(120)	ns
$\overline{CP2}(L) - \overline{SC0,1}(L)$	t_{25}		(20)	55	(150)	ns
$t_2 - t_1$	$t_2 - t_1$		0			ns

注) L=前縁, T=後縁。


() 内の値は標準値からのバラッキを示す参考値。

■ タイミング図/Timing Diagrams


1. レジスタ読出しタイミング/ Register READ Timing (CPU←DMAC)




2. レジスタ書き込みタイミング/ Register WRITE Timing (CPU→DMAC)




3. DMA モード出力動作タイミング/ DMA Mode Output Timing (Memory→SCA)




4. DMA モード入力動作タイミング/DMA Mode Input Timing (Memory←SCA)



5. SC 0, SC 1 タイミング/SC 0, SC 1 Timing



■ 端子接続図／Terminal Connections



■ 端子説明／Terminal Assignments

Pin No.	Symbol	Function	Pin No.	Symbol	Function
1	VBG	VBG Power Supply	21	RST	Reset
2	BSRQ	Bus Request	22	SC0	Subchannel Counter 0
3	ADAK	Address Acknowledge	23	SC1	" 1
4	WRT	Write Operation	24	BS00	Address/Data Bus 0
5	DTAK	Data Acknowledge	25	BS01	" 1
6	VSS	VSS Power Supply	26	BS02	" 2
7	DOP	DMA Operation	27	BS03	" 3
8	ADSD	Address Send	28	BS04	" 4
9	DTSD	Data Send	29	BS05	" 5
10	CS	Chip Select	30	BS06	" 6
11	DRS0	DMAC Register Select 0	31	BS07	" 7
12	DRS1	" 1	32	BS08	" 8
13	DRS2	" 2	33	BS09	" 9
14	DRQ	DMA Request	34	BS10	" 10
15	ADR16/ WCZ	Address 16/Word Counter Zero Line	35	BS11	" 11
16	BYTE	Word/Byte	36	BS12	" 12
17	CP1	Clock Phase 1	37	BS13	" 13
18	CP2	" 2	38	BS14	" 14
19	VDD	VDD Power Supply	39	BS15	" 15
20	VGG	VGG Power Supply	40	BSAV	Bus Available