

MN1610A (暫定)

16ビット1チップマイクロプロセッサ (2電源用) 16-Bit 1 Chip Microprocessor (2-Voltage Supply)


■ 概要 / Description

MN1610Aは、NチャンネルLOCOSシリコンゲートE/Dプロセスの技術を用いた高集積密度、低電力、高速度の16ビット1チップマイクロプロセッサで、2電源用に設計されています。

The MN1610A is a high speed, high performance low power 16-bit single chip CPU fabricated using N-channel LOCOS silicon gate E/D MOS technology. The device operates on 2-voltage supply.


■ 特徴

- NチャンネルE/D方式により、従来のNチャンネル方式に比べて同電力で2倍の動作スピードを達成
- LOCOS (シリコン基板の部分酸化法) による信頼性の向上
- イオンインプランテーション技術の活用による安定な特性の実現
- 入出力はTTLコンパチブル (クロック入力を除く)
- アドレスおよびデータは、共通のバス (16本) と三値状態特性で結合
- 入出力装置用LSI MN1630, MN1650との併用により機能の拡大が図れる



- あらゆるタイプ (スピード、タイミング) のメモリと容易に接続できる

■ ブロック図 / Block Diagram



■ 仕様一覧表

項 目	内 容
語 長	16 ビット
命 令 形 式	1 語命令
命 令 数	基本 33 種 (バリエーション 345 種)
情 報 形 式	2 進固定小数点
レ ジ ス タ	命令カウンタ (IC) 命令レジスタ (IR) スタックポインタ (SP) ステータスレジスタ (STR) 演算 (レジスタ (R0~R4)) (うちインデックスレジスタ (X0, X1)2)
アドレス方式	直接 0 ~ 255 番地 IC 相対 +127 ~ -128 番地 間接 IC 相対の間接 インデックス修飾 間接のインデックス修飾
割 込 み	プログラム・ステータスワード切替方式 3レベルの多重割込み (外部) 各レベルのマスクはプログラムにて操作可能
自動スタート	あ り
メモリアドレス	最大 64 語 (K = 1024)
入出力アドレス	最大 256
処 理 速 度	命令実行時間 R-R 型 3 μ s CPU インタフェースバス 500K 語/秒
半導体プロセス クロック入力 電 源 インタフェース パ ャ ケ ー ジ	N チャンネル LOCOS シリコンゲート E/D MOS 2 相 +12V, 4 MHz + 5 V, - 3 V TTL 40 ピン・セラミック DIL パッケージ

■ 絶対最大定格/Absolute Maximum Ratings ($V_{SS} = 0V$, $T_a = 25^\circ C$)

Item		Symbol	Rating	Unit
電 圧	電源電圧	V _{DD}	10	V
	電源電圧	V _{BG}	−5	V
	入力電圧	V _I	10	V
	クロック入力電圧	V _{CP}	10	V
	出力電圧	V _O	10	V
	端子順電圧	V _F	−0.3	V
許容損失 (Ta = 70°C)		P _D	1.3	W
温 度	動作周囲温度	T _{opr}	−30~+95	°C
	保存温度	T _{stg}	−55~+150	°C

■ 動作条件/Operating Condition ($V_{SS} = 0\text{ V}$, $T_a = -30 \sim +70^\circ\text{C}$)

Item	Symbol	Condition	min.	typ.	max.	Unit
電源電圧	V_{DD}		4.75	5	5.25	V

■ 電気的特性/Electrical Characteristics ($V_{DD} = 5\text{ V}$, $V_{BG} = -3\text{ V}$, $V_{SS} = 0\text{ V}$, $T_a = -30 \sim +70^\circ\text{C}$)
DC 特性/DC Characteristics

Item	Symbol	Condition	min.	typ.	max.	Unit
V _{DD} 電源電流	I _{DD}	V _{DD} = 5 V		230	260	mA
全消費電力	P _{tot}	HALT 状態		1.15	1.3	W
入力端子 (I/O 含む)						
入力電圧ハイレベル	V _{IH(1)}		2.4		V _{DD}	V
入力電圧ローレベル	V _{IL(1)}				0.8	V
入力電流ローレベル	I _{IL(1)}	V _I = V _{SS}	-150			μA
入力電流ハイレベル	I _{IH(1)}	V _I = V _{DD}	-30		+70	μA
クロック入力端子 (CP1, CP2)						
入力電圧ハイレベル	V _{IH(2)}		2.4		V _{DD}	V
入力電圧ローレベル	V _{IL(2)}				0.8	V
入力電流ローレベル	I _{IL(2)}	V _{CP} = V _{SS}			-30	μA
入力電流ハイレベル	I _{IH(2)}	V _{CP} = V _{DD}			-30	μA
出力端子 (I/O 含む)						
出力電圧ハイレベル	V _{OH}	I _{OH} = -200 μA	2.8			V
出力電圧ローレベル	V _{OL}	I _{OL} = 2.0 mA			0.5	V
端子容量						
クロック入力容量	C _{CP}	端子電圧 = 2.0 V, Ta = 25°C, f = 4 MHz		5		pF
入力端子	C _I			5		pF
出力端子	C _O			10		pF
三値状態入力端子 (Three State)						
スリーステート入力電流ローレベル	I _{TSIL}	V _I = V _{SS}	-150			μA
スリーステート入力電流ハイレベル	I _{TSIH}	V _I = V _{DD}	-30		70	μA

AC 特性/AC Characteristics ($V_{DD} = 5\text{ V}$, $V_{SS} = 0\text{ V}$, $V_{BG} = -3\text{ V}$, $T_a = -30 \sim +70^\circ\text{C}$)

2. 動作条件/Operating Conditions

1-1 クロックパルス条件/Clock Pulse Conditions

Item	Symbol	Condition	min.	typ.	max.	Unit
クロックサイクル時間	t_{cyc}		0.25		10	μs
パルス幅	$t_w(1)$		45	50		ns
	$t_w(2)$		90	100		ns
立上り時間	t_r				50	ns
立下り時間	t_f				50	ns
遅延時間	$t_{pd(1)}$		45	50		ns
	$t_{pd(2)}$		45	50		ns

1-2 データタイミング条件 / Data Timing Conditions ($V_{DD} = 5V$, $V_{SS} = 0V$, $V_{BG} = -3V$, $T_a = -30 \sim +70^\circ C$)



Item	Symbol	Condition	min.	max.	Unit
ADAK 解除条件	t_a	ADSD $\downarrow$ ~ ADAK $\uparrow$	0		ns
データ入力条件	t_b	BSXX $\uparrow$ ~ CP2 $\downarrow$	0		ns
DTAK-CP2 同期条件	t_c	DTAK $\downarrow$ ~ CP2 $\downarrow$	50	t_{cyc}	ns
データ解除条件	t_d	CP2 $\downarrow$ ~ BSXX $\downarrow$	0		ns
DTAK 解除条件	t_e	DTSD $\downarrow$ ~ DTAK $\uparrow$	0		ns
BSAV 解除条件	t_f	BSRQ $\uparrow$ ~ BSAV $\downarrow$	0		ns
RST バルス幅	t_g		300		ns
立下り時間	t_h	STRT, MANU, IRQ0~2 の立下り時間		50	ns
立上り時間	t_i	STRT, MANU, IRQ0~2 の立上り時間		50	ns
ADAK 入力条件	t_A	ADSD $\uparrow$ ~ ADAK $\downarrow$	0*1		ns
DTAK 入力条件	t_{BR}	READ アクセス, DTSD $\uparrow$ ~ DTAK $\downarrow$	0		ns
DTAK 入力条件	t_{BW}	WRITE サイクル, DTSD $\uparrow$ ~ DTAK $\downarrow$	0		ns
BSAV 入力条件	t_C	BSRQ $\downarrow$ ~ BSAV $\uparrow$	0*2		ns

*1 入力ローレベル (V_{IL}) に固定でも可。 *2 入力ハイレベル (V_{IH}) に固定でも可。


1. 動作条件 / Operating Conditions ($V_{DD} = 5V$, $V_{BG} = -3V$, $V_{SS} = 0V$, $T_a = -30 \sim +70^\circ C$)

Item	Symbol	Condition	min.	typ.	max.	Unit
BSRQ 出力	t_1	CP2 $\uparrow$ ~ BSRQ $\downarrow$		120		ns
DTSD 出力, READ 時	t_{2R}	CP2 $\uparrow$ ~ DTSD $\uparrow$			350	ns
DTSD 出力, WRITE 時	t_{2W}	CP2 $\uparrow$ ~ DTSD $\uparrow$			400	ns
アドレス前縁保証	t_3	BSXX $\downarrow$ ~ ADSD $\uparrow$	0	30		ns
IOP 出力	t_4	IOP $\uparrow$ ~ ADSD $\uparrow$	20	40		ns
DTSD 出力, READ 時	t_{5R}	ADSD $\downarrow$ ~ DTSD $\uparrow$			100	ns
DTSD 出力, WRITE 時	t_{5W}	ADSD $\downarrow$ ~ DTSD $\uparrow$			150	ns
アドレス後縁保証	t_6	ADSD $\downarrow$ ~ BSXX $\downarrow$	30	50		ns
BSRQ 解除	t_7	CP2 $\downarrow$ ~ BSRQ $\uparrow$		70		ns
DTSD 解除	t_8	CP2 $\downarrow$ ~ DTSD $\downarrow$		70		ns
IOP 解除, READ 時	t_{9R}	DTSD $\downarrow$ ~ IOP $\downarrow$	20			ns
IOP 解除, WRITE 時	t_{9W}	DTSD $\downarrow$ ~ IOP $\downarrow$	20			ns
WRT 出力, WRITE 時	t_{10}	WRT $\uparrow$ ~ ADSD $\uparrow$	20	50		ns
データ前縁保証, WRITE 時	t_{11}	BSXX $\downarrow$ ~ DTSD $\uparrow$	0	30		ns
データ後縁保証, WRITE 時	t_{12}	DTSD $\downarrow$ ~ BSXX $\downarrow$	50			ns
WRT 解除, WRITE 時	t_{13}	DTSD $\downarrow$ ~ WRT $\downarrow$	20			ns
ADSD 出力	t_{14}	BSAV $\uparrow$ ~ ADSD $\uparrow$			250	ns
FSYC 出力, FETCH サイクル時	t_{15}	CP1 $\uparrow$ ~ FSYC $\downarrow$		50		ns
FSYC 解除	t_{16}	CP1 $\downarrow$ ~ FSYC $\uparrow$		50		ns
FSYC 出力, NON FETCH サイクル時	t_{17}	CP1 $\uparrow$ ~ FSYC $\downarrow$		50		ns
ISYC 出力	t_{18}	ISYC $\downarrow$ ~ ADSD $\uparrow$	20			ns
ISYC 解除	t_{19}	ADSD $\downarrow$ ~ ISYC $\uparrow$	30			ns
ADSD の幅	t_{20}	ADSD $\uparrow$ ~ ADSD $\downarrow$, $t_A = 30ns$		100		ns
アドレス出力	t_{21}	CP2 $\uparrow$ ~ BSXX $\downarrow$		200	270	ns


負荷条件



■ クロック入力波形／Clock Input Waveforms




CRTL



項 目	略 号	min.*1	typ.	max.	単 位
クロックパルス幅	$t_w(1)$	23	25	—	ns
	$t_w(2)$	23	25	—	ns
サイクル時間	t_{cyc}	50	—	—	ns


*1 CRTL と CP1、CP2 とは互いに非同期なクロック入力信号である。

これらのクロック信号の発振回路は、特に指定はしないが、RSC (MN1640) を使用した場合は下図のような接続になる。




■ タイミング図/Timing Diagrams


1. READ サイクルタイミング/READ Cycle Timing (BSAV : V_{IH} レベル, ADAAK : V_{IL} レベル)




2. WRITE サイクルタイミング/WRITE Cycle Timing (BSAV : V_{IH} レベル, ADAAK : V_{IL} レベル)




3. BSAV-ADSD タイミング / BSAV-ADSD Timing (BSAV 信号によりバスを制御する場合)



4. FSYC タイミング / FSYC Timing




5. RST タイミング / RST Timing




6. STRT, MANU, IRQ0~2 タイミング


STRT, MANU, IRQ0~2 Timing




7. ISYC タイミング / ISYC Timing (割込みサイクル)



8. ADSD, ADAK タイミング / ADSD, ADAK Timing



■ 端子接続図／Terminal Connections



■ 端子説明／Terminal Assignments

Pin No.	Symbol	Function	Pin No.	Symbol	Function
1	V _{BG}	V _{BG} Power Supply	21	STRT	Start
2	BS15	Data, Address BUS 15	22	MANU	Manual Start
3	BS14	" 14	23	IRQ0	Interrupt Request 0
4	BS13	" 13	24	IRQ1	Interrupt Request 1
5	BS12	" 12	25	IRQ2	Interrupt Request 2
6	V _{SS}	V _{SS} Power Supply	26	CSRQ	Console Request
7	BS11	Data, Address BUS 11	27	HALT	Halt
8	BS10	" 10	28	RST	Reset
9	BS09	" 9	29	IOP	I/O Operation
10	BS08	" 8	30	FSYC	Fetch Sync.
11	BS07	" 7	31	DTSD	Data Send
12	BS06	" 6	32	DTAK	Data Acknowledge
13	BS05	" 5	33	CP1	Clock Pulse 1
14	BS04	" 4	34	CP2	Clock Pulse 2
15	BS03	" 3	35	BSAV	BUS Available
16	BS02	" 2	36	BSRQ	BUS Request
17	BS01	" 1	37	ADAK	Address Acknowledge
18	BS00	" 0	38	ISYC	Interrupt Sync.
19	V _{DD}	V _{DD} Power Supply	39	ADSD	Address Send
20	CRTL	Crystal	40	WRT	Write Operation