Arquitectura RISC y CISC

Un aspecto muy importante de la arquitectura de computadoras es el diseño del conjunto de instrucciones para el procesador. El conjunto de instrucciones elegido para una computadora particular determina la manera en que se construyen los programas de lenguaje máquina.

Las primeras computadoras tenían conjuntos de instrucciones pequeños y simples, forzados sobre todo por la necesidad de minimizar la circuitería utilizada para implementarlos.

Conforme la circuitería digital se hizo más barata con la aparición de los circuitos integrados, las instrucciones tendieron a aumentar, tanto en cantidad como en complejidad.



CISC

Una computadora con una gran cantidad de instrucciones se clasifica como una **Computadora de Conjunto de Instrucciones Complejo**, **CISC** (Complex Instruction Set Computer).



Al principio de los 80, muchos diseñadores de computadoras recomendaron que las maquinas utilizaran menos instrucciones con fórmulas más sencillas que pudieran ejecutarse con mayor rapidez dentro del CPU, sin tener que utilizar la memoria con tanta frecuencia.

Este tipo de computadoras se clasifica como **Computadoras de Conjunto de Instrucciones Reducido**, **RISC** (Reduced Instructions Set Computers).

El concepto de la arquitectura RISC significa un intento para reducir el tiempo de ejecución al simplificar el conjunto de instrucciones de la computadora.



Características:

- Relativamente pocas instrucciones.
- Relativamente pocos modos de direccionamiento.
- El acceso a memoria limitado a instrucciones de obtención y almacenamiento de datos.
- Todas las instrucciones realizadas dentro de los registros del CPU.
- Formatos de instrucciones decodificados con facilidad, de longitud fija.
- Ejecución del ciclo de instrucción única. Capacidad de ejecutar una instrucción por ciclo
- Control pro circuitería en lugar de microprograma.



Una característica de los procesadores RISC es su capacidad para ejecutar una instrucción por ciclo de reloj.

Esto se logra al hacer simultáneamente las fases de recuperación (obtención de la instrucción), decodificación y ejecución de dos o tres instrucciones, utilizando **segmentación encauzada** (pipeline).

Una instrucción de obtener o almacenar datos de memoria puede requerir dos ciclos de reloj porque el acceso a memoria toma más tiempo que las operaciones de registro.



Se suelen atribuir las siguientes características a la arquitectura RISC:

- Una cantidad de registros en el procesador relativamente grande.
- Uso de ventanas de registros traslapados para acelerar la llamadas y retorno de Procedimientos
- 3. Paralelismo de instrucciones eficiente.
- 4. Soporte de compilador para traducción eficiente de programas de lenguaje de alto nivel a programas de lenguaje máquina.



Filosofía RISC vs CISC

RISC	CISC
Instrucciones sencillas en un ciclo	Instrucciones complejas en varios ciclos
Solo LOAD/STORE hacen referencia a memoria	Cualquier instrucción puede referenciar a memoria
Procesamiento serie de varias etapas	Poco procesamiento en serie
Instrucciones ejecutadas por hardware	Instrucciones interpretadas por un microprograma
Instrucciones de formato fijo	Instrucciones de formato variable
Pocas instrucciones y modos	Muchas instrucciones y modos
La complejidad está en el compilador	La complejidad está en el microprograma
Varios conjuntos de registros	Un solo conjunto de registros



Arquitectura Harvard y Von Neumann



Arquitectura Harvard y Von Neumann


Las arquitecturas de los microprocesadores y microcontroladores generalmente recaen en una de estas dos categorías:

- Arquitectura Harvard
- Arquitectura Von Neumann



Arquitectura Harvard

En la arquitectura Harvard se manejan espacios de memoria separados para almacenar las instrucciones del programa y los datos, por lo que ambas memorias pueden ser accedidas simultáneamente.





Arquitectura Von Neumann

En la arquitectura Von Neumann el programa y los datos están almacenados en la misma memoria.

