

PROJETO DRONE NEUROMÓRFICO

Dossiê técnico, guia de leitura e plano de execução

Saulo José de Brito Rios

Setembro de 2026 · Versão 1.0

O que este documento é. Um registro de projeto em estágio inicial. Contém uma simulação de circuito já executada e validada, o vocabulário técnico necessário para interpretá-la, e um plano de etapas.

O que ele não é. Não é um relatório de resultados de hardware. Nada aqui foi fabricado ou medido em bancada. Onde houver número, ele veio de simulação ou de literatura, e a origem está sempre indicada.

Sumário

Parte	Conteúdo	Pág.
1	O projeto em uma página	3
2	Glossário: siglas, unidades e como pronunciar	4
3	Como ler os gráficos de simulação	7
4	Resultados da simulação do neurônio	8
5	Arquitetura do sistema	11
6	Escopo do projeto e critérios de sucesso	13
7	Plano de etapas	14
8	Riscos e pontos de decisão	16
9	Estrutura de arquivos e trabalho com Claude Code	17

Como usar este documento

As Partes 2 e 3 são material de referência — leia uma vez e volte quando precisar. A Parte 4 tem os resultados que já existem. As Partes 6 e 7 são o plano de trabalho e devem ser revisadas ao fim de cada etapa, porque cada etapa vai mudar o que se sabe sobre a etapa seguinte.

1 · O projeto em uma página

O que se quer construir

Um drone com percepção e aprendizado em hardware neuromórfico — circuitos que processam informação como neurônios, através de pulsos elétricos espaçados no tempo, em vez de instruções executadas por um processador. O objetivo de aplicação é detecção de eventos em busca e resgate: voar por horas com consumo muito baixo e sinalizar quando algo se destaca do padrão de fundo do ambiente.

Por que isso pode fazer sentido

- **Consumo.** Um sistema baseado em eventos não gasta energia quando nada acontece. Sistemas convencionais processam quadros continuamente mesmo diante de uma cena imóvel.
- **Latência.** Resposta em microssegundos, sem esperar o próximo quadro.
- **Aprendizado no local.** O sistema aprende o que é 'normal' em cada ambiente novo, sem ninguém rotular dados.

O que este projeto NÃO pretende

Reconhecer objetos, identificar pessoas ou entender cenas. Nessas tarefas, um modelo convencional rodando numa GPU comum é largamente superior. O nicho aqui é estreito e específico: detecção de eventos em tempo contínuo com consumo desprezível.

Estado atual. Um neurônio analógico de 7 transistores foi projetado e simulado com sucesso em ngspice. A função de transferência é linear e o comportamento de disparo está correto. Nenhum hardware foi construído.

2 · Glossário: siglas, unidades e como pronunciar

Esta seção existe para que nenhum símbolo do documento fique opaco. A coluna 'como se fala' indica a pronúncia usada em conversa técnica no Brasil.

2.1 · Prefixos de unidade (os múltiplos)

Em eletrônica, as grandezas são muito pequenas, e o prefixo é o que informa a escala. Cada degrau abaixo é mil vezes menor que o anterior.

Símbolo	Nome	Como se fala	Valor	Referência intuitiva
m	mili	míli	milésimo (10^{-3})	1 ms = piscar rápido de olho
μ	micro	mícro	milionésimo (10^{-6})	1 μ m = 1/70 de um fio de cabelo
n	nano	nâno	bilionésimo (10^{-9})	1 nm = alguns átomos lado a lado
p	pico	píco	trilionésimo (10^{-12})	1 pA = pouquíssimos elétrons por segundo
f	femto	fêmtó	quatrilionésimo (10^{-15})	1 fF = capacitor microscópico

2.2 · Unidades usadas

Símbolo	Unidade	Como se fala	O que mede
V	volt	vólt	Tensão — a 'pressão' elétrica que empurra os elétrons
A	ampère	ampêr	Corrente — quantos elétrons passam por segundo
F	farad	farád	Capacitância — quanta carga um capacitor guarda por volt
Hz	hertz	hérts	Frequência — quantas vezes por segundo algo se repete
s	segundo	segúndo	Tempo
fF	femtofarad	fêmtó-farád	Capacitância minúscula, típica dentro de um chip
pA	picoampère	píco-ampêr	Corrente minúscula, típica de um neurônio analógico
Hz/pA	hertz por picoampère	hérts por píco-ampêr	Quanto a frequência sobe por unidade de corrente

2.3 · Nomes de sinais e componentes do circuito

Símbolo	Nome completo	Como se fala	O que é
Cmem	capacitância de membrana	cê-mêm	O capacitor que acumula carga e funciona como a membrana do neurônio. É onde a soma acontece.
Cfb	capacitância de realimentação	cê-efe-bê	Capacitor que devolve o degrau da saída para a entrada, criando o disparo rápido. 'fb' vem de <i>feedback</i> .
Iin	corrente de entrada	i-in / corrente de entrada	A corrente que chega pelas sinapses. É o 'estímulo'.
VDD	tensão de alimentação	vê-dê-dê	A tensão que alimenta o circuito. Aqui, 1,8 V.
V(mem)	tensão da membrana	vê de mêm	A tensão no capacitor de membrana ao longo do tempo.
V(out)	tensão de saída	vê de aut	A saída do neurônio. Sobe abruptamente quando ele dispara.
W / L	largura / comprimento	dáblío, éle	Dimensões de um transistor. A razão W/L define quanta corrente ele conduz.
ISI	intervalo entre spikes	i-êsse-i	Tempo entre dois disparos consecutivos. Do inglês <i>inter-spike interval</i> .

2.4 · Conceitos e ferramentas

Sigla	Nome completo	Como se fala	O que significa
SNN	spiking neural network	êsse-êne-êne	Rede neural de pulsos. A informação está em <i>quando</i> o pulso ocorre, não em sua amplitude.
AER	address event representation	a-ê-érre	Protocolo em que cada pulso vira um pacote com endereço de origem, trafegando por um barramento compartilhado. Resolve o problema de fiação.
STDP	spike-timing dependent plasticity	êsse-tê-dê-pê	Regra de aprendizado: se A dispara pouco antes de B, a conexão fortalece; se depois, enfraquece.
PDK	process design kit	pê-dê-cá	Conjunto de arquivos que a fábrica fornece com os modelos e regras do processo. Sem ele, a simulação não corresponde ao silício real.
ngspice	—	ênne-gê-spáice	Simulador de circuitos elétricos, livre e gratuito.
FPGA	field-programmable gate array	éfe-pê-gê-á	Chip cuja lógica interna é reconfigurável. Serve para testar arquiteturas antes de fabricar silício.
MOSFET	metal-oxide-semiconductor FET	móss-fét	O transistor usado em circuitos integrados. NMOS e PMOS são as duas variedades.
Tapeout	—	têip-áut	O ato de enviar o projeto final para a fábrica. Depois dele, não há correção possível naquele lote.

Sigla	Nome completo	Como se fala	O que significa
Shuttle	—	xâtou	Fabricação compartilhada: vários projetos dividem a mesma máscara e o custo.
Monte Carlo	—	monte cárlô	Simulação que repete o circuito centenas de vezes variando os parâmetros aleatoriamente, para prever o efeito da variação de fabricação.
Corner	canto de processo	córner	Combinação extrema de condições (transistor lento, tensão baixa, temperatura alta) em que o circuito ainda precisa funcionar.

3 · Como ler os gráficos de simulação

Todo gráfico técnico responde a uma pergunta. Antes de olhar as linhas, identifique a pergunta: ela está no título e nos nomes dos eixos. Esta seção ensina a ler os quatro tipos de gráfico usados neste projeto.

3.1 · Regras gerais

- **Leia os eixos primeiro.** O eixo horizontal (X) é o que você *varia*. O vertical (Y) é o que você *mede*. Confundir os dois inverte a conclusão.
- **Confira a unidade.** Um valor sem unidade não significa nada. '0,012' pode ser excelente ou catastrófico dependendo do que se mede.
- **Olhe a escala.** Um gráfico cujo eixo Y vai de 150 a 170 Hz parece mostrar variação enorme, mas está mostrando 12%. Sempre verifique onde o eixo começa.
- **Procure a forma, não os pontos.** A informação está no comportamento: é reta? curva? satura? tem degrau? A forma revela a física.

3.2 · Gráfico de forma de onda (tensão × tempo)

Pergunta que responde: como o sinal se comporta ao longo do tempo?

Eixo X: tempo, geralmente em ms (milissegundos).

Eixo Y: tensão, em V (volts).

Como ler: uma subida gradual em linha reta significa carga constante — é o capacitor integrando corrente. Uma subida vertical significa comutação rápida — é o disparo. Uma queda vertical é a descarga. O padrão dente-de-serra (sobe devagar, cai de repente) é a assinatura visual de um neurônio integra-e-dispara.

O que procurar: a inclinação da rampa (proporcional à corrente de entrada), a altura da excursão (quanto o sinal percorre), e a regularidade do intervalo entre disparos.

3.3 · Gráfico de função de transferência (f–I)

Pergunta que responde: quanto de saída se obtém para cada unidade de entrada?

Eixo X: corrente de entrada, em pA.

Eixo Y: frequência de disparo, em Hz.

Como ler: se os pontos formam uma reta, a relação é linear e previsível — isso é desejável. Se a curva achata no alto, o circuito saturou. Se há uma região plana perto de zero, existe uma zona morta (o neurônio não responde a estímulos fracos). A inclinação da reta é o **ganho**, medido em Hz/pA.

Por que importa: esta curva é a função que o neurônio computa. Ela define como o estímulo do mundo se traduz em atividade neural.

3.4 · Gráfico de varredura de parâmetro

Pergunta que responde: quanto o comportamento muda quando altero um componente?

Eixo X: o parâmetro variado (por exemplo, Cmem em fF).

Eixo Y: a grandeza medida.

Como ler: uma linha inclinada indica que o parâmetro importa. Uma linha aproximadamente plana indica que ele *não* controla aquela grandeza — e esse é um resultado tão informativo quanto o outro. Linha plana onde se esperava inclinação significa que a intuição estava errada e há um mecanismo não considerado.

3.5 · Gráfico de robustez

Pergunta que responde: o circuito continua funcionando quando as condições saem do ideal?

Como ler: a inclinação é a sensibilidade. Quanto mais plana a linha, mais robusto o circuito. Uma variação de $\pm 10\%$ na alimentação causando 5% de deriva é excelente; causando 50%, o circuito é frágil e precisa de compensação.

Hábito a manter. Ao encontrar um resultado que parece bom, pergunte antes de aceitar: qual é o denominador? Comparado a quê? E se o parâmetro X mudar? Um resultado que ninguém tentou derrubar não é um resultado.


4 · Resultados da simulação do neurônio

4.1 · O que foi simulado

Topologia **axon-hillock** (Carver Mead, 1989), a base histórica de quase todo neurônio analógico em silício. São 7 transistores e 2 capacitores.

Como funciona, em quatro passos: (1) a corrente de entrada carrega o capacitor de membrana, e a tensão sobe em rampa — isso é a integração; (2) ao cruzar o limiar dos inversores, a saída comuta; (3) o capacitor de realimentação devolve esse degrau à membrana, acelerando a transição — isso produz o disparo abrupto; (4) o transistor de reset descarrega a membrana e o ciclo recomeça.

Neurônio analógico integra-e-dispara (axon-hillock) — simulação em ngspice



Modelos MOSFET genéricos nível 1 — NÃO é o PDK SkyWater. Valores absolutos mudarão; as tendências e relações se mantêm.

Resultados da simulação em ngspice. Painéis numerados conforme discutido abaixo.

4.2 · Leitura painel a painel

Painel	O que mostra	Como interpretar
1 e 2	Forma de onda: V(mem) e V(out) no tempo	O dente-de-serra confirma o funcionamento. A rampa lenta é a integração; a queda vertical é o disparo seguido de reset. Frequência medida: 158 Hz com 10 pA.
3	Curva f-I	Reta. Ganho de 17,5 Hz/pA , faixa útil de 24 Hz a 1,75 kHz. Linearidade é desejável: torna o comportamento previsível.
4	Frequência × Cmem	Linha plana. Aumentar o capacitor 16 vezes quase não mudou a frequência. Resultado contra-intuitivo — ver 4.3.
5	Excursão × Cmem	A explicação do painel 4. A excursão cai de 1,05 V para 0,079 V.
6	Frequência × VDD	Variação de ±10% na alimentação produz 18% de deriva. Aceitável para um primeiro projeto, mas exigirá compensação.
7	Formas de onda comparadas	Mesma frequência, sinais radicalmente diferentes. Torna visível o mecanismo descrito em 4.3.

4.3 · O achado principal

O capacitor de membrana não controla a frequência de disparo.

Por quê: a histerese do circuito vem do divisor capacitivo formado por Cfb e Cmem. Aumentar Cmem torna a integração mais lenta — mas reduz na mesma proporção o degrau de realimentação, e portanto a distância que a membrana precisa percorrer. Os dois efeitos se cancelam quase exatamente.

Consequência de projeto: Cmem deve ser **pequeno**. Não por velocidade, mas porque com Cmem grande a excursão de sinal desaba para 79 mV — faixa em que descasamento entre transistores e ruído de alimentação passam a dominar o comportamento. A frequência se controla pela corrente de entrada, não pela capacitância.

Impacto na área do chip: a estimativa inicial supunha que o capacitor dominaria a área do neurônio. Está invertida: o neurônio pode ser mais compacto que o previsto.

4.4 · Limitações desta simulação

- **Modelos genéricos.** Foram usados modelos MOSFET de nível 1, não o PDK real de uma fábrica. As tendências e relações valem; os valores absolutos vão mudar.
- **Sem condução sub-limiar.** O nível 1 não modela a região em que o transistor opera com correntes de pA — que é exatamente onde um neurônio de baixo consumo trabalha. Corrigir isso exige o PDK.
- **Sem variação de fabricação.** Todos os transistores são idênticos na simulação. No silício real não são, e essa diferença é o principal risco do projeto.
- **Sem parasitas de layout.** As capacitâncias e resistências dos próprios fios ainda não foram consideradas.

5 · Arquitetura do sistema

5.1 · Princípio de organização

O sistema é organizado em camadas com **graus diferentes de plasticidade**. Isso não é uma escolha estética: é o que torna o aprendizado em campo seguro. Camadas cujo mau funcionamento derruba o drone não aprendem nada; camadas cujo erro custa apenas um alarme falso são livres para aprender.

Camada	Função	Plasticidade	Justificativa
Controle de voo	Estabilização, envelope de segurança	Congelada	Se aprender errado, o drone cai. Em animais, o tronco cerebral também não é plástico. Usar software maduro já existente (PX4 / ArduPilot).
Percepção de baixo nível	Bordas, movimento, direção de som	Fixa	Cabeada por geometria de conexão ou auto-organizada uma vez e travada. Não precisa ser aprendida — é a mesma em qualquer ambiente.
Associação e novidade	Aprender o 'normal' do ambiente	Plástica	Modulada por surpresa. Erro aqui custa alarme falso, não queda.
Consolidação	Integrar o aprendido sem sobrescrever	Em repouso	Reprodução das experiências durante o pouso, enquanto carrega a bateria.

5.2 · Modulação por surpresa (o mecanismo central)

O problema que este mecanismo resolve: em aprendizado contínuo sem supervisão, o sistema tende a gravar correlações irrelevantes e a sobrescrever o que já sabia. É preciso decidir, em tempo real e sem supervisor externo, o que merece ser gravado.

A solução: um sinal global de surpresa, definido como a diferença entre o que o sistema previa e o que os sensores mediram. Esse sinal controla a taxa de plasticidade — surpresa alta abre o aprendizado, surpresa baixa o fecha. O árbitro não precisa saber o que é certo; ele vem da física.

Origem biológica: neuromoduladores como noradrenalina e dopamina controlam a taxa de plasticidade no cérebro. É por isso que um quase-acidente fica gravado com nitidez e o trajeto rotineiro não deixa memória.

Dois problemas resolvidos de uma vez: o esquecimento catastrófico diminui porque quase nada é gravado; e o aprendizado de correlações espúrias diminui porque elas ocorrem em momentos calmos, com a plasticidade fechada.

5.3 · Reflexo de sobressalto (extensão planejada)

Um som que se aproxima tem duas assinaturas simultâneas: intensidade crescente e desvio Doppler ascendente. Um detector de coincidência exigindo as duas dispara um sinal de alta prioridade que aciona manobra evasiva e abre a plasticidade ao mesmo tempo.

Análogo biológico: as células de Mauthner em peixes. O animal não identifica o predador — detecta a assinatura de aproximação e foge em milissegundos, sem envolver processamento cortical. Duas células bastam.

5.4 · Decisão de hardware: um chip, replicado

Chips especializados por modalidade (um para áudio, outro para visão) foram considerados e descartados. Motivos: (a) o gargalo real é a comunicação entre chips, e separar modalidades encarece justamente as

associações multissensoriais desejadas; (b) a proporção necessária entre modalidades ainda é desconhecida, e chips fixos travam essa proporção antes da hora; (c) três máscaras custam três vezes mais que uma.

Decisão: um único chip com neurônios configuráveis por tensões de polarização, replicado quantas vezes couber no orçamento de peso e energia. A modalidade vira parâmetro de configuração, não silício. É a mesma escolha feita por Loihi, SpiNNaker e Akida.

Exceção legítima: a interface analógica de sensor (amplificador de microfone, fotodiodos) é específica por modalidade e não configurável. Solução: chip de neurônios homogêneo mais um chip de interface pequeno e barato por modalidade.

6 · Escopo do projeto e critérios de sucesso

6.1 · Dentro e fora do escopo

No escopo	Fora do escopo
Projeto e validação de um neurônio analógico em simulação	Reconhecimento de objetos ou identificação de pessoas
Circuitos de sinapse e detecção de coincidência	Desenvolvimento de controle de voo (usar software existente)
Localização sonora por diferença de tempo de chegada	Treinamento de redes profundas
Detecção de novidade não-supervisionada	Competir com GPU em tarefas de classificação
Arquitetura de roteamento AER	Fabricação em lote dedicado antes de protótipo validado
Validação em FPGA	Autonomia de navegação completa

6.2 · Critérios de sucesso por nível

Um projeto sem critério de sucesso definido não termina — ele se arrasta. Os critérios abaixo são verificáveis e devem ser fixados antes de cada etapa começar.

Nível	Critério	Como se verifica
Mínimo	Um neurônio simulado com curva $f-I$ linear e comportamento estável nos cantos de processo	Simulação em ngspice com PDK real, varredura de cantos
Intermediário	Detector de coincidência funcionando com janela temporal controlada e estável	Simulação com dois neurônios e sinapse
Alvo	Localização de fonte sonora demonstrada em FPGA ou bancada	Bater palma de um lado; o canal correto responde
Ambicioso	Detecção de novidade aprendida sem supervisão, em ambiente real	Sistema sinaliza evento fora do padrão de fundo aprendido

6.3 · Princípio de escopo

Uma pergunta por vez, respondida antes da próxima.

A diferença entre um projeto que avança e um que morre raramente é ambição — é escolher um primeiro passo pequeno o bastante para ser terminado. Planejar contingências para sistemas que ainda não existem consome energia em modos de falha imaginários, e os reais serão diferentes.

7 · Plano de etapas

Cada etapa custa aproximadamente dez vezes mais que a anterior e detecta uma classe de erro que a anterior não conseguia ver. A disciplina central é **nunca subir um degrau enquanto o anterior ainda tiver erro escondido**.

#	Etapas	Pergunta que responde	Custo	Entregável
0	Neurônio em ngspice (concluída)	O circuito funciona? Qual a função de transferência?	R\$ 0	Netlist validado, curva f-I, 7 transistores
1	Migrar para PDK real (SkyWater 130 nm)	Os números se mantêm com modelos de fábrica? Como fica a operação sub-limiar?	R\$ 0	Netlist com PDK, curva f-I corrigida
2	Monte Carlo	Com variação de fabricação, qual a dispersão entre neurônios? Maior risco do projeto.	R\$ 0	Histograma de frequência; decisão sobre calibração individual
3	Cantos de processo	Funciona a -40 °C e a 125 °C, com VDD ±10%?	R\$ 0	Tabela de cantos com margem
4	Dois neurônios + sinapse	Um consegue fazer o outro disparar de forma confiável?	R\$ 0	Simulação de par acoplado
5	Detector de coincidência	Qual a janela temporal? É estável nos cantos?	R\$ 0	Curva de resposta × atraso entre entradas
6	Arquitetura AER em FPGA	Quanto spikes/s o barramento aguenta antes de saturar?	~R\$ 300	Verilog, medidas de latência e vazão
7	Localizador sonoro	O sistema aponta a direção de um som real?	~R\$ 500	Demonstração funcional em bancada
8	Layout e verificação	O desenho respeita as regras? Os parasitas mudam o comportamento?	R\$ 0	Layout com DRC e LVS limpos, extração de parasitas
9	Tiny Tapeout	O neurônio funciona em silício fabricado?	US\$ 100–400	Dezenas de neurônios em silício real
10	Shuttle	A arquitetura completa funciona integrada?	US\$ 5–10 mil	Milhares de neurônios, dezenas de chips

7.1 · Notas sobre as etapas

- **As etapas 1 a 5 custam zero** e representam meses de trabalho real. É onde o projeto de verdade acontece.
- **A etapa 2 é o ponto de maior risco.** Se a dispersão entre neurônios for pequena (cerca de 5%), o projeto segue como planejado. Se for grande (40% ou mais), cada neurônio precisará de calibração individual, o que muda a arquitetura do chip inteiro. Esse resultado deve ser conhecido antes de qualquer decisão de layout.
- **Nenhum primeiro silício funciona.** Mesmo equipes experientes precisam de pelo menos uma segunda rodada. Isso não é pessimismo: é o motivo pelo qual o shuttle barato existe. Descobrir um erro por US\$ 300 é preferível a descobri-lo por US\$ 100 mil.
- **Projeto para poder corrigir depois.** Toda tensão de polarização que define constante de tempo, limiar ou corrente deve ser acessível externamente. Se a corrente sair 40% menor que o simulado, compensa-se ajustando a polarização em vez de refabricar. É por isso que chips neuromórficos analógicos são tão configuráveis.

- **Inclua estruturas de teste no chip.** Um neurônio isolado com todos os nós acessíveis, um espelho de corrente sozinho, um capacitor sozinho. Quando algo falhar, mede-se qual bloco está errado em vez de adivinhar.

8 · Riscos e pontos de decisão

Risco	Impacto	Como detectar cedo	Mitigação
Descasamento entre transistores — dois neurônios idênticos no desenho se comportam diferente	Alto. Pode inviabilizar a arquitetura	Monte Carlo (etapa 2)	Aumentar área dos transistores críticos; calibração individual por polarização; layout com técnicas de casamento
Operação sub-limiar imprevisível — correntes de pA são difíceis de controlar	Alto	Simulação com PDK real (etapa 1)	Operar em corrente mais alta e aceitar consumo maior; usar referência de corrente compensada
Saturação do barramento AER — muitos spikes simultâneos congestionam o roteamento	Médio	Simulação de eventos (etapa 6)	Aumentar largura do barramento; hierarquia de roteamento; reduzir taxa de disparo
Aprendizado de correlações espúrias — o sistema aprende associações inexistentes	Médio. Alarmes falsos	Teste em ambiente real (etapa 7+)	Modulação por surpresa; restringir plasticidade ao topo; congelar camadas críticas
Esquecimento catastrófico	Médio	Teste de retenção após exposição prolongada	Consolidação por reprodução em repouso; plasticidade fechada por padrão
Deriva térmica — o comportamento muda com a temperatura do voo	Médio	Simulação de cantos (etapa 3)	Referência de corrente compensada em temperatura; realimentação homeostática
Primeiro silício não funciona	Esperado	—	Tiny Tapeout antes de shuttle; estruturas de teste; parâmetros ajustáveis externamente

8.1 · Pontos de decisão

Momentos em que o resultado de uma etapa deve reabrir decisões já tomadas:

- **Após a etapa 2:** se a dispersão for alta, decidir entre transistores maiores (mais área, menos neurônios por chip) ou calibração individual (mais complexidade de controle). Essa decisão altera a arquitetura do chip.
- **Após a etapa 6:** o limite de vazão do barramento define quantos neurônios por chip fazem sentido. Esse número deve ser conhecido antes do layout.
- **Após a etapa 7:** se a demonstração funcionar, decidir se o projeto busca silício ou permanece em FPGA. FPGA é suficiente para muitas aplicações e evita todo o risco de fabricação.

9 · Estrutura de arquivos e trabalho com Claude Code

9.1 · Sobre a ferramenta

O Claude Code é uma ferramenta de linha de comando que trabalha com arquivos no computador do usuário. Ele não tem acesso a conversas anteriores nem à internet por padrão — trabalha sobre o que está na pasta do projeto. Por isso, o repositório de arquivos é a memória do projeto: o que não estiver escrito nele não existe para a ferramenta.

A prática recomendada é manter um arquivo de contexto na raiz do projeto (por convenção, `CLAUDE.md`), com o estado atual, as decisões tomadas e os próximos passos. Ele é lido automaticamente e evita reexplicar o projeto a cada sessão.

9.2 · Estrutura sugerida

```
drone-neuromorfico/
■■■ CLAUDE.md           # contexto do projeto, lido automaticamente
■■■ README.md          # visão geral e como rodar
■■■ docs/
■   ■■■ dossie.pdf      # este documento
■   ■■■ caderno.md      # registro de decisões e descartes
■   ■■■ decisoes.md     # log datado: o que mudou e por quê
■■■ spice/
■   ■■■ neuronio.cir    # netlist do neurônio
■   ■■■ models/         # modelos e PDK
■   ■■■ testbenches/    # f-I, Monte Carlo, cantos
■■■ scripts/
■   ■■■ run_sims.py     # executa a bateria de simulações
■   ■■■ plots.py        # gera os gráficos
■■■ resultados/         # dados brutos e figuras, datados
■■■ fpga/               # Verilog do roteador AER (etapa 6)
```

9.3 · O que colocar no CLAUDE.md

- Objetivo do projeto em duas ou três frases.
- Estado atual: qual etapa está concluída e qual está em andamento.
- Decisões já tomadas e que não devem ser reabertas sem motivo — por exemplo, 'um chip homogêneo, não chips especializados por modalidade'.
- Convenções: nomes de nós no SPICE, unidades, onde ficam os resultados.
- O que **não** fazer: erros já cometidos e descartados.

9.4 · Hábitos que preservam o projeto

- **Registre a data e o motivo de cada decisão.** Daqui a meses, a razão do descarte é mais valiosa que o descarte.
- **Versione tudo.** Um repositório git evita perder trabalho e permite comparar resultados entre versões do circuito.
- **Nunca sobrescreva resultados.** Nomeie os arquivos com data. Comparar a simulação de hoje com a de duas semanas atrás é frequentemente o que revela um erro.
- **Peça para derrubarem o resultado.** Um resultado que ninguém tentou quebrar não é um resultado.

Estado deste documento. Versão 1.0, setembro de 2026. A Parte 4 reflete simulações efetivamente executadas. As Partes 5 a 8 são planejamento e devem ser revisadas ao fim de cada etapa — em particular, o resultado da etapa 2 (Monte Carlo) pode alterar decisões de arquitetura descritas na Parte 5.