

Практическая работа №11

«Исследование триггеров»

Цель работы:

- изучение структуры и алгоритмов работы асинхронных и синхронных триггеров;
- исследование функций переходов и возбуждения основных типов триггеров;
- изучение взаимозаменяемости триггеров различных типов.

1. Теоретический блок:

1.1. Триггер – простейшая цифровая схема последовательного типа. В обычных комбинационных схемах состояние выхода Y в любой момент времени определяется только текущим состоянием входа X :

$$Y = F(X). \quad (1)$$

В отличие от них, состояние выхода последовательной схемы (цифрового автомата) зависит еще и от внутреннего состояния схемы Q :

$$Y = F(X, Q) \quad (2)$$

Другими словами, цифровой автомат является не только преобразователем, но и хранителем предшествующей и источником текущей информации (состояния). Это свойство обеспечивается наличием в схемах обратных связей.

Основой последовательных схем являются триггеры. Триггер имеет два устойчивых состояния: $Q=1$ и $Q=0$, поэтому его иногда называют бистабильной схемой. В каком из этих состояний окажется триггер, зависит от сигналов на входах триггера и от его предыдущего состояния, т. е. он имеет память. Можно сказать, что триггер является элементарной ячейкой памяти.

Тип триггера определяется алгоритмом его работы. В зависимости от алгоритма работы, триггер может иметь установочные, информационные и управляющие входы. Установочные входы, устанавливают состояние триггера независимо от состояния других входов. Входы управления разрешают запись данных, подающихся на информационные входы. Наиболее распространенными являются триггеры RS, JK, D и T-типов.

1.2. Триггер типа RS

RS-триггер – простейший автомат с памятью, который может находиться в двух состояниях. Триггер имеет два установочных входа: установки S (set – установка) и сброса R (reset — сброс), на которые подаются входные сигналы от внешних источников. При подаче на вход установки активного логического уровня триггер устанавливается в 1 ($Q = 1$, $Q = 0$), при подаче активного уровня на вход сброса триггер

устанавливается в 0 ($Q = 0$, $Q = 1$). Если подать на оба входа установки (возбуждения) пассивный уровень, то триггер будет сохранять предыдущее состояние выходов: $Q=0$ ($Q = 1$) либо $Q=1$ ($Q = 0$). Каждое состояние устойчиво и поддерживается за счет действия обратных связей.

Для триггеров этого типа является недопустимой одновременная подача активного уровня на оба входа установки, т. к. триггер по определению не может одновременно быть установлен в ноль и единицу. На практике подача активного уровня на установочные входы приводит к тому, что это состояние не может быть сохранено и невозможно определить, в каком состоянии будет находиться триггер при следующей подаче на установочные входы сигналов пассивного уровня.

На рис. 1 и 2 показаны два вида RS-триггеров, выполненных на элементах ИЛИ-НЕ и И-НЕ.




Рисунок 1. – Схема RS-триггера на элементах ИЛИ-НЕ.




Рисунок 2. – Схема RS-триггера на элементах И-НЕ.

1.3 JK-триггер

Триггер JK-типа имеет более сложную, по сравнению с RS -триггером, структуру и более широкие функциональные возможности. Помимо информационных входов J и K и прямого и инверсного выходов Q и \bar{Q} , JK-триггер имеет вход управления С (этот вход также называют тактирующим или счетным), а также асинхронные установочные R и S-входы.

Обычно активными уровнями установочных сигналов являются нули, как в схеме на рис. 2. Установочные входы имеют приоритет над остальными. Активный уровень сигнала на входе S устанавливает триггер в состояние $Q=1$, а активный уровень сигнала на входе R – в состояние $Q=0$, независимо от сигналов на остальных входах.

На рис.3 показан JK – триггер.




Рисунок 3. JK – триггер.

1.4 D-триггер

D-триггер имеет один информационный вход D (data – данные). Информация со входа D заносится в триггер по положительному перепаду импульса на счетном входе C и сохраняется до следующего положительного перепада на счетном входе триггера. Помимо счетного C и информационного D входов, триггер снабжен асинхронными установочными R и S входами. Установочные входы приоритетны. Они устанавливают триггер независимо от сигналов на входах C и D.

На рис.4 показан D – триггер.




Рисунок 4. D – триггер.

2. Порядок выполнения работы.

2.1 Исследование работы RS - триггера.

Соберите схему, изображенную на рисунке 2.




Рисунок 2.1. Схема работы RS - триггера.




Рисунок 2.2. Схема работы RS - триггера.

Задача:

- включите схему. Подайте на входы схемы все возможные комбинации уровней входных сигналов и наблюдая уровни сигналов на входах и выходе с помощью логических пробников, составьте таблицу истинности;
- по результатам эксперимента заполните таблицу функций возбуждения;
- для каждого перехода (изменения состояния или сохранения предыдущего) нарисуйте в отчете граф перехода.

2.2 Исследование работы JK - триггера.

Соберите схему, изображенную на рисунке 3.




Рисунок 3. Схема работы JK - триггера.

Задача:

- включите схему. Подайте на входы схемы все возможные комбинации уровней входных сигналов и наблюдая уровни сигналов на входах и выходе с помощью логических пробников, составьте таблицу истинности;
- по результатам эксперимента заполните таблицу функций возбуждения;
- для каждого перехода (изменения состояния или сохранения предыдущего) нарисуйте в отчете граф перехода.

2.3 Исследование работы D - триггера.

Соберите схему, изображенную на рисунке 3.




Рисунок 3. Схема работы D - триггера.

Задача:

- включите схему. Подайте на входы схемы все возможные комбинации уровней входных сигналов и наблюдая уровни сигналов на входах и выходе с помощью логических пробников, составьте таблицу истинности;
- по результатам эксперимента заполните таблицу функций возбуждения;

в) для каждого перехода (изменения состояния или сохранения предыдущего) нарисуйте в отчете граф перехода.

Реализация логических схем будет происходить на таких бесплатных онлайн-ресурсах, как:

1. <https://simulator.io/board>
2. <https://logic.ly/demo/>

Список литературы для самостоятельного изучения

1. Хеннесси, Дж. Л., Паттерсон, Д. А. Компьютерная архитектура: количественный подход. — 5-е изд. — М.: Вильямс, 2016. — 944 с.
2. Таненбаум, Э. Архитектура компьютера. Структурный подход. — 5-е изд. — СПб.: Питер, 2013. — 832 с.
3. Архитектура вычислительных систем [Электронный ресурс]: учебное пособие – Эл. изд. - Электрон. текстовые дан. (1 файл pdf: 77 с.). - Грейбо С.В., Новосёлова Т.Е., Пронькин Н.Н., Семёнычева И.Ф. 2019
4. Глушков В.М. Синтез цифровых автоматов. –М., Физматгиз, 1962г., - 476с.
5. Поспелов Д.А. Логические методы анализа и синтеза схем. М.: Энергия, 1974.-228 с.