Tesina di Architettura dei Sistemi di Elaborazione Gruppo 4

Milo Saverio - Mat. M63/XXXX Pommella Michele - Mat. M63/XXXX Trimaldi Davide - Mat. M63/XXXX

 $16~{\rm gennaio}~2018$

Indice

1	Min	imizzazione reti combinatorie]
	1.1	Traccia	 . 1
	1.2	Soluzione	 . 1
		1.2.1 Minimizzazione 1	 . 1
		1.2.2 Minimizzazione 2	 . 2
		1.2.3 Minimizzazione 3	 . 4
		1.2.4 Minimizzazione 4	 . 5
2	Ret	combinatorie con l'ausilio di SIS e Mapping Tecnologico	10
	2.1	Traccia	 . 10
	2.2	Soluzione	 . 10
		2.2.1 Descrizione in file blif	 . 10
		2.2.2 Esercizio 1	 . 14
		2.2.3 Esercizio 2	 . 15
		2.2.4 Esercizio 4	 . 17
3	Late	eh/Flip Flop	19
	3.1	Traccia	 . 19
	3.2	Latch RS	 . 19
		3.2.1 Schematico	 . 19
		3.2.2 Codice	 . 19
		3.2.2.1 RS Latch	 . 19
		3.2.3 Simulazione	
		3.2.3.1 Behavioral	
		3.2.3.2 Post-Sintesi	 . 20
	3.3	Latch RS abilitato	 . 21
		3.3.1 Schematico	 . 21
		3.3.2 Codice	 . 21
		3.3.2.1 RS Latch Clocked	 . 21
		3.3.3 Simulazione	 . 21
		3.3.3.1 Behavioral	 . 21
		3.3.3.2 Post-Sintesi	 . 22
	3.4	Latch D abilitato	
		3.4.1 Schematico	 . 23
		3.4.2 Codice	 . 23
		3.4.2.1 D_Latch_Clocked	

		3.4.3	Simulazi	one					 	 	 		 			23
			3.4.3.1	Behavioral .												
				Post-Sintesi												
	3.5	Latch														
	0.0	3.5.1		ico												
		3.5.1														
		ე.ე.∠														
		0 5 0	3.5.2.1	T_Latch .												
		3.5.3		one												
			3.5.3.1	Behavioral.												
		_		Post-Sintesi												
	3.6			ato												
		3.6.1		ico												
		3.6.2	Codice .						 	 	 		 			26
			3.6.2.1	JK_Latch .					 	 	 		 			26
		3.6.3	Simulazi	one					 	 	 		 			26
			3.6.3.1	Behavioral .					 	 	 		 			26
			3.6.3.2	Post-Sintesi					 	 	 		 			26
	3.7	Flip-F	lop D Edg	ge Triggered					 	 	 		 			27
		3.7.1	•	ico												
		3.7.2														
		31,1-	3.7.2.1	FlipFlop D												
		3.7.3		one \dots	_ ~											
		0.1.0	3.7.3.1	Behavioral .												
			3.7.3.1 $3.7.3.2$	Post-Sintesi												
	3.8	Flip F		aster-Slave .												
	5.0	3.8.1	-													
				ico												
		3.8.2														
		0.00		FlipFlop_RS	_											
		3.8.3		one												
			3.8.3.1	Behavioral.												
			3.8.3.2	Post-Sintesi					 	 	 		 			30
	ъ.		_	. •												0.0
4	_	•	7 segmei													32
	4.1															
	4.2	Soluzio														
		4.2.1	Schemati	ici												
			4.2.1.1	Display a 7 s	egmer	nti .			 	 	 		 		 •	32
			4.2.1.2	Struttura di	multip	olexi	ng 1	6x4		 	 		 			34
		4.2.2	Codice .						 	 	 		 		 •	35
			4.2.2.1	Clock Filter					 	 	 		 			35
			4.2.2.2	Anode Mana	ger .				 	 	 		 			36
			4.2.2.3	Cathode Ma	_											37
			4.2.2.4	Cathode en	0											39
			4.2.2.5	Display												44
	4.3	Simula														46
	4.4			FPGA												
		OTTTOOD I	. Ja Duaru						 	 	 	•	 	•		ΙJ

5	Clo	k Generator		52
	5.1	Traccia		52
	5.2	Soluzione		
	· -	5.2.1 Schematici		
		5.2.2 Codice		
	5.3	Simulazione		
	5.4	Sintesi su board FPGA		
	0.4	Sincest su board I'l GA	• •	აა
6	Scar	n Chain		54
	6.1	Traccia		54
	6.2	Soluzione		54
	· -	6.2.1 Schematici		
		6.2.2 Codice		
		6.2.2.1 Bit String Comparator		
	6.3	Simulazione		
	6.4	Sintesi su board FPGA		
	0.4	pintesi su board i i GA		50
7	Fini	te State Machine		57
	7.1	Traccia		57
	7.2	Soluzione		
	–	7.2.1 Schematici		
		7.2.2 Codice		
		7.2.2.1 Riconoscitore stringa		
	7.3	Simulazione		
	7.4	Sintesi su board FPGA		
	1.4	pintesi su board i i GA		0.0
8	Rip	ole Carry		67
	8.1	Traccia		67
	8.2	Soluzione		
		8.2.1 Schematici		
		8.2.2 Codice		
	8.3	Simulazione		
	8.4	Sintesi su board FPGA		
	0.1	pinecal au bould 11 Gir	• •	00
9	Car	ry Look Ahead		70
	9.1	Traccia		70
	9.2	Soluzione		70
		9.2.1 Schematici		
		9.2.2 Codice		70
		9.2.2.1 Bit String Comparator		70
	9.3	Simulazione		71
	9.4	Sintesi su board FPGA		
	9.4	Sincest su board I'l GA	• •	11
10	Car	ry Save		72
		Traccia		72
		Soluzione		
	10.2	10.2.1 Schematici		
		10.2.1 Sentimetrici	• •	1 4

		10.2.2	Codice 10.2.2.1 E															
	10.3	Simula	zione		_													
			su board F															
11		ry Sele																74
																		74
	11.2		ne															
			Schematici															74
		11.2.2	Codice															74
			11.2.2.1 E	,	_	-												74
			zione															75
	11.4	Sintesi	su board F	'PGA .				 			 	 •			 	٠	•	75
12			ore a 7 o _l	='														76
																		76
	12.2	Soluzio																76
			Schematici															76
		12.2.2	Codice															76
			12.2.2.1 E	,	_	_												76
			zione															78
	12.4	Sintesi	su board F	'PGA .				 		•	 	 •	 •	•	 	•	•	78
13		tiplicat																79
	13.1	Traccia						 			 				 			79
	13.2	Soluzio	ne					 			 				 			79
		13.2.1	Schematici					 		•	 				 			79
		13.2.2	Codice					 	 	•	 				 			79
			13.2.2.1 E	it String	g Con	npara	ator	 			 				 			79
			zione															80
	13.4	Sintesi	su board F	'PGA .				 			 	 •	 •	•	 			80
14	Divi	sori																81
	14.1	Traccia						 		•	 				 			81
	14.2	Soluzio	ne					 			 				 			81
		14.2.1	Schematici					 			 				 			81
		14.2.2	Codice															81
			14.2.2.1 E	3it String	g Con	npara	ator	 			 				 			81
	14.3	Simula	zione					 			 				 			83
	14.4	Sintesi	su board F	'PGA .				 			 				 			83
15	$\mathbf{U}\mathbf{A}\mathbf{I}$	RT																84
	15.1	Traccia						 			 		 		 			84
		Soluzio																84
			Schematici															84
			Codice															84
			15.2.2.1 E															

	15.3	Simulazione	6
		Sintesi su board FPGA	
16	GPI	O 8	7
10		Traccia	-
	16.2	Soluzione	8
		16.2.1 Schematico	8
		16.2.1.1 GPIO	8
		16.2.2 Codice	8
		16.2.2.1 Pad	8
		16.2.2.2 GPIO	9
	16.3	Sintesi su board FPGA	0
17	Firn	na digitale	1
		Traccia	1
		Soluzione	
		17.2.1 Schematici	
		17.2.2 Codice	
		17.2.2.1 Bit String Comparator	
	17.3	Simulazione	
		Sintesi su board FPGA	

Capitolo 1

Minimizzazione reti combinatorie

1.1 Traccia

Minimizzare le funzioni descritte dai seguenti ON-SET e DC-SET.

- 1. ON-SET={0, 2, 4, 8, 10, 11, 15}; DC-SET={7, 14}
- 2. ON-SET={0, 1, 2, 7, 8, 10, 15}; DC-SET={5, 9, 11}
- 3. ON-SET={1, 3, 5, 7, 8, 9, 11, 13, 14, 15}; DC-SET={2, 12}
- 4. Fuzione a più uscite F1, F2, F3, descritte rispettivamente da:
 - (a) ON-SET1= $\{0, 4, 8, 9, 14, 15\}$; DC-SET1= $\{1, 2, 5, 7\}$
 - (b) ON-SET2={0, 1, 7, 9, 11, 13}; DC-SET2={4, 12}
 - (c) ON-SET3= $\{7, 9, 10, 11, 15\}$; DC-SET3= $\{5, 12\}$

1.2 Soluzione

La minimizzazione delle funzioni sarà effettuata attraverso i differenti metodi indicati.

1.2.1 Minimizzazione 1

La prima funzione è stata minimizzata attraverso il metodo delle mappe di Karnaugh.

Si può generare la seguente tabella di verità a partire dalla definizione insiemistica:

X	Y	Z	V	F
0	0	0	0	1
0	0	0	1	0
0	0	1	0	1
0	0	1	1	0
0	1	0	0	1
0	1	0	1	0
0	1	1	0	0
0	1	1	1	_
1	0	0	0	1
1	0	0	1	0
1	0	1	0	1
1	0	1	1	1
1	1	0	0	0
1	1	0	1	0
1	1	1	0	_
1	1	1	1	1

ab	00 b	01	11	10
00	1			1
01	1		Ī	
11			1	- /
10	1		1	1

Individuando i sottocubi di area massima e gli implicanti primi essenziali, perveniamo alla funzione minimizzata:

$$F = \neg x \neg z \neg v + \neg y \neg v + xz$$

1.2.2 Minimizzazione 2

Al fine di minimizzare questa funzione è stato utilizzato il metodo di Quine Mc Cluskey.

CAPITOLO 1. MINIMIZZAZIONE RETI COMBINATORIE

Si può generare la seguente tabella di verità a partire dalla definizione insiemistica:

X	Y	Z	V	F
0	0	0	0	1
0	0	0	1	1
0	0	1	0	1
0	0	1	1	0
0	1	0	0	0
0	1	0	1	-
0	1	1	0	0
0	1	1	1	1
1	0	0	0	1
1	0	0	1	-
1	0	1	0	1
1	0	1	1	_
1	1	0	0	0
1	1	0	1	0
1	1	1	0	0
1	1	1	1	1

Seguiamo brevemente le fasi di espansione e copertura del metodo di minimizzazione applicato.

implicante	X	у	z	V	check
0	0	0	0	0	V
1	0	0	0	1	V
2	0	0	1	0	7/ V
8	1	0	0	0	√
5	0	1	0	1	√
9	1	0	0	1	✓ 0
10	1	0	1	0	✓
7	0	1	1	1	✓
11	1	0	1	1	1
15	1	1	1	1	√

implicante	X	у	Z	V	check
0,1	0	0	0	8	✓
0,2	0	0	11.	0	1
0,8	5	0	0	0	√
1,5	0	-5	0	1	a
1,9	4	0	0	1	
2,10	扩	0	1	0	\
8,9	1	0	0	_	(
8,10	13	0	-	0	1
5,7	0	1	-	1/	b
$9,\!11$	1	0	-	1/	1
10,11		0	1	Æ	V
7,15	닉	1	1/	1	c
11,15	1	-	1	1	d


implicante	X	у	Z	V	check
0,1,8,9	-	0	0	-	e
0,2,8,10	-	0	_	0	f
8,9,10,11	1	0	-	-	g

Individuati gli implicanti primi al termine della fase di espansione, si prosegue con la fase di copertura.

	0	1	2	7	8	10	15
a		X					
b				Χ			
c				Χ			X
d							X
e	Χ	Χ			Χ		
f	Χ		Χ		Χ	X	
g					X	X	



Discriminando gli implicanti primi essenziali primari (f) e secondari (c), questi ultimi mediante le regole di dominanza, si ottiene una tabella cliclica non ulteriormente riducibile. Applicando il metodo Branch&Bound in questo caso banale, si prosegue nella scelta dell'implicante e per il completamento della copertura. Questa scelta si basa sul costo in termini di letterali dei due implicanti, che individua e come l'implicante che consente la copertura a costo minimo.



Analogamente, tramite il metodo di Petrick, otteniamo la somma degli implicanti che coprono il mintermine in questione:

$$A + E = 1$$

Tra essi si effettua la medesima scelta dettata dal costo dei letterali. La funzione di uscita, dunque, è pari a:

$$F = c + e + f = yzv + \neg y \neg z + \neg y \neg v$$

1.2.3 Minimizzazione 3

Si prosegue nuovamente con metodo Quine Mc Cluskey.

Si può generare la seguente tabella di verità a partire dalla definizione insiemistica:

X	Y	Z	V	F
0	0	0	0	0
0	0	0	1	1
0	0	1	0	_
0	0	1	1	1
0	1	0	0	0
0	1	0	1	1
0	1	1	0	0
0	1	1	1	1
1	0	0	0	1
1	0	0	1	1
1	0	1	0	0
1	0	1	1	1
1	1	0	0	_
1	1	0	1	1
1	1	1	0	1
1	1	1	1	1

Attraverso la minimizzazione riusciamo ad ottenere un insieme di implicanti primi essenziali che coprono totalmente la funzione:

$$F = v + x \neg z + xy$$

1.2.4 Minimizzazione 4

Poiché non si ricade più nel caso a singola uscita, si è adottato il metodo di Quine Mc Cluskey per funzioni a più uscite. Esso consente il riuso di implicanti comuni a più funzioni, che non si avrebbe per semplice minimizzazione individuale.

Si può generare la seguente tabella di verità a partire dalla definizione insiemistica:

X	Y	Z	V	F1	F2	F3
0	0	0	0	1	1	0
0	0	0	1	-	1	0
0	0	1	0	-	0	0
0	0	1	1	0	0	0
0	1	0	0	1	-	0
0	1	0	1	-	0	_
0	1	1	0	0	0	0
0	1	1	1	-	1	1
1	0	0	0	1	0	0
1	0	0	1	1	1	1
1	0	1	0	0	0	1
1	0	1	1	0	1	1
1	1	0	0	0	-	_
1	1	0	1	0	1	0
1	1	1	0	1	0	0
1	1	1	1	1	0	1

Percorriamo l'applicazione del metodo che, rispetto al caso a singola uscita, presenta l'introduzione della maschera rappresentativa delle funzioni a cui l'implicante fa riferimento.



implicante	X	у	z	V	F1	F2	F3	check
0	0	0	0	0	1	1	0	✓
1	0	0	0	1	-	1	0	√
2	0	0	1	0	-	0	0	√
4	0	1	0	0	1	-	0	√
8	1	0	0	0	1	0	0	√
5	0	1	0	1	-	0	-	√
9	1	0	0	1	1	1	1	a
10	1	0	1	0	0	0	1	√
12	1	1	0	0	0	-	-	√
7	0	1	1	1	-	1	1	b
11	1	0	1	1	0	1	1	√
13	1	1	0	1	0	1	0	√
14	1	1	1	0	1	0	0	√
15	1	1	1	1	1	0	1	√

implicante	X	у	Z	V	F1	F2	F3	check
0, 1	0	0	0	-	1	1	0	c
0, 2	0	0	-	0	1	0	0	d
0, 4	0	-	0	0	1	1	0	e
0, 8	-	0	0	0	1	0	0	√
1, 5	0	-	0	1	-	0	0	√
1, 9	-	0	0	1	1	1	0	f
4, 5	0	1	0	-	1	0	0	V
4, 12	_	1	0	0	0	(9)	0	1
8, 9	1	0	0	-1	4	0	0	\ \ \
5, 7	0	1	-	15	1 26	0	1	g
9, 11	1	0	-11	1	0	1	_ 1	h
9, 13	1	-	0	1	0	1	0	i
10, 11	1	0	1	Q_{i}	0	0	1	1
12, 13	1	1	0	7/	0		-0-	m
7, 15	-	1	18	1	1	0	119	n
11, 15	1	- }	1	1	0	0		0
14, 15	1	1	1	Gi	1	0_	0	p

implicante	X	у	Z	v	F1	F2	F3	check
0, 1, 4, 5	0	-	0	Œ.		0	0	q
0, 1, 8, 9	-	0	0	1		0	0	r

Segue la fase di copertura con gli implicanti primi trovati. Essa viene effettuata con l'obiettivo di minimizzare il costo dei letterali.

			Ι	71					I	72					F3			costo
	0	4	8	9	14	15	0	1	7	9	11	13	7	9	10	11	15	
a				X						X				Χ				4
b									Χ				X					4
c	X						X	Χ										3
d	X																	3
e	X	Χ					X											3
f				X				Χ		X								3
g													X					3
h										X	Χ			Χ		X		3
i										X		X						3
l															X	X		3
m												X						3
n						X							X				X	3
О																X	X	3
р					X	X												3
q	X	Χ																2
r	X		X	X														2

	F1		F2			F3		costo
	4	0	1	13	7	9	15	
a						X		4
b					X			1
c		X	Х				Ph.	3
е	X	X					16	3
f			Χ		1		1	3
g					X	5.1		3
h					10	X		,1
i				X	5	1		3
m				X	4	/	킞	3
n				110	X		X	3
О					1:18		X	3
q	X			17				2

	F1	F2				F3		costo
1	4	0	1	13	7	9	15	
b	1/5	100			X			1
c		X	Χ					3
e	X	X	16					3
h		11/2		Ø.		X		1
i	Λ.	, 1	1	X				3
m	1 5	Ľ.	K	X				3
n		- 1	1/2	-31	X		X	3
q	X	99	N.	94				2

	F1	F2	costo
	4	13	
е	X		3
i		X	3
m		X	3
q	X		2

	F1	F2	costo
	4	13	STOP P
i	27	X	3
m	DES.	X	3
q	X	JA	2

1/2	F2	costo		
	13			
i	X	3		
m	X	3		

Si arriva ad una tabella ciclica, i cui implicanti presentano anche lo stesso costo. Per la minimizzazione si è scelto i, ottenendo:

$$F1 = r + p + q = \neg y \neg z + xyz + \neg x \neg z$$

$$F2 = b + h + c + i = \neg xyzv + x \neg yv + \neg x \neg y \neg z + x \neg zv$$

$$F3 = l + n + h = x \neg yz + yzv + x \neg yv$$



Capitolo 2

Reti combinatorie con l'ausilio di SIS e Mapping Tecnologico

2.1 Traccia

Utilizzare lo strumento automatico SIS per la minimizzazione di circuiti combinatori e il relativo mapping tecnologico.

2.2 Soluzione

Si farà riferimento agli esercizi del capitolo 1, definiti in file di formato blif per la minimizzazione ed il mapping tecnologico mediante SIS.

2.2.1 Descrizione in file blif


Di seguito verrano elencati i relativi file blif, con i quali è possibili minizzare automaticamente le funzioni sopra descritte.

CAPITOLO 2. RETI COMBINATORIE CON L'AUSILIO DI SIS E MAPPING TECNOLOGICO

In riferimento a 1.2.1

```
.model esercizio1
   .inputs a b c d
2
   .outputs f
3
   .names a b c d f
5
   0000 1
   0010 1
   0100 1
   1000 1
   1010 1
10
   1011 1
11
   1111 1
12
13
   .exdc
14
   .inputs a b c d
15
   .outputs f
16
17
   .names a b c d f
18
   0111 1
19
   1110 1
20
^{21}
   .end
^{22}
```

In riferimento a 1.2.2



CAPITOLO 2. RETI COMBINATORIE CON L'AUSILIO DI SIS E MAPPING TECNOLOGICO

In riferimento a 1.2.3

```
.model esercizio3
   .inputs a b c d
   .outputs f
   .names a b c d f
5
   0001 1
6
   0011 1
7
   0101 1
   0111 1
   1000 1
10
   1001 1
11
   1011 1
12
   1101 1
13
   1110 1
14
   1111 1
15
16
   .exdc
17
   .inputs a b c d
18
   .outputs f
19
20
   .names a b c d f
21
   0010 1
^{22}
   1100 1
^{23}
^{24}
   .end
```



In riferimento a 1.2.4

```
.model esercizio4
   .inputs a b c d
   .outputs f1 f2 f3
   .names a b c d f1
5
   0000 1
6
   0100 1
7
   1000 1
   1001 1
   1110 1
10
   1111 1
11
12
   .names a b c d f2
13
   0000 1
14
   0001 1
15
   0111 1
16
   1001 1
17
   1011 1
18
   1101 1
19
20
   .names a b c d f3
21
   0111 1
^{22}
   1001 1
^{23}
   1010 1
^{24}
   1011 1
   1111 1
26
27
   .exdc
28
   .inputs a b c d
29
   .outputs f1 f2 f3
30
31
   .names a b c d f1
^{32}
   0001 1
33
   0010 1
34
   0101 1
35
   0111 1
36
^{37}
   .names a b c d f2
38
   0100 1
39
   1100 1
40
41
   .names a b c d f3
42
   0101 1
43
   1100 1
44
45
   .end
46
```

2.2.2 Esercizio 1

La minimizzazione automatica restituisce lo stesso risultato di quella eseguita manualmente attraverso il comando full_simplify. Effettuando due diversi tipi di mapping, i valori di area e ritardo variano secondo le esigenze esposte.

Ciò è possibile perchè la libreria è fornita di diversi componenti, ma se la riduciamo ad un set funzionalmente completo, **And** e **Not** ad esempio, i risultati non variano.

2.2.3 Esercizio 2

Vogliamo mettere in evidenza in questo esempio come la tecnologia impatta sulle prestazioni di una rete combinatoria.

```
sis> read_blif C:\Users\Saverio\Desktop\ASE\sis\esercizio2.blif
sis> espresso
sis> write_eqn
INORDER = a b c d;
OUTORDER = f;
[920] = !b*!c;
[921] = b*c*d;
[922] = !b*!d;
[923] = ![920]*![921]*![922];
f = ![923];
```

Utilizzando espresso ritroviamo la medesima minimizzazione attuata manualmente col metodo di Quine Mc Cluskey. I costi della rete, in termini di numero di litterali Cl, numero di ingressi Ci, numero di porte Cp, sono Cl = 7; Ci = 10; Cp = 4. Vediamo come si comporta invece la rete con l' utilizzo della libreria menc. Ottimizzando l'area occupata:

```
sis> read_blif C:\Users\Saverio\Desktop\ASE\sis\esercizio2.blif
sis> map -W -n 0 -s
>>> before removing serial inverters <<<
# of outputs: 1
total gate area: 14.00
maximum arrival time: (9.30,9.30)
maximum po slack: (-9.30,-9.30)
minimum po slack: (-9.30,-9.30)
total neg slack: (-9.30,-9.30)
# of failing outputs: 1
>>> before removing parallel inverters <<<
# of outputs: 1
total gate area: 14.00
maximum arrival time: (9.30,9.30)
maximum po slack: (-9.30,-9.30)
minimum po slack: (-9.30,-9.30)
minimum po slack: (-9.30,-9.30)
# of failing outputs: 1
# of outputs: 1
total gate area: 14.00
maximum arrival time: (9.30,9.30)
maximum po slack: (-9.30,-9.30)
# of failing outputs: 1
total gate area: 14.00
maximum po slack: (-9.30,-9.30)
minimum po slack: (-9.30,-9.30)
minimum po slack: (-9.30,-9.30)
minimum po slack: (-9.30,-9.30)
minimum po slack: (-9.30,-9.30)
# of failing outputs: 1
sis> write_eqn
INORDER = a b c d;
OUTORDER = f;
[950] = !a*!b*!c*![975];
[1000] = !c + !b + !d;
[979] = !b*!d + ![1000];
f = [979] + [950];

Don't care:
INORDER = a b c d;
OUTORDER = f;
f = a*!b*!c*d + !a*b*!c*d + a*!b*c*d;
```

In questo caso i costi sono Cl = 9 - Ci = 13 - Cp = 5. I costi aumentano perchè SIS cerca di usare porte che occupano meno spazio, non curandosi dei tempi di commutazione e di propagazione dell'informazione lungo il path critico.

Ottimizzando il ritardo:

```
s1s> map -W -n<u>1 -s</u>
 of outputs:
                          20.00
total gate
                         (5.00,5.00)
(-5.00,-5.00)
maximum arrival time:
maximum po slack:
minimum po slack:
                          (-5.00, -5.00)
total neˈg slack:
# of failing outputs:
                         (-5.00,-5.00)
sis> write_eqn
INORDER = abcd;
             + ![1058] + ![1056] + ![1063];
             + !b + !c;
1083] = ![1059] + ![1056];
  = ![1083] + ![1079] + ![1077];
Don't care:
INORDER = a b c d;
OUTORDER = f;
 = a*!b*!c*d + !a*b*!c*d + a*!b*c*d;
```

Rilassando il vincolo di area ottieniamo prestazioni vicine a quelle di espresso: Cl = 9; Ci = 12; Cp = 4. Ciò è possibile perchè la libreria ha a disposizione un adeguato numero di componenti da utilizzare, situazione non sempre veritiera.



2.2.4 Esercizio 4

Proviamo ad applicare il rugged-script ad un rete multi-uscita:

```
sis> read_blif "C:\Users\Saverio\Desktop\ASE\Template Elaborato\esercizio01\listing\simulazione\esercizi
o4.blif"
sis> source -x script.rugged
sweep; eliminate -1; simplify -m nocomp; eliminate -1
sweep; eliminate 5; simplify -m nocomp
resub -a;fx; resub -a
sweep; eliminate -1
sweep; full simplify -m nocomp
sis> write_eqn
INORDER = abcd;
OUTORDER = f1 f2 f3;
f1 = a*b*c + !a*![321] + !b*!c;
f2 = d*!f1*f3 + a*!c*d + !a*!b*!c;
f3 = a*!b*[321] + b*c*d;
[321] = d + c;
Don't care:
INORDER = abcd;
OUTORDER = f1 f2 f3;
f1 = !a*!b*c*!d + !a*!b*!c*d + !a*b*!c*d + !a*b*c*d;
f2 = !a*b*!c*!d + a*b*!c*!d;
f3 = a*b*!c*!d + !a*b*!c*d;
sis> print_stats
esercizio4 pi= 4 po= 3 node= 4 latch= 0 lits(sop)= 24 lits(ff)= 23
```

La minimizzazione sub-ottima ottenuta con questo metodo euristico è simile a quella ricavata da Mc Cluskey multi-funzione, a conferma del fatto che il rugged-script si rivela una buona sequenza per le trasformazioni da applicare alla rete. Rimappiamo la nostra rete su un fpga avente componenti elementari a quattro ingressi.

```
sis> xl_imp -n 4
sis> xl cover -n 4
sis> write_eqn
INORDER = a b c d;
OUTORDER = f1 f2 f3;
f1 = !a*!c*!d + a*b*c + !b*!c;
f2 = a*!b*c*d + !a*b*c*d + a*!c*d + !a*!b*!c;
f3 = b*c*d + a*!b*d + a*!b*c;
Don't care:
INORDER = abcd;
OUTORDER = f1 f2 f3;
f1 = !a*!b*c*!d + !a*!b*!c*d + !a*b*!c*d + !a*b*c*d;
f2 = !a*b*!c*!d + a*b*!c*!d;
f3 = a*b*!c*!d + !a*b*!c*d;
sis> print_stats
```

Il mapping è stato possibile perchè il fan-in dei nodi della rete non è maggiore del numero di input di una cella. Al seguito di questa verifica, è stata effettuata la minimizzazione del numero di nodi della rete e l'associazione di questi alle celle Xilinx. Il numero di nodi utilizzati per sintetizzare la rete è diminuito e il numero di letterali è aumentato di 7 unità: un nodo è stato eliminato sostituendo la sua espressione nei nodi a valle. Ciò ha consentito un risparmio di area, in termini

CAPITOLO 2. RETI COMBINATORIE CON L'AUSILIO DI SIS E MAPPING TECNOLOGICO

di celle Xilinx, ed eventualmente anche di tempo, grazie ad una dipendenza più diretta dei nodi a valle dagli input primari.



Capitolo 3

Latch/Flip Flop

3.1 Traccia

Sviluppare i circuiti illustrati nel documento sui flip-flop. Eseguire per ciascun esercizio una simulazione comportamentale e post-sintesi, illustrando i passaggi salienti.

3.2 Latch RS

3.2.1 Schematico

Si è scelto di implementare il latch RS in logica 1-attiva con due porte NOR, questo implica che, quando S=1 e R=0, l'uscita Q è alta, che lo stato neutro degli ingressi è S=R=0 e quello non ammesso è S=R=1, il quale, seguito dal passaggio allo stato neutro, produce un'uscita non stabile e soggetta ad un transitorio, che può portare ad alee e quindi a corse. Dualmente, grazie alla simmetria del circuito, è possibile cambiare la logica in 0-attiva utilizzando due porte NAND.

3.2.2 Codice

3.2.2.1 RS_Latch

Questo componente è stato realizzato con un'architettura di tipo Structural, connettendo due componenti *nor_gate*, che non fanno altro che la NOR dei due ingressi. Le uscite di ogni porta nor viene poi retroazionata all'ingresso dell'altra porta.

Il componente in questione è osservabile a questo link: RS_Latch

3.2.3 Simulazione

3.2.3.1 Behavioral

In questo tipo di simulazione, viene modellato solo il comportamento funzionale del sistema, infatti le porte sono considerate ideali e quindi senza ritardo; per questo motivo quando provo ad utilizzare la configurazione degli ingressi non ammessa R=S=1 (che viola il vincolo logico $R \cdot S=0$ e quindi quello $Q=not(\neg Q)$) e poi nello stesso istante (80 ns) le abbasso entrambe , questo genera degli eventi oscillatori che producono cicli di delta cycle. Questi però non riusciamo ad osservarli in

simulazione poichè il tempo di simulazione non avanza e viene generato un errore che indica che si è raggiunto il limite di iterazioni, dovuto al fatto che il sistema non riesce a raggiungere uno stato stabile. Queste oscillazioni invece sono visibili nella simulazione Post-Map, in cui vengono introdotti i ritardi dei componenti di libreria ma non quelli relativi alle loro connessioni.




Figura 3.1: Simulazione del latch RS Behavioral

3.2.3.2 Post-Sintesi

La simulazione di Figura 3.2 rappresenta l'evoluzione del sistema in seguito all'operazione di Place & Route che, dopo aver utilizzato dei componenti della libreria Xilinx con i relativi ritardi dovuti ai tempi di commutazione, collega tali componenti, tenendo in considerazione i ritardi delle connessioni relative al routing effettuato. Proprio grazie a questi ritardi la simulazione continua e non si blocca come quella precedente quando gli ingressi passano dal valore R=S=1 a R=S=0, ma vengono introdotte delle asimmetrie nel circuito che portano le uscite ad assumere dei valori che rispettano i vincoli logici, nel nostro caso sono Q=1 e $\neg Q=0$ a 86 ns. Però è importante sottolineare che questi valori prodotti in uscita non sono deterministici, perchè generati da corse e quindi è preferibile non ottenerli rispettando il vincolo che proibisce l'utilizzo di entrambi gli ingressi alti.




Figura 3.2: Simulazione del latch RS Post-Route

3.3 Latch RS abilitato

3.3.1 Schematico

Questo tipo di latch deriva dal latch RS precedente, al quale si antepone una rete combinatoria formata da due porte AND, i cui ingressi sono R ed S e in più un segnale di abilitazione, che può essere un clock, ma che in nessun caso rende sincrona la rete.

3.3.2 Codice

$3.3.2.1 \quad RS_Latch_Clocked$

Tale componente è stato realizzato con un'architettura Structural, connettendo, tramite i due segnali $r_clocked$ ed $s_clocked$, le uscite di due porte AND, realizzate con il componente and_gate , agli ingressi R ed S del componente rs_latch visto precedentemente (componente RS_Latch). Ovviamente in ingresso alle porte AND ci saranno i segnali di set e reset, nonché un clock che funge da segnale di abilitazione.

Il componente in questione è osservabile a questo link: RS Latch Clocked

3.3.3 Simulazione

3.3.3.1 Behavioral

In Figura 3.3 è rappresentata la simulazione behavioral del latch RS abilitato, che si comporta come un normale latch RS quando il clock è alto, altrimenti mantiene lo stato precedente. Inoltre si osserva, come nel caso del latch RS, che la simulazione si ferma (in questo caso a 50 ns) e viene generato un errore che indica che si è raggiunto il limite di iterazioni. Tutto questo è dovuto al fatto che, avendo utilizzanto nel testbench, a 45 ns, la configurazione degli ingressi non ammessa R=S=1, vengono generate delle oscillazioni non osservabili in questo tipo di simulazione e che

probabilmente sono causate dal successivo abbassamento del segnale di clock alla soglia dei 50 ns, che porterebbe il sistema a conservare lo stato precedente forzando i valori di ingresso R=S=0.




Figura 3.3: Simulazione del latch RS abilitato Behavioral

3.3.3.2 Post-Sintesi

In Figura 3.4 è mostrata la simulazione Post-Route del sistema. Come si è verificato per il lactch RS, anche qui, utilizzando i componenti della libreria Xilinx e considerando i loro ritardi e quelli delle connessioni, si osserva che la simulazione continua e non si arresta, grazie al fatto che vengono forzati dei valori in uscita (Q=1 e \neg Q=0 a 55ns) dovuti all'asimmetria introdotta dopo l'operazione di Place & Route.




Figura 3.4: Simulazione del latch RS abilitato Post-Route

3.4 Latch D abilitato

3.4.1 Schematico

Il latch D abilitato può essere realizzato a partire da un latch RS abilitato i cui ingressi R ed S corrispondono al valore D in ingresso rispettivamente una volta negato tramite una porta NOT e una volta no. Questo latch permette di avere in uscita Q il valore D in ingresso, ma ritardato di un certo Δ .

3.4.2 Codice

3.4.2.1 D Latch Clocked

Questo componente è stato creato come un'architettura Structural a partire dal componente $rs_latch_clocked$ visto in precedenza (componente RS_Latch_Clocked). L'ingresso D viene collegato all'ingresso S del latch rs abilitato e viene utilizzato un segnale notd per negare D e collegarlo all'ingresso R.

Il componente in questione è osservabile a questo link: D latch Clocked

3.4.3 Simulazione

3.4.3.1 Behavioral

Come si nota dalla simulazione behavioral di Figura 3.5 quando D e il clock sono alti il segnale in uscita Q è alto, altrimenti o viene mantenuto lo stato precedente quando il clock è basso oppure quando D è basso e il clock è altro, sarà l'uscita $\neg Q$ ad essere alta. Anche in questo caso come in quelli precedenti, la simulazione si arresta a 40 ns a causa di un errore che indica il raggiungimento del limite di iterazioni dovuto alla generazione di cicli di delta cycle, che non permettono di giungere ad uno stato stabile.



Figura 3.5: Simulazione del latch D abilitato Behavioral

3.4.3.2 Post-Sintesi

In Figura 3.6 è rappresentata la simulazione Post-Route del componente. Grazie all'introduzione dei ritardi dei componenti della libreria Xilinx e a quelli relatvi ai collegamenti tra gli stessi, la simulazione è in grado di continuare senza bloccarsi; ovviamente questo comporta un ritardo nella generazione delle uscite che commutano un po' dopo il sollevamento del segnale di clock. Ad aumentare ulteriormente il ritardo è l'aggiunta della porta NOT, che aumenta ulteriormente il tempo di commutazione rispetto al latch RS abilitato.




Figura 3.6: Simulazione del latch D abilitato Post-Route

3.5 Latch T

3.5.1 Schematico

Il latch T può essere realizzato similmente al latch RS abilitato, solo che, in ingresso alle porte AND, vanno le uscite retroazionate al posto degli ingressi di reset e set e il segnale T che, quando è abilitato, non fa altro che commutare l'uscita Q.

3.5.2 Codice

3.5.2.1 T Latch

L'approccio utilizzato per la realizzazione di questo tipo di latch è quello strutturale, in base al quale, a partire dal componente RS_Latch visto in precedenza, sono state aggiunte due porte AND, in ingresso alle quali vanno il segnale T e le uscite Q e \neg Q del latch RS retroazionate. Per fare questo sono stati utilizzati quattro segnali: due (retro_q e retro_notq) utilizzati per le uscite del latch e altri due (retro_q_delayed e retro_notq_delayed) utilizzati per ritardare, tramite la parola chiave after, tali uscite in modo che possano essere utilizzate in ingresso alle porte AND, questo perchè altrimenti le uscite non riescono a commutare.

Il componente in questione è osservabile a questo link: T Latch

3.5.3 Simulazione

3.5.3.1 Behavioral

In figura 3.7 si osserva la simulazione Behavioral del latch_t. Così come si nota quando T è alto possono avvenire una o più commutazione delle uscite in base alla sua durata, infatti T dovrebbe essere alto per un tempo sufficientemente grande affinchè avvenga una commutazione ma sufficientemente piccolo affinchè non ne avvengano altre. Si noti inoltre, che quando T è basso, il sistema mantine lo stato precedente.




Figura 3.7: Simulazione del latch T Behavioral

3.5.3.2 Post-Sintesi

Nella simulazione Post-Sintesi invece, dato che la parola chiave after, usata precedentemente per permettere la commutazione delle uscite, non è sintetizzabile, allora le uscite non cambiano stato e permangono per tutta la durata della simulazione in uno stato "uninitialized".

3.6 Latch JK abilitato

3.6.1 Schematico

Il latch JK è strutturato in maniera simile al latch RS abilitato, ciò che cambia è che le porte AND prendono in ingresso le uscite retroazionate, così come avviene per il latch T, il clock e due segnali J e K. In base alla configurazione di questi due segnali cambia il funzionamento del latch, poiché se K=J=1, esso si comporta come un latch T, altrimenti si comporta come un latch RS in cui R=K e S=J.

3.6.2 Codice

3.6.2.1 JK_Latch

Questo tipo di componente è stato realizzato con un'architettura Structural, in cui si antepongono ad un latch RS (componente RS_Latch), due porte AND a tre ingressi, cioè il clock, K o J, e una delle due uscite retroazionata. Questo avviene tramite l'utilizzo di quattro segnali, ovvero q_feedback e notq_feedback, utilizzati per le uscite del latch RS, e q_feedback_delayed e notq_feedback_delayed, utilizzati per ritardare tali segnali, in modo che possano essere retroazionati in ingresso alle porte AND e quindi permettere la commutazione. Sono presenti inoltre due ingressi di clear e preset, messi in OR con le uscite delle porte AND, in modo da inizializzare il dispositivo, tramite i segnali in_latch_r e in_latch_s, messi in ingresso al latch RS. Il componente in questione è osservabile a questo link: JK Latch

3.6.3 Simulazione

3.6.3.1 Behavioral

In Figura 3.8 è rappresentata la simulazione Behavioral del funzionamento del latch JK abilitato. Si nota che, così come ci aspettiamo, quando J è alto, Q è alto, mentre quando K è alto, $\neg Q$ è alto; quando invece sia J che K sono alti, il sistema funziona come un latch T e quindi le uscite commutano un certo numero di volte, che dipende dalla durata dello stato J=K=1. Ovviamente quando sia J che K sono bassi oppure il clock è basso, il sistema permane nello stato precedente.




Figura 3.8: Simulazione del latch JK abilitato Behavioral

3.6.3.2 Post-Sintesi

Nella simulazione Post-Route di Figura 3.9 vengono utilizzati i componenti della libreria Xilinx con i relativi ritardi e quelli dovuti ai collegamenti tra gli stessi e quindi notiamo un certo delay nella commutazione delle uscite rispetto al caso Behavioral. Si nota inoltre che in seguito alla

fine della condizione in cui J=K=1, anzichè permanere in uno stato, le uscite commutano sempre, probabilmente a causa di alcune asimmetrie introdotte nel circuito dalla fase di sintesi.




Figura 3.9: Simulazione del latch JK abilitato Post-Route

3.7 Flip-Flop D Edge Triggered

3.7.1 Schematico

Un Flip-Flop D Edge Triggered che commuta sul fronte di discesa del clock può essere realizzato, così come si evince dalla Figura 3.10, attraverso 6 porte NOR opportunamente interconnesse. Quando il clock è alto, l'uscita delle porte G2 e G3 viene forzata a 0, quindi il latch 3 mantiene il proprio stato delle uscite e il latch 1 e il latch 2 seguono il valore D e \neg D rispettivamente. All'atto della transizione del clock dal valore alto a quello basso, i valori di D e \neg D vengono propagati agli ingressi del latch 3 e quindi in uscita. Considerando τ il ritardo di ogni porta, la rete impiega 5τ per commutare. Si noti inoltre, un ulteriore ingresso alla porta G2, che non è altro che l'uscita della porta G1 retroazionata; questo elemento, può sembrare ridondante, in realtà evita il presentarsi di un'alea che, all'atto della transizione del clock 1->0, causerebbe un valore inatteso all'uscita della porta G2, dovuto al ritardo di 3τ per propagare l'ingresso R1a, infatti l'uscita della porta G1 ha lo stesso valore dell'uscita della porta G3, solo che è possibile ottenerla con un ritardo pari solo a τ .




Figura 3.10: Schematico Flip-Flop D Edge Triggered

3.7.2 Codice

$3.7.2.1 \quad FlipFlop_D_edge$

Il Flip-Flop D Edge Triggered è stato realizzato con un'architettura Structural componendo 6 porte NOR, opportunamente connesse con dei segnali da G1 a G6 che rappresentano le uscite delle omonime porte. Si noti che per settare l'uscita della porta NOR G2, che ha tre ingressi, è stata applicata una porta NOT al risultato dell'OR tra l'uscita della porta G3, il clock e l'uscita della porta G1, utilizzata per eliminare l'alea.

Il componente in questione è osservabile a questo link: FlipFlop_D_Edge

3.7.3 Simulazione

3.7.3.1 Behavioral

Nella simulazione Behavioral di Figura 3.11 si osserva il funzionamento del Flip Flop D. Come si nota la commutazione delle uscite avviene in corrispondenza del fronte di discesa del clock in maniera istantanea, non avendo usato a questo livello i componenti della libreria Xilinx.




Figura 3.11: Simulazione del Flip-Flop D Edge Triggered Behavioral

3.7.3.2 Post-Sintesi

In Figura 3.14 è rappresetata una simulazione Post-Route del Flip-Flop D. Come c'era da aspettarsi, tenendo in considerazione i ritardi dei componenti utilizzati e quelli relativi al routing, la commutazione delle uscite non avviene istantanemente rispetto al fronte di discesa del clock, ma con un ritardo che è circa 6 ns, che quindi è in linea con il ritardo di 5τ predetto precedentemente. Si noti inoltre l'assenza di alee grazie all'aggiunta del collegamento dell'uscita della porta G1 all'ingresso della porta G2.




Figura 3.12: Simulazione del Flip-Flop D Edge Triggered Post-Route

3.8 Flip-Flop RS Master-Slave

3.8.1 Schematico

Un Flip-Flop RS Master-Slave viene realizzato collegando in cascata due latch RS abilitati da un segnale di clock nel caso del primo latch (master) è affermato, mentre nel caso del secondo (slave) è negato. Questo comporta che i due latch non funzionano contemporaneamente ma quando uno è attivo l'altro è disattivo e viceversa.

3.8.2 Codice

3.8.2.1 FlipFlop RS MS

Il componente flipflop_rs_ms è stato realizzato con un approccio Structural, poichè sono stati utilizzati due componenti rs_latch_clocked visti in precedeza (componente RS_Latch_Clocked), collegati tramite i due segnali q_master e notq_master che vanno in ingresso rispettivamente al set e al reset del latch slave. Infine è stata utilizzata una porta NOT per negare il segnale di clock che è stato poi collegato al secondo latch.

Il componente in questione è osservabile a questo link: FlipFlop RS MS

3.8.3 Simulazione

3.8.3.1 Behavioral

In Figura 3.13 viene mostrata la simulazione Behavioral quindi il funzionamento di questo tipo di circuito. Come si nota, quello che di fatto realizza è un flip-flop RS pilotato sul fronte di discesa del clock, in corrispondeza del quale avviene la commutazione delle uscite Q e ¬Q. In questo caso la simulazione continua fino alla fine poichè non è stata utilizzata la configurazione R=S=1 non ammessa e quindi non si sono generati eventi oscillatori.




Figura 3.13: Simulazione del Flip-Flop RS Master-Slave Behavioral

3.8.3.2 Post-Sintesi

Nella simulazione Post-Route di Figura 3.14, come nei casi precedenti notiamo che la commutazione delle uscite avviene con circa 5-6 ns di ritardo, dovuto all'utilizzo dei componenti della libreria Xilinx e ai ritardi dei loro collegamenti. Fortunatamente, in questo caso, il ritardo della porta NOT sembra non pregiudicare il funzionamento del sistema, infatti il master e lo slave funzionano alternativamente, cosa che potrebbe non accadere se il ritardo della porta NOT fosse troppo grande e quindi non si riuscisse a determinare l'uscita. Questo però è un caso limite poiché di solito il ritardo della porta NOT è un τ piccolissimo.




Figura 3.14: Simulazione del Flip-Flop RS Master-Slave Post-Route



Capitolo 4

Display a 7 segmenti

4.1 Traccia

Illustrare la realizzazione di un'architettura che consenta di mostrare su un array di 4 display a 7 segmenti un valore intero. Tale puo essere una parola da 16 bit, composta cioè di 4 cifre esadecimali, ciascuna espressa su di un nibble (4 bit). Sviluppare la traccia discutendo l'approccio di design adottato.

4.2 Soluzione

4.2.1 Schematici

4.2.1.1 Display a 7 segmenti

L'approccio di design adottato è rappresentato dallo schematico dell'architettura in figura 5.1.






Figura 4.1: Architettura del display a sette segmenti

Gli input sono rappresentati da: un segnale di clock, uno di reset in logica 0 attiva, le abilitazioni per le quattro cifre del display, i valori che le stesse cifre devono assumere e l'eventuale posizione dei punti da accendere. Gli output sono costituiti dai segnali degli anodi comuni ai sette segmenti, uno per ciascuna cifra, e dai segnali dei catodi, sette dei quali in riferimento ai segmenti della cifra in questione, l'ultimo relativo al punto ad essa associato.

Il segnale di clock è filtrato da un clock filter, che restituisce un segnale di hit a frequenza minore. Il clock permette, inoltre, il conteggio al contatore modulo 4, abilitato dal segnale di hit del clock filter. Il reset, se negato, consente il ripristino del clock filter e del contatore. L'uscita del contatore consente di selezionare una cifra del display ad ogni conteggio. Infatti, avendo le quattro cifre i catodi dei segmenti in comune, per mostrare un valore differente su ciascuna di esse è necessario un refresh del valore con una frequenza sufficientemente elevata.

I segnali di abilitazione permettono di decidere quali cifre del display utilizzare. Essi, in ingresso ad un multiplexer 4x1, sono selezionati dal contatore per considerare in ogni istante l'abilitazione legata alla cifra corrente. L'abilitazione così individuata identifica l'anodo relativo attraverso un demultiplexer 1x4, sempre tramite la selezione del contatore. Ad ogni conteggio, la cifra selezionata avrà anodo basso o alto, a seconda dei valori di abilitazione passati in ingresso.

I 16 bit di ingresso dei valori rappresentano i quattro nibble relativi alle quattro cifre del display. Una struttura di multiplexing seleziona, in riferimento ai valori di conteggio, il nibble relativo alla cifra corrente. I 4 bit del nibble entrano in un transcodificatore per la corretta accensione dei sette segmenti della cifra.

L'ottavo catodo della cifra è costituito dal punto ad essa associato. I quattro segnali di ingresso dei punti, infatti, decretano se il punto, associato alla cifra selezionata, debba essere acceso, o meno. Un multiplexer 4x1 seleziona, grazie al conteggio, il valore corretto da assegnare al punto della cifra corrente.

L'implementazione dell'architettura è stata realizzata mediante la rappresentazione RT Level di figura 4.2.




Figura 4.2: Display RTL Schematic

4.2.1.2 Struttura di multiplexing 16x4

Esplodiamo l'architettura che consente la selezione del nibble relativo alla cifra corrente del conteggio. Essa è realizzata mediante 4 multiplexer 4x1, ognuno dei quali riceve in ingresso un bit di pari peso dei nibble associati alle diverse cifre. L'ingresso di selezione è costituito dall'uscita del contatore.




Figura 4.3: Architettura di multiplexing 16x4

4.2.2 Codice

4.2.2.1 Clock Filter

Il clock filter riceve in ingresso un segnale di reset in logica 0 attiva per ritornare ad uno stato neutro in modo asincrono all'elaborazione del conteggio. Esso funge da divisore di frequenza, restituendo il segnale hit con una frequenza sottomultipla di quella del clock in ingresso. Il rapporto tra le due frequenze rappresenta il numero di conteggi da effettuare dopo il quale il filtro deve alzare hit (nemero di colpi di clock in un periodo di hit). Non si è potuto sfruttare un contatore modulo 2^N perché non è detto che il conteggio sia potenza di 2.

```
library IEEE;
  use IEEE.STD_LOGIC_1164.ALL;
2
  entity clock_filter is
4
    Generic ( freq_clock : NATURAL := 50000000;
5
           freq_hit : NATURAL := 250
6
       Port ( reset_n : in
                             STD_LOGIC;
              clk : in STD_LOGIC;
9
              hit : out STD_LOGIC
10
       );
11
  end clock_filter;
12
13
```

```
architecture Behavioral of clock_filter is
14
   constant freq_ratio : NATURAL := freq_clock/freq_hit;
15
  begin
16
   -- Ho bisogno di un contatore N
17
     hit_counter_n : process(clk, reset_n)
18
     variable count : NATURAL := 0;
19
     begin
20
       if reset n = '0' then
21
         count := 0;
22
         hit <= '0';
23
       elsif rising_edge(clk) then
24
         if count = (freq ratio-1) then
25
           count := 0;
26
           hit <= '1';
27
         else
28
           count := count + 1;
29
           hit <= '0';
30
         end if;
31
       end if;
32
     end process;
33
  end Behavioral;
```

Codice Componente 4.1: Definizione del componente Clock Filter

4.2.2.2 Anode Manager

Il gestore degli anodi utilizza una rete mux-demux per abilitare ad ogni conteggio l'anodo corretto. L'uscita del contatore rappresenta l'ingresso di selezione sia per il multiplexer, che per il demultiplexer. Gli ingressi di abilitazione entrano in un mux 4x1. L'uscita del multiplexer è posta in ingresso al demultiplexer. Lo stesso segnale di selezione garantisce che l'abilitazione sarà portata fino all'anodo a cui essa fa riferimento.

```
library IEEE;
  use IEEE.STD LOGIC 1164.ALL;
3
  entity anode_manager is
      Port ( counter : in STD_LOGIC_VECTOR (1 downto 0);
5
           en : in STD_LOGIC_VECTOR (3 downto 0);
         anodes : out STD_LOGIC_VECTOR (3 downto 0)
  end anode_manager;
9
10
  architecture structural of anode_manager is
1.1
12
  component muxn_1 is
13
    generic(address_width : natural := 3);
14
    port (
15
       SEL : in STD_LOGIC_VECTOR(address_width-1 downto 0);
16
      A : in STD_LOGIC_VECTOR(2**address_width-1 downto 0);
17
```

```
X : out STD_LOGIC
18
     );
19
   end component;
20
21
   component demux1_n is
^{22}
     generic(address_width : natural := 2);
23
     port (
24
25
       a : in std logic;
       sel : in std_logic_vector(address_width-1 downto 0);
26
       x : out std logic vector(2**address width-1 downto 0)
27
     );
28
   end component;
29
   for all : demux1_n use entity WORK.demux1_n(dataflow);
30
31
   signal enable_anode : STD_LOGIC := '0';
32
33
   begin
34
35
     inst_mux4_1 : muxn_1
36
       generic map ( address_width => 2 )
37
38
       port map ( SEL => counter,
                A => en,
39
                X => enable anode
40
              );
41
42
     inst_demux4_1 : demux1_n
43
       generic map ( address width => 2 )
44
       port map ( sel => counter,
45
                a => enable_anode,
46
                x => anodes
47
              );
48
49
   end structural;
50
```

Codice Componente 4.2: Definizione del componente Anode Manager

4.2.2.3 Cathode Manager

Il gestore dei catodi riceve in ingresso il conteggio, i valori che i catodi dei sette segmenti devono assumere e quelli del catodo dei punti. L'uscita è costituita dagli 8 segnali dei catodi. Il componente sfrutta la struttura di multiplexing descritta in 4.2.1.2. Per fare ciò riordina i valori di ingresso nel modo richiesto dalla batteria di mux 4x1. Il nibble così ottenuto entra nel transcodificatore, realizzato col componente cathode encoder, dal quale si ottengono i segnali dei catodi dei sette segmenti. Il segnale dell'ultimo catodo è ricavato dal multiplexing dei valori dei punti in ingresso: un mux 4x1 determina quale valore porre in uscita sul catodo.

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
```

```
entity cathode_manager is
4
       Port ( counter : in STD_LOGIC_VECTOR (1 downto 0);
5
           values : in STD_LOGIC_VECTOR (15 downto 0);
6
           dots : in STD_LOGIC_VECTOR (3 downto 0);
         cathodes : out STD_LOGIC_VECTOR (7 downto 0)
         );
  end cathode_manager;
10
11
  architecture structural of cathode_manager is
12
13
  component muxn_1 is
14
    generic(address_width : NATURAL := 3);
15
    port (
16
       SEL : in STD_LOGIC_VECTOR(address_width-1 downto 0);
17
       A : in STD_LOGIC_VECTOR(2**address_width-1 downto 0);
18
       X : out STD_LOGIC
19
    );
20
  end component;
^{21}
22
   component cathode_encoder is
23
24
       Port ( nibble : in STD_LOGIC_VECTOR (3 downto 0);
              cathodes : out STD_LOGIC_VECTOR (6 downto 0)
25
       );
26
  end component;
27
  for all : cathode_encoder use entity WORK.cathode_encoder(behavioral);
28
29
  signal nibble : STD_LOGIC_VECTOR (3 downto 0) := (others => '0');
30
  alias digit0 : STD_LOGIC_VECTOR(3 downto 0) is values(3 downto 0);
31
  alias digit1 : STD_LOGIC_VECTOR(3 downto 0) is values(7 downto 4);
32
  alias digit2 : STD_LOGIC_VECTOR(3 downto 0) is values(11 downto 8);
33
  alias digit3 : STD_LOGIC_VECTOR(3 downto 0) is values(15 downto 12);
34
  signal in_mux : STD_LOGIC_VECTOR (15 downto 0) := (others => '0'); --per
35
      ordinare i valori da porre in ingresso ai mux 4x1
36
  begin
37
38
    mux16_4 : for i in 0 to 3 generate
39
       in_mux((i*4+3) downto i*4) \le (digit3(i), digit2(i), digit1(i), digit0(i)
40
          ));
       -- i=0 --> in mux(3 downto 0)
41
       -- i=1 --> in mux(7 downto 4)
42
       -- i=2 --> in mux(11 downto 8)
43
       -- i=3 --> in_mux(15 downto 12)
44
       inst_mux4_1 : muxn_1
45
         generic map ( address_width => 2 )
46
         port map ( SEL => counter,
47
               A => in_mux((i*4+3) downto i*4),
48
               X => nibble(i)
49
              );
50
```

```
end generate;
51
52
     inst_encoder : cathode_encoder
53
       port map ( nibble => nibble,
54
               cathodes => cathodes (6 downto 0)
             );
56
57
     inst dots manager: muxn 1
58
       generic map ( address_width => 2 )
59
         port map ( SEL => counter,
60
                 A => dots,
61
                 X => cathodes(7)
62
               );
63
64
   end structural;
65
```

Codice Componente 4.3: Definizione del componente Cathode Manager

4.2.2.4 Cathode encoder

Questo componente effettua la funzione di transcodifica di un nibble nelle funzioni booleane dei sette segmenti. Esso, dunque, riceve in input un nibble e restituisce il valore assunto dai catodi dei sette segmenti.

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity cathode_encoder is
    Port ( nibble : in STD_LOGIC_VECTOR (3 downto 0);
        cathodes : out STD_LOGIC_VECTOR (6 downto 0)
);
end cathode_encoder;
```

Codice Componente 4.4: Interfaccia del componente Cathode Encoder

A scopo didattico, la sua implementazione è stata effettuata seguendo differenti approcci.

Behavioral Questo approccio comportamentale prevede, appunto, la specifica del comportamento dell'uscita in concomitanza a ciascuna combinazione degli ingressi mediante costrutto *case-when*. Sono state definite delle costanti per ogni caso al fine di migliorare la leggibilità.

```
architecture Behavioral of cathode_encoder is

constant digit0 : std_logic_vector(6 downto 0) := "10000000";

constant digit1 : std_logic_vector(6 downto 0) := "1111001";

constant digit2 : std_logic_vector(6 downto 0) := "0100100";

constant digit3 : std_logic_vector(6 downto 0) := "0110000";

constant digit4 : std_logic_vector(6 downto 0) := "0011001";

constant digit5 : std_logic_vector(6 downto 0) := "0010010";

constant digit6 : std_logic_vector(6 downto 0) := "0000010";
```

```
constant digit7 : std_logic_vector(6 downto 0) := "1011000";
10
   constant digit8 : std_logic_vector(6 downto 0) := "0000000";
1.1
   constant digit9 : std_logic_vector(6 downto 0) := "0010000";
12
   constant digitA : std_logic_vector(6 downto 0) := "0001000";
13
   constant digitB : std_logic_vector(6 downto 0) := "0000011";
   constant digitC : std_logic_vector(6 downto 0) := "1000110";
15
   constant digitD : std_logic_vector(6 downto 0) := "0100001";
16
   constant digitE : std_logic_vector(6 downto 0) := "0000110";
17
   constant digitF : std_logic_vector(6 downto 0) := "0001110";
18
19
   begin
20
     main_cathode : process(nibble)
21
     begin
22
       case nibble is
23
         when x"0" =>
24
           cathodes <= digit0;
25
         when x"1" =>
26
           cathodes <= digit1;</pre>
27
         when x"2" =>
28
           cathodes <= digit2;
29
         when x"3" =>
30
           cathodes <= digit3;
31
         when x"4" =>
32
           cathodes <= digit4;
33
         when x"5" =>
34
           cathodes <= digit5;
35
         when x"6" =>
36
           cathodes <= digit6;
37
         when x"7" =>
38
           cathodes <= digit7;
39
         when x"8" =>
40
           cathodes <= digit8;
41
         when x"9" =>
42
           cathodes <= digit9;
43
         when x"A" =>
44
           cathodes <= digitA;
45
         when x"B" =>
46
           cathodes <= digitB;
47
         when x"C" =>
48
           cathodes <= digitC;
49
         when x"D" =>
50
           cathodes <= digitD;
51
         when x"E" =>
52
           cathodes <= digitE;</pre>
53
         when x"F" =>
54
           cathodes <= digitF;</pre>
55
         when others =>
56
           cathodes <= (others => '1');
57
       end case;
58
```

```
end process;
end Behavioral;
```

Codice Componente 4.5: Architettura Behavioral del componente Cathode Encoder

Structural Questo approccio realizza il transcodificatore con 7 mux 8x1, mostrando l'utilizzo del multiplexer come rete universale. I 3 bit più significativi del nibble vanno a costituire l'ingresso di selezione dei multiplexer, mentre il bit meno significativo permette la codifica degli ingressi. In figura 4.4 viene rappresentato il caso per la funzione booleana del segmento A. Si assumono gli ingressi denominati come x, y, z, v, a partire dal bit più significativo.




Figura 4.4: Multiplexer 8x1 che realizza la funzione booleana del segmento A

Dopo la costruzione dei vettori degli ingressi per ogni multiplexer, si è definito un vettore di vettori per consentire una generazione della struttura mediante il costrutto for-generate.

```
architecture structural of cathode encoder is
1
    COMPONENT muxn_1
2
    generic(address_width : natural := 3);
3
    PORT (
      SEL : IN std_logic_vector(address_width-1 downto 0);
      A : IN std_logic_vector(2**address_width-1 downto 0);
      X : OUT std_logic
7
      );
8
    END COMPONENT;
9
  alias v : std_logic is nibble(0);
10
  constant width : natural := 3;
11
  signal in_A : std_logic_vector(7 downto 0) := (others => '1');
12
  signal in_B : std_logic_vector(7 downto 0) := (others => '1');
  signal in_C : std_logic_vector(7 downto 0) := (others => '1');
14
  signal in D : std logic vector(7 downto 0) := (others => '1');
15
  signal in_E : std_logic_vector(7 downto 0) := (others => '1');
16
  signal in_F : std_logic_vector(7 downto 0) := (others => '1');
17
  signal in_G : std_logic_vector(7 downto 0) := (others => '1');
18
  type array_bidim is array (6 downto 0) of std_logic_vector(7 downto 0);
19
  signal ingressi : array_bidim := (others => (others => '1'));
  begin
```

```
in_A(7 \text{ downto } 0) \le (0 => v, 1 => '0', 2 => not v, 3 => '0', 4 => '0', 5
22
          => v, 6 => v, 7 => '0');
      in_B(7 \text{ downto } 0) \le (0 \Rightarrow '0', 1 \Rightarrow '0', 2 \Rightarrow v, 3 \Rightarrow \text{not } v, 4 \Rightarrow '0', 5
23
          => v, 6 => not v, 7 => '1');
      in_C(7 \text{ downto } 0) \le (0 \Rightarrow '0', 1 \Rightarrow \text{ not } v, 2 \Rightarrow '0', 3 \Rightarrow '0', 4 \Rightarrow '0', 5
24
            => '0', 6 => not v, 7 => '1');
      in_D(7 \text{ downto } 0) \le (0 \Rightarrow v, 1 \Rightarrow '0', 2 \Rightarrow \text{ not } v, 3 \Rightarrow v, 4 \Rightarrow '0', 5 \Rightarrow
25
          not v, 6 => '0', 7 => v);
      in_E(7 \text{ downto } 0) \le (0 => v, 1 => v, 2 => '1', 3 => v, 4 => v, 5 => '0', 6
26
            => '0', 7 => '0');
      in_F(7 downto 0) <= (0 => v, 1 => '1', 2 => '0', 3 => '0', 4 => '0', 5 =>
27
          '0', 6 => v, 7 => '0');
      in_G(7 \text{ downto } 0) \le (0 \Rightarrow '1', 1 \Rightarrow '0', 2 \Rightarrow '0', 3 \Rightarrow v, 4 \Rightarrow '0', 5 \Rightarrow
          '0', 6 => not v, 7 => '0');
      ingressi <= (in_G, in_F, in_E, in_D, in_C, in_B, in_A);</pre>
29
30
      setteseg : for i in 0 to 6 generate
31
        Inst_muxn_1: muxn_1 GENERIC MAP(width) PORT MAP(
32
           SEL => nibble(3 downto 1),
33
           A => ingressi(i),
34
           X => cathodes(i)
35
        );
36
      end generate;
37
   end structural;
38
```

Codice Componente 4.6: Architettura Structural del componente Cathode Encoder

Dataflow Denominati gli ingressi come nel paragrafo precendete, si è provveduto a definire un file blif per la funzione multi-uscita dei sette segmenti. In tal modo è stata possibile una minimizzazione con SIS attraverso l'uso del rugged-script.

```
pi= 4
                                              latch= 0
                                                           lits(sop) = 132
                                                                                 lits(ff)=
                                                                                                96
               -x script.rugged
     source
 weep; eliminate
 segmenti
segmenti
             pi= 4
pi= 4
                       po= 7
po= 7
                                              latch= 0
latch= 0
                                                           lits(sop)= 132
lits(sop)= 132
                                                                                 lits(ff)=
lits(ff)=
                                node=
                       po=
                                node=
           -m nocomp
                       po = 7
                                          7
                                              latch= 0
                                                           lits(sop)=
                                                                           59
                                                                                 lits(ff)=
                                                                                                51
              pi= 4
                                node=
  iminate
             pi= 4
                                                           lits(sop)=
                       po= 7
                                              latch= 0
                                                                            59
                                                                                 lits(ff)=
                                                                                                51
                                node=
 segmenti
weep; eliminate
segmenti
segmenti
             pi= 4
pi= 4
                                                            lits(sop)=
lits(sop)=
                                                                            59
59
                                                                                 lits(ff)=
lits(ff)=
                       po=
                                node=
                                              latch= 0
                                          ż
                            ż
                                              latch= 0
                                node=
                       p_0 =
implify
                       po = 7
segmenti
                                node=
                                          7
                                              latch= 0
                                                            lits(sop)=
                                                                            59
                                                                                 lits(ff)=
                                                                                                51
                       po = 7
                                node=
                                              latch= 0
                                                            lits(sop)=
                                                                            59
                                                                                 lits(ff)=
                                                                                                51
segmenti
                                                                                 lits(ff)=
?segmenti
             pi= 4
                       po = 7
                                node=
                                          9
                                              latch= 0
                                                            lits(sop)=
                                                                            55
                                                                                                51
resub —a;
7segmenti
           sweep
                                                                                 lits(ff)=
lits(ff)=
                                                           lits(sop)=
lits(sop)=
                       po=
                                node=
                                              latch= 0
latch= 0
                       po=
segmenti
                                node=
liminate
              pi=
              pi= 4
pi= 4
                                              latch= 0
latch= 0
                                                            lits(sop)=
lits(sop)=
                       po=
                                                                                 lits(ff)=
lits(ff)=
7segmenti
                                node=
                       po= 7
 segmenti
                                 node=
                     nocomp
 ull_simplify
                                                            lits(sop)=
lits(sop)=
                                                                            55
55
 segmenti
                                 node=
                                              latch=
                                                       Ø
```

Figura 4.5: Funzione multi-uscita dei sette segmenti minimizzata col rugged-script

Ogni uscita è calcolata in base alla forma minimizzata della funzione corrispondente.

```
architecture dataflow of cathode encoder is
2
   alias x : std_logic is nibble(3);
3
   alias y : std_logic is nibble(2);
   alias z : std_logic is nibble(1);
5
   alias v : std_logic is nibble(0);
6
7
   -- generati dalla minimizzazione
   signal t7 : std_logic := '1';
9
   signal t8 : std_logic := '1';
10
   -- cathodes(i) non puo' essere usato per definire un'altra uscita, essendo
11
      un segnale di output
   signal A : std logic := '1';
12
   signal B : std_logic := '1';
13
   signal C : std_logic := '1';
14
   signal D : std_logic := '1';
15
   signal E : std_logic := '1';
16
   signal F : std_logic := '1';
17
   signal G : std_logic := '1';
18
19
  begin
20
     t7 \ll (not z) or (not y);
21
     t8 \le (not x) and (not y);
22
23
     cathodes (0) <= A;
24
     cathodes(1) <= B;
25
```

```
cathodes(2) <= C;
26
      cathodes (3) \le D;
27
      cathodes (4) <= E;
28
      cathodes (5) \ll F;
29
      cathodes(6) <= G;
30
31
      A \le (v \text{ and } (not E) \text{ and } t7) \text{ or } ((not z) \text{ and } E \text{ and } G) \text{ or } ((not v) \text{ and } E);
32
      B \le (v \text{ and (not } E) \text{ and (not } F)) \text{ or (y and (not D) and (not F));}
33
      C \le ((not E) \text{ and } (not G) \text{ and } t8) \text{ or } (x \text{ and } y \text{ and } (not A));
34
      D \le ((not y) and z and (not v) and (not C)) or (v and (not t7)) or (A and
35
      E \le ((not y) and (not z) and v) or ((not x) and y and (not z)) or ((not x)
36
           ) and v);
      F \le ((not z) \text{ and } A \text{ and } (not E)) \text{ or } (E \text{ and } t8) \text{ or } ((not y) \text{ and } C);
37
      G \le (y \text{ and (not } z) \text{ and (not } v) \text{ and (not } E)) \text{ or ((not } z) \text{ and t8) or (E and } v)
38
             (not t7));
```

Codice Componente 4.7: Architettura Dataflow del componente Cathode Encoder

4.2.2.5 Display

Il display non fa altro che realizzare la struttura descritta in 4.2.1.1. Sono infatti istanziati e collegati nel modo descritto i componenti cui abbiamo fatto riferimento.

```
library IEEE;
  use IEEE.STD_LOGIC_1164.ALL;
3
  entity display is
4
                 freq_clock : NATURAL := 50000000;
    Generic (
5
           freq_hit : NATURAL := 250
           );
               rst_n : in STD_LOGIC;
     Port (
         clock : in STD_LOGIC;
         en : in STD_LOGIC_VECTOR (3 downto 0);
10
         values : in STD_LOGIC_VECTOR (15 downto 0);
11
         dots : in STD_LOGIC_VECTOR (3 downto 0);
12
         anodes : out STD_LOGIC_VECTOR (3 downto 0);
13
         cathodes : out STD_LOGIC_VECTOR (7 downto 0)
14
         );
15
  end display;
16
17
  architecture structural of display is
18
19
  component counter_mod2n is
20
    generic ( width : NATURAL := 2);
^{21}
    port ( en : in STD_LOGIC;
22
         reset_n : in STD_LOGIC;
23
                  STD_LOGIC;
         clk : in
24
                 STD_LOGIC_VECTOR (width-1 downto 0)
25
```

```
);
26
   end component;
27
28
   component clock_filter is
29
     Generic (
                  freq_clock : NATURAL := 50000000;
30
              freq_hit : NATURAL := 250
31
          );
32
33
       Port ( reset_n : in STD_LOGIC;
               clk : in STD_LOGIC;
34
              hit : out STD LOGIC
35
       );
36
   end component;
37
38
   component cathode_manager is
39
       Port ( counter : in STD_LOGIC_VECTOR (1 downto 0);
40
           values : in STD_LOGIC_VECTOR (15 downto 0);
41
           dots : in STD_LOGIC_VECTOR (3 downto 0);
42
         cathodes : out STD_LOGIC_VECTOR (7 downto 0)
43
         );
44
   end component;
45
46
   component anode_manager is
47
       Port ( counter: in STD LOGIC VECTOR (1 downto 0);
48
           en : in STD_LOGIC_VECTOR (3 downto 0);
49
         anodes : out STD LOGIC VECTOR (3 downto 0)
50
         );
51
   end component;
52
53
54
   signal hit : STD_LOGIC := '0';
55
   signal sel: STD_LOGIC_VECTOR(1 downto 0) := (others => '0');
56
57
  begin
58
     inst_clk_fliter : clock_filter
59
       generic map ( freq_clock => freq_clock,
60
                freq_hit => freq_hit )
61
       port map ( reset_n => rst_n,
62
             clk => clock,
63
             hit => hit
64
             );
65
     inst_counter : counter_mod2n
66
       generic map ( width => 2 )
67
       port map ( en => hit,
68
             reset_n => rst_n,
69
             clk => clock,
70
             q \Rightarrow sel
71
72
             );
73
     inst_cathode_manager : cathode_manager
74
```

```
port map ( counter => sel,
75
              values => values,
76
              dots => dots,
77
              cathodes => cathodes
78
              );
79
80
     inst_anode_manager : anode_manager
81
       port map ( counter => sel,
82
              en => en,
83
              anodes => anodes
84
              );
85
86
   end structural;
```

Codice Componente 4.8: Definizione del componente Display

4.3 Simulazione

Per la simulazione sono state valutate differenti configurazioni degli ingressi mediante il costrutto for-loop.

```
-- Stimulus process
1
      stim_proc: process
2
      begin
       rst_n <= '0';
         -- hold reset state for 100 ns.
         wait for 100 ns;
         wait for clock_period*10;
9
         -- insert stimulus here
10
       for t in std_logic range '0' to '1' loop
11
         rst_n <= not t;
12
         for i in 0 to 2 loop
13
           en <= std_logic_vector(to_unsigned(i*4, 4));</pre>
14
           dots <= std_logic_vector(to_unsigned(i*4, 4));</pre>
15
           -- i = 0 --> en = dots = 0000
16
           -- i = 1 --> en = dots = 0100
17
           -- i = 2 --> en = dots = 1000
1.8
           for j in 1 to 2 loop
19
             values <= std_logic_vector(to_unsigned(j*8, 16));</pre>
20
              -- j = 1 --> values = 0000 0000 0000 1000
21
              -- j = 2 --> values = 0000 0000 0001 0000
22
              wait for freq_clock/freq_hit*clock_period*4; -- per osservare un
23
                 ciclo del contatore
           end loop;
24
         end loop;
^{25}
       end loop;
26
```

```
27
28  wait;
29  end process;
30
31  END;
```

Codice Componente 4.9: Simulazione del componente Display

Di seguito il segnale values sarà rappresentato in esadecimale. In figura 4.6 osserviamo come al variare di values segue la commutazione del segnale cathodes in modo coerente al conteggio. Quando infatti il valore di ingresso è pari a x"0008", al primo conteggio i catodi seguono l'ingresso diverso per la prima cifra. Analogamente per la seconda cifra quando il valore di ingresso è pari a x"0010".




Figura 4.6: Simulazione del display: i catodi seguono correttamente il valore di ingresso per i sette segmenti delle diverse cifre

In figura 4.7 notiamo che, al variare di *en* e *dots*, segue la commutazione di *anodes* e *cathodes*, coerentemente al valore di conteggio. Quando, infatti, i segnali di abilitazione e dei punti sono pari a x"0100", al conteggio associato alla terza cifra seguono nella commutazione anche il relativo anodo e il catodo che rappresenta il punto.



Figura 4.7: Simulazione del display: gli anodi seguono correttamente i valori di abilitazione; il catodo del punto segue correttamente i valori dei punti

Con rst_n pari a 0, ovvero il segnale di reset attivo, il conteggo si blocca alla prima cifra. Osserviamo in figura 4.8 che le uscite segnano identicamente i valori relativi alla prima cifra, indipendentemente dalla variazione degli altri ingressi. Esse infatti non sono sensibili alle variazioni di en e dots sulla terza cifra ("0100"), ma notiamo una commutazione al variare di values sulla prima cifra (x"0008").



Figura 4.8: Simulazione del display: il reset basso blocca il conteggio alla prima cifra

4.4 Sintesi su board FPGA

La soluzione adottata per interfacciare il design con la board fa uso di una semplice unità di controllo. Essa consente di ricevere i valori di input tramite gli interruttori della board, e caricarli nei registri relativi mediante i pulsanti.

```
entity display_cu is
     Generic ( freq_clock : NATURAL := 50000000;
2
             freq_hit : NATURAL := 250
            );
      Port ( clock : in
                          STD LOGIC;
5
              reset : in
                          STD LOGIC;
              loader : in STD_LOGIC_VECTOR (2 downto 0);
              input_byte : in STD_LOGIC_VECTOR (7 downto 0);
              anodes_n : out STD_LOGIC_VECTOR (3 downto 0);
9
                              STD_LOGIC_VECTOR (7 downto 0)
              cathodes : out
10
          );
11
  end display_cu;
12
```

Codice Componente 4.10: Entità della Control Unit

Il segnale di *clock* è associato al clock della board, il *reset* ed i tre bit di *loader* sono associati ai quattro pulsanti, *input_byte* agli otto interruttori, *anodes_n* ai quattro anodi e *cathodes* agli otto catodi. Sono utilizzate tre batterie di otto flip flop D edge triggered per salvare l'input nel giusto registro a seconda del pulsante premuto. Esse, infatti, hanno per abilitazione ciascuna un differente bit di *loader*, e quindi un differente pulsante. Il reset negato ed i vari registri sono poi collegati al display. Per i punti, il registro è collegato al display in forma negata. Ciò perché sono presi in input i punti da abilitare, abilitazione che corrisponde a valle ad un abbassamento del catodo relativo. Infine, si noti che gli anodi della board sono associati al valore negato di quelli in uscita dal display: essi sono pilotati con una logica 0 attiva.

```
architecture Structural of display_cu is
1
2
  component display is
    Generic ( freq_clock : NATURAL := 50000000;
            freq_hit : NATURAL := 250
           );
6
     Port ( rst n : in STD LOGIC;
          clock : in STD_LOGIC;
             en : in STD_LOGIC_VECTOR (3 downto 0);
9
             values : in STD_LOGIC_VECTOR (15 downto 0);
10
             dots : in STD_LOGIC_VECTOR (3 downto 0);
11
             anodes : out STD_LOGIC_VECTOR (3 downto 0);
1\,2
             cathodes : out STD_LOGIC_VECTOR (7 downto 0)
13
         );
14
  end component;
15
16
  component edge_triggered_d_n is
17
    Generic ( width : NATURAL := 4);
18
      Port ( d : in STD_LOGIC_VECTOR (width-1 downto 0);
19
```

```
clk : in STD_LOGIC;
20
              reset_n : in STD_LOGIC;
21
              en : in STD_LOGIC;
22
              q : out STD_LOGIC_VECTOR (width-1 downto 0)
23
          );
24
   end component;
25
26
   signal reset n : STD LOGIC := '1';
27
  alias loader_values : STD_LOGIC_VECTOR(1 downto 0) is loader(1 downto 0);
28
  alias loader en dots : STD LOGIC is loader(2);
29
  signal values_reg : STD_LOGIC_VECTOR(15 downto 0) := (others => '0');
30
   signal en_dots_reg : STD_LOGIC_VECTOR(7 downto 0) := (others => '0');
31
   alias dots_reg : STD_LOGIC_VECTOR(3 downto 0) is en_dots_reg(3 downto 0);
32
   alias en_reg : STD_LOGIC_VECTOR(3 downto 0) is en_dots_reg(7 downto 4);
33
   signal dots_cathode_values : STD_LOGIC_VECTOR(3 downto 0) := (others => '1')
34
   signal anodes : STD_LOGIC_VECTOR(3 downto 0) := (others => '0');
35
36
  begin
37
     reset_n <= not reset;
38
39
     dots_cathode_values <= not dots_reg;</pre>
     anodes_n <= not anodes;</pre>
40
41
     edge_triggered_lsbvalues : edge_triggered_d_n
42
       Generic map (width => 8)
43
       Port map (
44
                d => input_byte,
45
                clk => clock,
46
                reset_n => reset_n,
47
                en => loader_values(0),
48
                q => values_reg(7 downto 0)
49
             );
50
51
     edge_triggered_msbvalues : edge_triggered_d_n
52
       Generic map (width => 8)
53
       Port map (
54
                d => input_byte,
55
                clk => clock,
56
                reset n => reset n,
57
                en => loader_values(1),
58
                q => values_reg(15 downto 8)
59
             );
60
61
     edge_triggered_en_dots : edge_triggered_d_n
62
       Generic map (width => 8)
63
       Port map (
64
                d => input_byte,
65
                clk => clock,
66
                reset_n => reset_n,
67
```

```
en => loader_en_dots,
68
                q => en_dots_reg
69
              );
70
71
     inst_display : display
72
       Generic map( freq_clock => freq_clock,
73
                 freq_hit => freq_hit
74
75
       Port map (
76
              rst_n => reset_n,
77
              clock => clock,
78
              en => en_reg,
79
              values => values_reg,
80
              dots => dots_cathode_values,
81
              anodes => anodes,
82
              cathodes => cathodes
83
              );
84
85
   end Structural;
86
```

Codice Componente 4.11: Architettura della Control Unit



Capitolo 5

Clock Generator

5.1 Traccia

Illustriamo come un DCM, posso essere sostituito al clock_filter del Display a 7 segmenti, per avere un segnale di abilizatione, per sostiturlo al clock_filter utilizzato nell' esercizio precedente.

5.2 Soluzione

Utilizzando il wizard di xilinx per la creazione degli ip core, possiamo chiedere di creare un DCM che con un a frequenza in input di 50 MHz ci restituisca in uscita un segnale periodico con frequenza di 5 MHz, la frequenza desiderata è molto alta rispetto a quella che basterebbe per visualizzare le cifre sul display, infatti si notano alcuni sfarfalii, si potrebbe risolvere utilizzando una struttura a doppio DCM, per far si che il numero di possibili frequenze a disposizioni aumentino, ci accontentiamo della soluzione ad un singolo DCM essendo le cifre visibili sul display.



5.2.1 Schematici




Figura 5.1: Architettura del display a sette segmenti

- **5.2.2** Codice
- 5.3 Simulazione
- 5.4 Sintesi su board FPGA

Capitolo 6

Scan Chain

6.1 Traccia

Progettare una cella di un comparatore a maggioranza (magnitude comparator) ad 1 bit la cui tabella di verità è riportata in fig.17.1. La sintesi è basata sull'uso di una porta NXOR come mostrato in fig.

Truth Table					
	Inp	uts	Outputs		
	В	Α	A > B	A = B	A < B
	0	0	0	1	0
	0	1	1	0	0
	1	0	0	0	1
	1	1	0	1	0

Figura 6.1: Tabella di verità magnitude comparator

Descrivere il circuito in VHDL e simularlo nell'ambiente Xilinx ISE costruendo un ambiente di test per verificarne tutte le funzionalità e gli aspetti di tempificazione.

6.2 Soluzione

6.2.1 Schematici

6.2.2 Codice

6.2.2.1 Bit String Comparator

Il componente Top Module è ottenuto con costrutto *Generate* e le connessioni sono fatte sfruttando tre array monodimensionali (aGT, aLT, aEQ).

I valori MSB di questi array sono posti a (0,0,1) rispettivamente per garantire che sui bit più significativi della stringa in ingresso sia fatta una comparazione assoluta, e non relativa.

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
```

```
entity bit_string_comparator is
4
   GENERIC(N: Integer:=4);
5
       Port ( a : in STD_LOGIC_VECTOR (N-1 downto 0);
6
              b : in STD_LOGIC_VECTOR (N-1 downto 0);
              aGTb : out
                           STD_LOGIC;
              aEQb : out
                            STD_LOGIC;
              aLTb : out
                            STD_LOGIC);
10
11
   end bit_string_comparator;
12
   architecture Structural of bit_string_comparator is
13
14
   component bit_comparator_comp
15
       Port ( a : in STD_LOGIC;
16
              b : in STD_LOGIC;
17
              aEQ_INb : in STD_LOGIC;
18
              aLT_INb : in STD_LOGIC;
19
              aGT_INb : in STD_LOGIC;
20
              aEQb : out STD_LOGIC;
^{21}
              aLTb : out
                           STD_LOGIC;
22
              aGTb : out
                           STD_LOGIC);
23
   end component bit_comparator_comp;
24
^{25}
   for all: bit_comparator_comp use entity WORK.bit_comparator(Dataflow);
26
27
  signal aGT, aLT, aEQ: STD_LOGIC_VECTOR(N downto 0); --Array di GT, LT ed EQ
28
      per la propagazione
  begin
29
  aGT(N)<='0';
30
  aLT(N) <= '0';
31
  aEQ(N) <='1'; --Altrimenti non vengono riconosciute mai come uguali!!!
32
33
  aGTb \le aGT(0);
34
  aEQb \le aEQ(0);
35
  aLTb \le aLT(0);
36
^{37}
  one bcc: for i in N-1 downto 0 GENERATE begin
38
    bit_comparator: bit_comparator_comp port map(a(i), b(i), aEQ(i+1), aLT(i
39
        +1), aGT(i+1), aEQ(i), aLT(i), aGT(i));
   end GENERATE one bcc;
40
41
  end Structural;
42
```

Codice Componente 6.1: Definizione del componente Bit String Comparator Generic

6.3 Simulazione

6.4 Sintesi su board FPGA



Capitolo 7

Finite State Machine

7.1 Traccia

Si voglia realizzare un macchina a stati finiti che permetta di riconoscere una stringa di bit, di dimensione generica.

7.2 Soluzione

La macchina è composta semplicente da quattro stati: idle, in cui la macchina permane fintantoché non viene avviata la procedura di riconoscimento; carica_stringa, in cui viene salvato in una scan chain il valore della stringa da riconoscere; shifting, in cui viene fatto shiftare il bit della stringa e far si ponga in uscita alla scan_chain; riconosci_bit, si determina se il bit in uscita della scan_chain è uguale al bit della stringa da riconoscere (quest' ultimo identificato dal valore di un contatore che opportunamente identifica il valore del bit da confrontare): se i due bit sono uguali, si procedere allo shifting ed al riconoscimento fino a quando non vengono confrontati tutti i bit ed un segnale indica che la stringa riconosciuta è proprio quella voluta; altrimenti viene abilitato un segnale che indica il fallimento della comparazione indicando la dissimilirità della stringa messa in ingresso da quella che si vuole riconoscere.

7.2.1 Schematici




Figura 7.1: Architettura del display a sette segmenti

7.2.2 Codice

7.2.2.1 Riconoscitore stringa

```
-- Company:
-- Engineer:
-- Create Date: 11:08:38 12/27/2017
-- Design Name:
-- Module Name: riconoscitore_stringa - Behavioral
-- Project Name:
-- Target Devices:
-- Tool versions:
-- Description:
```

```
12
   -- Dependencies:
13
14
    - Revision:
15
   -- Revision 0.01 - File Created
   -- Additional Comments:
18
19
  library IEEE;
20
  use IEEE.STD_LOGIC_1164.ALL;
21
  use IEEE.math_real.all;
22
   -- Uncomment the following library declaration if using
23
   -- arithmetic functions with Signed or Unsigned values
24
  use IEEE.NUMERIC_STD.ALL;
25
26
   -- Uncomment the following library declaration if instantiating
27
   -- any Xilinx primitives in this code.
28
   --library UNISIM;
29
   --use UNISIM. VComponents.all;
30
31
   entity riconoscitore_stringa is
32
      generic(width: NATURAL:=8);
33
       Port ( clk : in STD_LOGIC;
34
           start: in STD_LOGIC;
35
           reset : in STD_LOGIC;
36
           data : in STD_LOGIC_VECTOR(width-1 downto 0);
37
           data_in : in STD_LOGIC;
38
           stop : in STD_LOGIC;
39
           i: in STD_LOGIC_VECTOR(natural(ceil(log2(real(width)))) downto 0);
40
              shift : out STD_LOGIC;
41
              en_i : out STD_LOGIC;
42
           en_c : out STD_LOGIC;
43
           bad: out STD_LOGIC;
44
           correct: out STD_LOGIC);
45
   end riconoscitore_stringa;
46
47
  architecture Behavioral of riconoscitore_stringa is
48
   type state is (idle, riconosci_bit, shifting, carica_stringa);
49
   signal current_state : state;
50
   signal n:STD_LOGIC_VECTOR(natural(ceil(log2(real(width)))) downto 0):=(
51
      others=>'0');
  begin
52
   change_state: process (clk, reset)
53
54
       if (reset = '0') then
55
         current_state <= idle;</pre>
56
       elsif rising_edge(clk) then
57
```

```
case current_state is
58
          when idle=> if start='1' then
59
                      current_state <= carica_stringa;</pre>
60
                   end if:
61
          when carica_stringa=> current_state<=shifting;</pre>
62
          when shifting=> current_state<=riconosci_bit;</pre>
63
          when riconosci_bit=> if i=std_logic_vector(to_unsigned(width, n'length)
64
              ) then
                            current state <= idle;
65
                          elsif data(to_integer(unsigned(i))) = data_in then
66
                             current_state<=shifting;</pre>
67
                          elsif data(to_integer(unsigned(i)))/=data_in then
68
                             current_state<=idle;</pre>
69
                          end if:
70
        end case;
71
        end if;
72
      end process;
73
      recognize_bit: process(clk,current_state,i,data_in,start)
74
       begin
75
       shift<='0';
76
       correct<='0';
77
       bad<='0';
78
       en c<='0';
79
       en i<='0';
80
        case current state is
81
          when idle =>
82
            shift<='0';
83
            --n<=std_logic_vector(to_unsigned(width, n'length));
            if start='1' then
85
               correct<='0';
86
               bad<='0';
87
               en_i<='1';
88
               shift<='1';
89
               --next_state<=shifting;
90
            end if;
91
          when carica_stringa =>
92
               en_i<='0';
93
          when shifting =>
94
               en i<='1';
95
               shift<='0';
96
               en c<='0';
97
               --next state<=riconosci bit;
98
          when riconosci_bit =>
               en_i<='1';
100
               if i=std_logic_vector(to_unsigned(width,n'length)) then
101
               correct<='1';
102
               --next_state<=idle;
103
               elsif data(to_integer(unsigned(i))) = data_in then
104
               en_c<='1';
105
```

```
shift<='1';
106
                --next_state<=shifting;
107
                else
108
                bad<='1';
109
                --next_state<=idle;
110
                end if;
111
        end case;
112
      end process;
113
    end Behavioral;
114
```

Codice Componente 7.1: Definizione del componente Cathode Manager

Voglio far notare che tutti i segnali di uscita, per le varie abilitazioni, come lo shifting o l'abilitazione dei conteggi vengono fissati ad un valore ben preciso prima del case all'interno del secondo process, questo per far si che il sintetizzatore di xilinx, non rilevi dei latch durante la sua esecuzione, (ciò può essere dovuto al fatto che i segnali non essendo fissati in dei registri il sintetizzatore vuole salvarli così da poter effettuare una corretta sintesi del codice, questo vale anche per le altre macchine a stati finiti sviluppate successivamente).

Di seguito vengono riportati i differenti risultati operativi nel caso in cui si utilizzino diverse codifiche di rappresentazione degli stati si una macchina a stati finiti.

Codifica	Numero di slice	Numero di flip flop	Numero di four lut	Frequenza massima
One-hot	19	16	37	$184.805\mathrm{MHz}$
Speed1	19	16	37	184.805MHz
Compact	15	14	29	191.031MHz
Sequential	15	140,1	29	191.031MHz
Gray	17	314 7 7	31	$180.665\mathrm{MHz}$
Johnson	17	14	31	180.665MHz

Dato il numero di stati molto ridotto, i risultati ottenuti utilizzando le varie codifiche in alcuni casi sono risultati perfettamente gli stessi, le codifiche che hanno dato gli stessi risultato sono state messe una successivamente all'altra, difatti notiamo che One-hot e Speed1 ottengono gli stessi risultati, facendo riferimento alla manuale di XST di xilinx la codifica Speed1 è orientata alla velocità ma i bit usati per identificare lo stato di solito sono in numero maggiore al numero degli stati della macchina, quindi il sintetizzatore alla fine si riconduce alla codica One-hot ed è quello che occupa maggior area, dato che utilizza un singolo flip flop per codificare ogni stato quindi la sua velocità al crescere degli stati e indipendete, anche se l'area occupata crescerà linearmente con il numero di stati; compact è quella che richiede meno spazio cerca di utilizzare il minore numero di bit possibili per codificare gli stati, in questo caso risulta la più efficiente, perchè oltre ad essere minore lo spazio occupato essendo il numero di stati davvero esiguo il tutto riesce ad essere mappato in slice presenti nella stessa CLB, rendendo la frequenza massima operativa maggiore; Sequential utilizzato un approccio radix-two su path di logica combinatoriale molto lunghi, ma essendo solo due stati il sintetizzatore si riconduce ad una soluzione compact; Gray permetteno di far variare un solo bit alla volta occupa lo stesso spazio della compact, ma la logica combinatoriale per far variare tra gli stati e più complessa ed implica anche una minore frequenza operativa, per rendere sicuro il cambio di stato; Johnson comunque permette la variazione di un solo bit alla volta, ma in questo caso coincide con la codifica di gray, anche se di solito i bit per la rappresentazione sono maggiori.

7.3 Simulazione




Figura 7.2: Stringa riconosciuta correttamente




Figura 7.3: Stringa non riconosciuta

Nei due esempi: in alto, viene mostrato un caso simulativo in cui la stringa da riconoscere è quella in ingresso sono le stesse in basso invece, in cui le due stringhe sono dissimili.

7.4 Sintesi su board FPGA

```
1 --
2 -- Company:
3 -- Engineer:
4 --
5 -- Create Date: 22:40:49 11/27/2017
6 -- Design Name:
```

```
tester_dispositivi - Behavioral
   -- Module Name:
7
   -- Project Name:
   -- Target Devices:
   - Tool versions:
10
   -- Description:
11
   -- Dependencies:
13
14
   -- Revision:
15
    - Revision 0.01 - File Created
16
   -- Additional Comments:
17
18
19
   library IEEE;
20
  use IEEE.STD_LOGIC_1164.ALL;
21
22
   -- Uncomment the following library declaration if using
23
   -- arithmetic functions with Signed or Unsigned values
24
   --use IEEE.NUMERIC STD.ALL;
25
26
   -- Uncomment the following library declaration if instantiating
27
   -- any Xilinx primitives in this code.
28
   --library UNISIM;
29
   --use UNISIM. VComponents.all;
30
31
   entity tester_dispositivi is
32
       Port ( clock : in STD_LOGIC;
33
           button : in STD_LOGIC_VECTOR (3 downto 0);
34
           led : out STD_LOGIC_VECTOR (7 downto 0);
35
              in_byte : in
                             STD_LOGIC_VECTOR (7 downto 0));
36
   end tester_dispositivi;
37
38
   architecture Behavioral of tester_dispositivi is
39
   COMPONENT contatore_modulo_2n
40
     PORT (
41
       clk: IN std logic;
42
       enable : IN std_logic;
43
       reset : IN std_logic;
44
       hit : OUT std_logic;
45
       output : OUT std_logic_vector(1 downto 0)
46
       );
47
     END COMPONENT;
48
     component latch_d_en is
49
     generic(width:natural:=8);
50
       Port ( clk : in STD_LOGIC;
51
              reset : in STD_LOGIC;
52
              en : in STD_LOGIC;
53
```

```
STD_LOGIC_VECTOR (width-1 downto 0);
54
               q : out
                         STD_LOGIC_VECTOR (width-1 downto 0));
55
     end component;
56
     COMPONENT riconoscitore_stringa_generico
57
     PORT (
58
       clk : IN std_logic;
59
        reset : IN std_logic;
60
        start : IN std logic;
61
       data : IN std_logic_vector(7 downto 0);
62
        stringa : IN std_logic_vector(7 downto 0);
63
       bad : OUT std_logic;
64
       correct : OUT std_logic
65
       );
66
     END COMPONENT;
67
     COMPONENT display_top_level
68
     PORT (
69
        clock : IN std_logic;
70
       reset : IN std_logic;
71
       load_conf : IN std_logic;
72
       load_value : IN std_logic;
73
       number : IN std_logic_vector(15 downto 0);
74
        in_byte : IN std_logic_vector(7 downto 0);
75
       anodes: OUT std logic vector(3 downto 0);
76
       cathodes : OUT std_logic_vector(7 downto 0)
77
       );
78
     END COMPONENT:
79
     COMPONENT debounce
80
     PORT (
81
       clk : IN std_logic;
82
       button : IN std_logic;
83
       result : OUT std_logic
84
       );
85
     END COMPONENT;
86
     signal sel :STD_LOGIC_VECTOR(1 downto 0):=(others=>'0');
87
     signal scelta: STD_LOGIC_VECTOR( 3 downto 0):=(others=>'0');
     signal value:STD_LOGIC_VECTOR(15 downto 0) := (others=>'0');
     signal en_c,en_ric,hit,en_c1,reset_c,bad,correct:STD_LOGIC:='0';
90
   begin
91
     deb:debounce port map(clock,button(0),en_c);
92
     change: process (clock,en_c)
93
     begin
94
     if rising_edge(clock) then
95
       if en_c='1' then
96
          case sel is
            when "00" => scelta<="0001";
98
            when "01" => scelta<="0010";
99
            when "10" => scelta<="0100";
100
            when "11" => scelta<="1000";
101
            when others => scelta<="1111";
102
```

```
end case:
103
        else
104
          scelta<="0000";
105
        end if;
106
      end if;
107
      end process;
108
      selettore: contatore_modulo_2n port map(en_c,'1',not(button(3)),open,sel)
109
      data : latch_d_en port map(clock, not(button(3)), scelta(1), in_byte(7 downto
110
          0), value (7 downto 0));
      stinga: latch_d_en port map(clock, not(button(3)), scelta(2), in_byte(7
111
         downto 0), value(15 downto 8));
      counter: contatore_modulo_2n port map(clock,en_c1,reset_c,hit,open);
112
      st: process (scelta, clock, hit)
113
        begin
114
        reset_c<='1';
115
          if scelta(3)='1' and hit='0' then
116
            en_ric<='1';
117
            en_c1<='1';
118
          elsif scelta(3)='1' and hit='1' then
119
            en c1<='0';
120
            en_ric<='0';
121
          else
122
            reset c<='0';
123
          end if;
124
        end process;
125
      led(7) \le sel(1);
126
      led(6) \le sel(0);
127
      led(0) <=correct;</pre>
128
      led(1) <= bad;
129
      ric_stringa_generico : riconoscitore_stringa_generico port map(clock, not(
130
         scelta(0)), en_ric, value(7 downto 0), value(15 downto 8), bad, correct);
   end Behavioral;
131
```

Codice Componente 7.2: Definizione del componente Clock Filter

Il seguente codice in VHDL, descrive un tester utilizzato, con piccole differenze dove occorre, per dispositivi non combinatoriali, difatti al suo interno è presente un process che da un segnale di start che è attivo fino a quando il counter al di sopra di esso non ha finito di contare, questo perchè il segnale di start non deve essere dato continuamente altrimenti il dispositivi computerebbe in ogni momento, ma deve essere dato per un tempo necessario affinchè venga rilevato dal dispositivo che debba essere avviato.

Vengono utilizzati gli switch per inserire sia la stringa da riconoscere, oltre a quella con cui si deve effettuare il confronto, i valori sono sorretti da registri così il dispositivo sa su quali dati operare, mentre invece il led 0 si attiva se il riconoscimento è andata a buon fine il led 1 nel caso contrario, i led 6 e 7 occorrono a capire se si sta salvando i dati nei registri, si è avviata la computazione o nel caso in cui si resetti il dispositivo per effettuare una successiva computazione, per effettuare il reset degli altri componenti invece basta premere il pulsante 3, invece il pulsante 0 permette la selezione dei registri e l' avvio della macchina a stati finiti.

Ripple Carry

8.1 Traccia

Realizzare un'architettura di tipo Ripple Carry per un sommatore ad N bit generico. Il circuito deve essere realizzato a partire da blocchi di Full Adder, espresso mediante porte logiche XO-R/AND/OR. Riportare considerazioni sull'area occupata e sul tempo di calcolo al variare di N e commentare il risultato con le formule teoriche.

8.2 Soluzione

Numero di bit operandi	Numero di slice	Numero di four LUT	Tempo di calcolo
4	6	8	7,225 ps
8	12	16	7,735 ps
16	24	32	9,358 ps
32	48	64	$9{,}985 \text{ ps}$

Secondo le formule dell' area e del ritardo, l' area è pari a 5n volte(dove n indica il numero di full-adder), ed 2/delta n per il ritardo, la realizzazione per FPGA invece ci da dimensioni e ritardi diversi, difatti l' area raddoppia se raddoppiano il numero di bit per la somma, molto probabilmente perché essendoci un full_adder in ogni slice utilizzerà di ognuna di esse un full_adder, invece il tempo di calcolo all' aumentare del numero di bit cresce ma meno che linearmente, determinante dal fatto che il sintetizzatore riuscirà a disporre le slice molto vicine tra di loro e il tempo di propagazione dei riporti diverrà molto piccolo, si nota però che da 8 a 16 bit il tempo di calcolo incrementa di una quantitò relativamente più grande rispetto tra 4 e 8 o 16 e 32, forse perchè le connessione non avvengono tra CLB vicine tra loro, per determinare il tempo si è scelto come input sempre il massimo valore accettabile in ingresso.

Non è stato possibile testare il componente con numero di bit di operandi a 64 bit, poichè quando si cerca di mappare sulla scheda i vari pin di ingresso e di uscita dell' addizionatore, questa operazione non riesce, una soluzione sarebbe quella di evitare che I/O venga mappato, però ISE ci avverte che i tempi di propagazione potrebbero essere non veritieri, allora si potrebbe utilizzare un altro componente per far passare gli input non contemporaneamente all' addizionatore, ma l' area del dispositivo verrebbe influenzata da tutte le connessioni che occorrono per questo dispositivo e ci potrebbero essere delle ottimizzazioni che minimizzano l' area.

8.2.1 Schematici




Figura 8.1: Ripple $arry_adder$

8.2.2 Codice

RippleCarryAdder

8.3 Simulazione

8.4 Sintesi su board FPGA

Per la sintesi si è utilizzato un tester simile a questo 7.4, con la differenza che non vi è un process per la gestione dello start, essendo il componente da testare combinatoriale, gli switch occorrono per l'inserimento degli operandi i led 7 e 6, hanno lo stesso utilizzo come descritto qui 7.4, mentre l'accensione del led 0 determina se è presente il carry in uscita o meno, i registri vegono selezionati o quando è attivo il led 7 o il 6, per avere il carry in ingresso invece basta premere il pulsante 0 fino a quando i led 7 e 6 sono accesi entrambi, a dispetto del tester messo in riferimento qui viene anche utilizzato il display per visualizzare il risultato, per decidere quante cifre del display vogliamo utilizzare basta alzare gli ultimi quattro switch (a partire dal quinto all' ottavo questi

accenderanno dalla prima alla quarta cifra) e premere il pulsante 2, se abbiamo bisogno dei punti questi vengono abilitati dai primi quattro switch (stesso ragionamento fatto per le cifre) dopodichè bisogna sempre premere il pulsante 2, per visionare la somma bisogna premere il pulsante 1.



Carry Look Ahead

9.1 Traccia

Realizzare un'architettura di tipo Carry Look Ahead per un sommatore ad 8 bit. Il circuito deve essere realizzato a partire dai blocchi:

- 1. Propagation/Generation calculator
- 2. Carry Look-Ahead
- 3. Full Adder

Opzionale: rendere il CLA generico.

9.2 Soluzione

9.2.1 Schematici

9.2.2 Codice

9.2.2.1 Bit String Comparator

Il componente Top Module è ottenuto con costrutto *Generate* e le connessioni sono fatte sfruttando tre array monodimensionali (aGT, aLT, aEQ).

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity bit_string_comparator is

GENERIC(N: Integer:=4);

Port (a: in STD_LOGIC_VECTOR (N-1 downto 0);

b: in STD_LOGIC_VECTOR (N-1 downto 0);

aGTb: out STD_LOGIC;

aEQb: out STD_LOGIC;

aLTb: out STD_LOGIC);
```

```
end bit_string_comparator;
11
12
   architecture Structural of bit_string_comparator is
13
14
   component bit_comparator_comp
15
       Port ( a : in STD_LOGIC;
16
              b : in STD_LOGIC;
17
               aEQ INb : in STD LOGIC;
18
               aLT_INb : in
                             STD_LOGIC;
19
               aGT_INb : in
                              STD LOGIC;
20
               aEQb : out STD_LOGIC;
21
               aLTb : out
                            STD LOGIC;
22
               aGTb : out
                            STD_LOGIC);
23
   end component bit_comparator_comp;
^{24}
25
   for all: bit_comparator_comp use entity WORK.bit_comparator(Dataflow);
26
27
   signal aGT, aLT, aEQ: STD_LOGIC_VECTOR(N downto 0); --Array di GT, LT ed EQ
28
      per la propagazione
   begin
29
   aGT(N)<='0';
30
   aLT(N)<='0';
31
   aEQ(N) <='1'; --Altrimenti non vengono riconosciute mai come uguali!!!
32
33
   aGTb \le aGT(0);
34
   aEQb \le aEQ(0);
35
   aLTb \le aLT(0);
36
37
   one_bcc: for i in N-1 downto 0 GENERATE begin
38
     bit_comparator: bit_comparator_comp port map(a(i), b(i), aEQ(i+1), aLT(i
39
        +1), aGT(i+1), aEQ(i), aLT(i), aGT(i));
   end GENERATE one_bcc;
40
41
   end Structural;
42
```

Codice Componente 9.1: Definizione del componente Bit String Comparator Generic

Carry Save

10.1 Traccia

Realizzare un esempio di addizionatore basato sulla modalita Carry Save.

10.2 Soluzione

10.2.1 Schematici

10.2.2 Codice

10.2.2.1 Bit String Comparator

Il componente Top Module è ottenuto con costrutto *Generate* e le connessioni sono fatte sfruttando tre array monodimensionali (aGT, aLT, aEQ).

```
library IEEE;
  use IEEE.STD_LOGIC_1164.ALL;
  entity bit_string_comparator is
  GENERIC(N: Integer:=4);
       Port ( a : in STD_LOGIC_VECTOR (N-1 downto 0);
6
                      STD_LOGIC_VECTOR (N-1 downto 0);
                           STD_LOGIC;
              aGTb : out
8
                           STD_LOGIC;
              aEQb : out
9
              aLTb : out
                           STD_LOGIC);
10
  end bit_string_comparator;
11
12
  architecture Structural of bit string comparator is
13
14
  component bit_comparator_comp
15
       Port ( a : in STD_LOGIC;
16
              b : in
                      STD_LOGIC;
17
              aEQ_INb : in STD_LOGIC;
18
```

```
aLT_INb : in STD_LOGIC;
19
               aGT_INb : in
                              STD_LOGIC;
20
                            STD_LOGIC;
               aEQb : out
21
               aLTb : out
                            STD_LOGIC;
22
               aGTb : out
                            STD_LOGIC);
^{23}
   end component bit_comparator_comp;
24
^{25}
   for all: bit_comparator_comp use entity WORK.bit_comparator(Dataflow);
26
27
   signal aGT, aLT, aEQ: STD_LOGIC_VECTOR(N downto 0); -- Array di GT, LT ed EQ
28
      per la propagazione
   begin
29
   aGT(N)<='0';
   aLT(N)<='0';
31
   aEQ(N) <='1'; --Altrimenti non vengono riconosciute mai come uguali!!!
32
33
   aGTb \le aGT(0);
34
   aEQb \le aEQ(0);
35
   aLTb \le aLT(0);
36
^{37}
   one_bcc: for i in N-1 downto 0 GENERATE begin
38
     bit_comparator: bit_comparator_comp port map(a(i), b(i), aEQ(i+1), aLT(i
39
        +1), aGT(i+1), aEQ(i), aLT(i), aGT(i));
   end GENERATE one_bcc;
40
41
   end Structural;
42
```

Codice Componente 10.1: Definizione del componente Bit String Comparator Generic

Carry Select

11.1 Traccia

Realizzare un sommatore Carry Select generico ad N bit. Il circuito deve essere realizzato a partire da blocchi di Full Adder, espresso mediante porte logiche XOR/AND/OR. Riportare considerazioni sull'area occupata e tempo di calcolo al variare di N e commentare il risultato con le formule teoriche.

11.2 Soluzione

11.2.1 Schematici

11.2.2 Codice

11.2.2.1 Bit String Comparator

Il componente Top Module è ottenuto con costrutto *Generate* e le connessioni sono fatte sfruttando tre array monodimensionali (aGT, aLT, aEQ).

```
library IEEE;
  use IEEE.STD_LOGIC_1164.ALL;
  entity bit_string_comparator is
  GENERIC(N: Integer:=4);
                      STD LOGIC VECTOR (N-1 downto 0);
6
                     STD_LOGIC_VECTOR (N-1 downto 0);
7
                           STD_LOGIC;
              aGTb : out
8
              aEQb : out
                           STD_LOGIC;
9
                           STD_LOGIC);
              aLTb : out
10
  end bit_string_comparator;
11
12
  architecture Structural of bit_string_comparator is
13
14
  component bit_comparator_comp
```

```
Port (a: in
                       STD_LOGIC;
16
              b: in
                       STD_LOGIC;
17
               aEQ_INb : in STD_LOGIC;
18
               aLT_INb : in STD_LOGIC;
19
               aGT_INb : in
                              STD_LOGIC;
^{20}
               aEQb : out
                            STD_LOGIC;
21
                            STD_LOGIC;
               aLTb : out
22
                            STD LOGIC);
23
               aGTb : out
   end component bit_comparator_comp;
24
25
   for all: bit_comparator_comp use entity WORK.bit_comparator(Dataflow);
26
27
   signal aGT, aLT, aEQ: STD_LOGIC_VECTOR(N downto 0); --Array di GT, LT ed EQ
28
      per la propagazione
  begin
29
  aGT(N)<='0';
30
   aLT(N) <= '0';
31
  aEQ(N) <='1'; --Altrimenti non vengono riconosciute mai come uguali!!!
32
33
  aGTb \le aGT(0);
34
   aEQb \le aEQ(0);
35
   aLTb \le aLT(0);
36
37
  one_bcc: for i in N-1 downto 0 GENERATE begin
38
    bit_comparator: bit_comparator_comp port map(a(i), b(i), aEQ(i+1), aLT(i
39
        +1), aGT(i+1), aEQ(i), aLT(i), aGT(i));
   end GENERATE one bcc;
40
41
  end Structural;
42
```

Codice Componente 11.1: Definizione del componente Bit String Comparator Generic

Addizionatore a 7 operandi

12.1 Traccia

Progettare una cella di un comparatore a maggioranza (magnitude comparator) ad 1 bit la cui tabella di verità è riportata in fig.17.1. La sintesi è basata sull'uso di una porta NXOR come mostrato in fig.

Truth Table					
	Inp	Inputs Outputs			
	В	Α	A > B	A = B	A < B
	0	0	0	1	0
	0	1	1	0	0
	1	0	0	0	1
	1	1	0	1	0

Figura 12.1: Tabella di verità magnitude comparator

Descrivere il circuito in VHDL e simularlo nell'ambiente Xilinx ISE costruendo un ambiente di test per verificarne tutte le funzionalità e gli aspetti di tempificazione.

12.2 Soluzione

12.2.1 Schematici

12.2.2 Codice

12.2.2.1 Bit String Comparator

Il componente Top Module è ottenuto con costrutto *Generate* e le connessioni sono fatte sfruttando tre array monodimensionali (aGT, aLT, aEQ).

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
```

```
entity bit_string_comparator is
4
   GENERIC(N: Integer:=4);
5
       Port ( a : in STD_LOGIC_VECTOR (N-1 downto 0);
6
              b : in STD_LOGIC_VECTOR (N-1 downto 0);
              aGTb : out
                           STD_LOGIC;
              aEQb : out
                           STD LOGIC;
              aLTb : out
                           STD_LOGIC);
10
11
   end bit_string_comparator;
12
   architecture Structural of bit_string_comparator is
13
14
   component bit_comparator_comp
15
       Port ( a : in STD_LOGIC;
16
              b : in STD_LOGIC;
17
              aEQ_INb : in STD_LOGIC;
18
              aLT_INb : in STD_LOGIC;
19
              aGT_INb : in STD_LOGIC;
20
              aEQb : out STD_LOGIC;
21
              aLTb : out
                           STD_LOGIC;
22
              aGTb : out
                           STD_LOGIC);
23
   end component bit_comparator_comp;
24
^{25}
   for all: bit_comparator_comp use entity WORK.bit_comparator(Dataflow);
26
27
  signal aGT, aLT, aEQ: STD_LOGIC_VECTOR(N downto 0); --Array di GT, LT ed EQ
28
      per la propagazione
  begin
29
  aGT(N)<='0';
30
  aLT(N) <= '0';
31
  aEQ(N) <='1'; --Altrimenti non vengono riconosciute mai come uguali!!!
32
33
  aGTb \le aGT(0);
34
  aEQb \le aEQ(0);
35
  aLTb \le aLT(0);
36
^{37}
  one bcc: for i in N-1 downto 0 GENERATE begin
38
    bit_comparator: bit_comparator_comp port map(a(i), b(i), aEQ(i+1), aLT(i
39
        +1), aGT(i+1), aEQ(i), aLT(i), aGT(i));
   end GENERATE one bcc;
40
41
  end Structural;
42
```

Codice Componente 12.1: Definizione del componente Bit String Comparator Generic



Moltiplicatori

13.1 Traccia

Progettare una cella di un comparatore a maggioranza (magnitude comparator) ad 1 bit la cui tabella di verità è riportata in fig.17.1. La sintesi è basata sull'uso di una porta NXOR come mostrato in fig.

Truth Table					
	Inp	Inputs Outputs			
	В	Α	A > B	A = B	A < B
	0	0	0	1	0
	0	1	1	0	0
	1	0	0	0	1
	1	1	0	1	0

Figura 13.1: Tabella di verità magnitude comparator

Descrivere il circuito in VHDL e simularlo nell'ambiente Xilinx ISE costruendo un ambiente di test per verificarne tutte le funzionalità e gli aspetti di tempificazione.

13.2 Soluzione

13.2.1 Schematici

13.2.2 Codice

13.2.2.1 Bit String Comparator

Il componente Top Module è ottenuto con costrutto *Generate* e le connessioni sono fatte sfruttando tre array monodimensionali (aGT, aLT, aEQ).

```
library IEEE; use IEEE.STD LOGIC 1164.ALL;
```

```
values : in STD_LOGIC_VECTOR (15 downto 0);
   in STD_LOGIC_VECTOR (3 downto 0);
                                         cathodes : out
   STD_LOGIC_VECTOR (7 downto 0)
                            ); end cathode_manager;
architecture structural of cathode_manager is
component muxn_1 is generic(address_width : NATURAL := 3); port (
   : in STD_LOGIC_VECTOR(address_width-1 downto 0); A : in
   STD LOGIC VECTOR(2**address width-1 downto 0); X : out STD LOGIC );
    end component;
cathodes : out STD_LOGIC_VECTOR (6 downto 0)
   downto 0);
   ; end component; for all : cathode_encoder use entity WORK.
   cathode_encoder(behavioral);
signal nibble : STD_LOGIC_VECTOR (3 downto 0) := (others => '0'); alias
   digit0 : STD_LOGIC_VECTOR(3 downto 0) is values(3 downto 0); alias
   digit1 : STD_LOGIC_VECTOR(3 downto 0) is values(7 downto 4); alias
   digit2 : STD_LOGIC_VECTOR(3 downto 0) is values(11 downto 8); alias
   digit3 : STD_LOGIC_VECTOR(3 downto 0) is values(15 downto 12); signal
   in_mux : STD_LOGIC_VECTOR (15 downto 0) := (others => '0'); --per
   ordinare i valori da porre in ingresso ai mux 4x1
begin
  mux16_4: for i in 0 to 3 generate in_mux((i*4+3) downto i*4) <= (
     digit3(i), digit2(i), digit1(i), digit0(i)); -- i=0 --> in mux(3)
    downto 0) -- i=1 --> in_mux(7 downto 4)
                                            -- i=2 --> in mux(11)
               -- i=3 --> in mux(15 downto 12)
                                            inst mux4 1 : muxn 1
        A => in_mux((i*4+3) downto i*4),
                                                   X => nibble(
     ,
     i)
               ); end generate;
  inst_encoder : cathode_encoder
                             port map ( nibble => nibble,
    cathodes => cathodes (6 downto 0)
     port map ( SEL => counter,
                                    A => dots,
    cathodes (7)
                    ( الحاجة
end structural;
```

Codice Componente 13.1: Definizione del componente Bit String Comparator Generic

Divisori

14.1 Traccia

Progettare una cella di un comparatore a maggioranza (magnitude comparator) ad 1 bit la cui tabella di verità è riportata in fig.17.1. La sintesi è basata sull'uso di una porta NXOR come mostrato in fig.

Truth Table						
	Inp	Inputs Outputs				
	В	Α	A > B	A = B	A < B	
	0	0	0	1	0	
	0	1	1	0	0	
	1	0	0	0	1	
	1	1	0	1	0	

Figura 14.1: Tabella di verità magnitude comparator

Descrivere il circuito in VHDL e simularlo nell'ambiente Xilinx ISE costruendo un ambiente di test per verificarne tutte le funzionalità e gli aspetti di tempificazione.

14.2 Soluzione

14.2.1 Schematici

14.2.2 Codice

14.2.2.1 Bit String Comparator

Il componente Top Module è ottenuto con costrutto *Generate* e le connessioni sono fatte sfruttando tre array monodimensionali (aGT, aLT, aEQ).

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
```

```
entity bit_string_comparator is
4
   GENERIC(N: Integer:=4);
5
       Port ( a : in STD_LOGIC_VECTOR (N-1 downto 0);
6
              b : in STD_LOGIC_VECTOR (N-1 downto 0);
              aGTb : out
                           STD_LOGIC;
              aEQb : out
                           STD LOGIC;
              aLTb : out
                           STD_LOGIC);
10
11
   end bit_string_comparator;
12
   architecture Structural of bit_string_comparator is
13
14
   component bit_comparator_comp
15
       Port ( a : in STD_LOGIC;
16
              b : in STD_LOGIC;
17
              aEQ_INb : in STD_LOGIC;
18
              aLT_INb : in STD_LOGIC;
19
              aGT_INb : in STD_LOGIC;
20
              aEQb : out STD_LOGIC;
21
              aLTb : out
                           STD_LOGIC;
22
              aGTb : out
                           STD_LOGIC);
23
   end component bit_comparator_comp;
24
^{25}
   for all: bit_comparator_comp use entity WORK.bit_comparator(Dataflow);
26
27
  signal aGT, aLT, aEQ: STD_LOGIC_VECTOR(N downto 0); --Array di GT, LT ed EQ
28
      per la propagazione
  begin
29
  aGT(N)<='0';
30
  aLT(N) <= '0';
31
  aEQ(N) <='1'; --Altrimenti non vengono riconosciute mai come uguali!!!
32
33
  aGTb \le aGT(0);
34
  aEQb \le aEQ(0);
35
  aLTb \le aLT(0);
36
^{37}
  one bcc: for i in N-1 downto 0 GENERATE begin
38
    bit_comparator: bit_comparator_comp port map(a(i), b(i), aEQ(i+1), aLT(i
39
        +1), aGT(i+1), aEQ(i), aLT(i), aGT(i));
   end GENERATE one bcc;
40
41
  end Structural;
42
```

Codice Componente 14.1: Definizione del componente Bit String Comparator Generic



UART

15.1 Traccia

Progettare una cella di un comparatore a maggioranza (magnitude comparator) ad 1 bit la cui tabella di verità è riportata in fig.17.1. La sintesi è basata sull'uso di una porta NXOR come mostrato in fig.

Truth Table					
	Inp	Inputs Outputs			
	В	Α	A > B	A = B	A < B
	0	0	0	1	0
	0	1	1	0	0
	1	0	0	0	1
	1	1	0	1	0

Figura 15.1: Tabella di verità magnitude comparator

Descrivere il circuito in VHDL e simularlo nell'ambiente Xilinx ISE costruendo un ambiente di test per verificarne tutte le funzionalità e gli aspetti di tempificazione.

15.2 Soluzione

15.2.1 Schematici

15.2.2 Codice

15.2.2.1 Bit String Comparator

Il componente Top Module è ottenuto con costrutto *Generate* e le connessioni sono fatte sfruttando tre array monodimensionali (aGT, aLT, aEQ).

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
```

```
entity bit_string_comparator is
4
   GENERIC(N: Integer:=4);
5
       Port ( a : in STD_LOGIC_VECTOR (N-1 downto 0);
6
              b : in STD_LOGIC_VECTOR (N-1 downto 0);
              aGTb : out
                            STD_LOGIC;
              aEQb : out
                            STD_LOGIC;
              aLTb : out
                            STD_LOGIC);
10
11
   end bit_string_comparator;
12
   architecture Structural of bit_string_comparator is
13
14
   component bit_comparator_comp
15
       Port ( a : in STD_LOGIC;
16
              b : in STD_LOGIC;
17
              aEQ_INb : in STD_LOGIC;
18
              aLT_INb : in STD_LOGIC;
19
              aGT_INb : in
                             STD_LOGIC;
20
              aEQb : out STD_LOGIC;
21
              aLTb : out
                           STD_LOGIC;
22
              aGTb : out
                           STD_LOGIC);
23
   end component bit_comparator_comp;
24
^{25}
   for all: bit_comparator_comp use entity WORK.bit_comparator(Dataflow);
26
27
   signal aGT, aLT, aEQ: STD_LOGIC_VECTOR(N downto 0); --Array di GT, LT ed EQ
28
      per la propagazione
  begin
29
  aGT(N)<='0';
30
  aLT(N) <= '0';
31
  aEQ(N) <='1'; --Altrimenti non vengono riconosciute mai come uguali!!!
32
33
  aGTb \le aGT(0);
34
  aEQb \le aEQ(0);
35
  aLTb \le aLT(0);
36
^{37}
  one bcc: for i in N-1 downto 0 GENERATE begin
38
    bit_comparator: bit_comparator_comp port map(a(i), b(i), aEQ(i+1), aLT(i
39
        +1), aGT(i+1), aEQ(i), aLT(i), aGT(i));
   end GENERATE one bcc;
40
41
  end Structural;
42
```

Codice Componente 15.1: Definizione del componente Bit String Comparator Generic



GPIO

16.1 Traccia

Realizzare un dispositivo VHDL che implementa la logica $\it three-state$.



16.2 Soluzione

16.2.1 Schematico

16.2.1.1 GPIO




Figura 16.1: GPIO Schematic

16.2.2 Codice

16.2.2.1 Pad

Questo componente, rappresentato in Figura 16.1 decide se l'operazione da effettuare è di scrittura o di lettura in base al valore del segnale di enable. Quando enable è alto, si effettua una scrittura e il segnale di input/output in_out viene caricato con il valore del segnale di input, poi trasferito al segnale di output. Quando enable è basso si effettua un'operazione di lettura e quindi, per evitare di danneggiare il valore da leggere, viene spento il buffer, ponendo il segnale in_out ad alta impedenza ('Z'). Questo comportamento è modellato tramite un costrutto dataflow with-select.

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity pad is
```

```
Port ( in_out : inout
                                 STD_LOGIC;
5
               s_in : in STD_LOGIC;
6
               enable : in STD_LOGIC;
7
               s_out : out
                              STD_LOGIC);
8
   end pad;
9
10
   architecture Dataflow of pad is
11
12
   begin
13
14
   with enable select
15
     in_out <= s_in when '1', 'Z' when others;</pre>
16
17
   s_out <= in_out;
18
19
   end Dataflow;
20
```

Codice Componente 16.1: Definizione del componente Pad

16.2.2.2 GPIO

Questa è una top-level entity che si preoccupa di creare, tramite un for-generate, una serie di pad, il cui numero è settato tramite un generic.

```
library IEEE;
1
  use IEEE.STD_LOGIC_1164.ALL;
2
3
  entity gpio is
4
     generic(width : natural := 4);
5
                            STD_LOGIC_VECTOR (width-1 downto 0);
       Port ( pads : inout
              inputs : in STD_LOGIC_VECTOR (width-1 downto 0);
              enable : in
                            STD_LOGIC_VECTOR (width-1 downto 0);
                              STD_LOGIC_VECTOR (width-1 downto 0));
              outputs : out
9
  end gpio;
10
11
  architecture Structural of gpio is
1\,2
13
  component pad is
14
       Port ( in_out : inout STD_LOGIC;
15
              s_in : in STD_LOGIC;
16
              enable : in STD_LOGIC;
17
              s_out : out STD_LOGIC);
18
  end component;
19
20
```

```
begin
21
22
     pad_gen: for i in 0 to width-1 generate
23
        inst_pad: pad
24
          Port map( in_out => pads(i),
^{25}
                  s_in => inputs(i),
26
                  enable => enable(i),
^{27}
                  s_out => outputs(i)
28
          );
29
30
     end generate;
31
32
   end Structural;
33
```

Codice Componente 16.2: Definizione del componente GPIO

16.3 Sintesi su board FPGA

Questo dispositivo di GPIO è stato utilizzato per pilotare quattro led su una board Basys.

Facendo riferimento al codice: 16.2.2.2, la sintesi di questo componente è stata realizzata facendo corrispondere al segnale di input/output pads, quattro 6-pin connectors; al segnale inputs i quattro switch meno significativi, per determinare l'accensione o lo spegnimento dei led; il segnale enable è stato collegato ai quattro switch più significativi, per abilitare la scrittura o la lettura dei valori di input e infine il segnale outputs è stato collegato ai primi quattro degli otto led della board.



Firma digitale

17.1 Traccia

Progettare una cella di un comparatore a maggioranza (magnitude comparator) ad 1 bit la cui tabella di verità è riportata in fig.17.1. La sintesi è basata sull'uso di una porta NXOR come mostrato in fig.

Truth Table					
	Inp	Inputs Outputs			
	В	Α	A > B	A = B	A < B
	0	0	0	1	0
	0	1	1	0	0
	1	0	0	0	1
	1	1	0	1	0

Figura 17.1: Tabella di verità magnitude comparator

Descrivere il circuito in VHDL e simularlo nell'ambiente Xilinx ISE costruendo un ambiente di test per verificarne tutte le funzionalità e gli aspetti di tempificazione.

17.2 Soluzione

17.2.1 Schematici

17.2.2 Codice

17.2.2.1 Bit String Comparator

Il componente Top Module è ottenuto con costrutto *Generate* e le connessioni sono fatte sfruttando tre array monodimensionali (aGT, aLT, aEQ).

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
```

```
entity bit_string_comparator is
4
   GENERIC(N: Integer:=4);
5
       Port ( a : in STD_LOGIC_VECTOR (N-1 downto 0);
6
              b : in STD_LOGIC_VECTOR (N-1 downto 0);
              aGTb : out
                           STD_LOGIC;
              aEQb : out
                           STD LOGIC;
              aLTb : out
                           STD_LOGIC);
10
11
   end bit_string_comparator;
12
   architecture Structural of bit_string_comparator is
13
14
   component bit_comparator_comp
15
       Port ( a : in STD_LOGIC;
16
              b : in STD_LOGIC;
17
              aEQ_INb : in STD_LOGIC;
18
              aLT_INb : in STD_LOGIC;
19
              aGT_INb : in STD_LOGIC;
20
              aEQb : out STD_LOGIC;
21
              aLTb : out
                           STD_LOGIC;
22
              aGTb : out
                           STD_LOGIC);
23
   end component bit_comparator_comp;
24
^{25}
   for all: bit_comparator_comp use entity WORK.bit_comparator(Dataflow);
26
27
  signal aGT, aLT, aEQ: STD_LOGIC_VECTOR(N downto 0); --Array di GT, LT ed EQ
28
      per la propagazione
  begin
29
  aGT(N)<='0';
30
  aLT(N) <= '0';
31
  aEQ(N) <='1'; --Altrimenti non vengono riconosciute mai come uguali!!!
32
33
  aGTb \le aGT(0);
34
  aEQb \le aEQ(0);
35
  aLTb \le aLT(0);
36
^{37}
  one bcc: for i in N-1 downto 0 GENERATE begin
38
    bit_comparator: bit_comparator_comp port map(a(i), b(i), aEQ(i+1), aLT(i
39
        +1), aGT(i+1), aEQ(i), aLT(i), aGT(i));
   end GENERATE one bcc;
40
41
  end Structural;
42
```

Codice Componente 17.1: Definizione del componente Bit String Comparator Generic

