0.1 Soluzione

0.1.1 Dispostivo UART

L'implementazione del componente UART è stata realizatta seguendo lo schema di un generico dispositivo commerciale, dividendo dunque la logica nei seguenti blocchi (Figura 0.1):

- sezione ricevitore: implementa la logica di ricezione. Quanto un byte è ricevuto viene copiato nell'Holding Register e vi rimane fino alla completa riecezione del successivo byte. Al completamento della ricezione il segnale **RDA** viene asserito fino all'inizio di una successiva ricezione.
- sezione trasmettitore: implementa la logica di trasmissione. Il trasferimento viene abilitato asserendo il segnale TX_ENABLE. All'inizio dell'trasferimento il segnale tx_busy diviene attivo e vi resta fino alla fine del trasferimento. Per questione di temporizzazione è necessario che il segnale di enable del trasferimento sia un pulse in modo che ritorni automaticamente al valore basso, evitando un nuovo ciclo di trasferimento involontario. Dunque viene utilizzato il componente Level to Pulse che prende in ingresso il segnale di enable esterno e sul rising edge di quest'ultimo produce in uscita un pulse.
- modulazione del clock: componente che prende in ingresso il clock esterno e adegua i clock dei componenti interni per rispettare le velocità imposte dal protocollo.

Con riferimento alla Figura 0.1, si stabilisca la seguente convezione: i segnali in grasseto rappresentano l'interfaccia del componente, quelli sulla sinistra indicano segnali di ingresso, quelli sulla desta di uscita. Alcuni sengali (clock, reset), avento multiple destinazioni, non sono collegati per pura questione di visibiltà.


0.1.1.1 Sezione Trasmissione

- Shift Register con scorrimento a destra, caricamento parallelo del dato da trasmettere ed uscita seriale per la trasmissione sul canale.
- Contatore Mod 11 incrementato ad ogni bit trasmesso il cui segnale di uscita counter_done viene utilizzato dalla control unit per verificare la fine della trasmissione.
- Macchina a stati finiti che implementa la logica di trasmissione del protocollo. Segue un grafo degli stati per descriverne il funzionamento:

Il sengale di reset forza la macchina nello stato di idle.

0.1.1.2 Sezione Ricezione

- Shift Register con scorrimento a destra, ingresso seriale del bit ricevuto ed uscita parallela. Si è scelto di connettere l'uscita direttamente ad un Holding Register esterno, il quale viene abilitato dalla FSM solo a ricezione completata e successivamente disabilitato per preservare il dato fino all'arrivo dei successivo
- Porte XOR per il calcolo del bit di parità e verifica integrità del frame.
- Contatore Mod 8 utilizzato all'inizio della ricezione per lo sfasamento necessario per effettuare il campionamento della linea di ingresso al centro del bit.
- Contatore Mod 16 utilizzato per il campionamento dei bit.
- Contatore Mod 10 utilizzato per tenere traccia del numero dei bit già ricevuti. Dimensionato a 10 in quanto non viene memorizzato il bit di start.
- Macchina a stati finiti che implementa la logica di ricezione del protocollo. Segue un grafo degli stati per descriverne il funzionamento:






Figure 2: Diagramma Stati FSM trasferimento




Figure 3:

Si è scelto, per questioni di temporizzazione e per fornire un modello di programmazione adeguato, aggiungere uno stato rda_state. Questo perchè quando il carattere è stato ricevuto completatamente si passa dallo stato get_bit a quello check_stop dove viene dato l'enable dell'holding register nel quale verrà copiato il dato. Dunque ci si riserva un ciclo di clock per effettuare questa operazione e dare RDA nello stato successivo quando il dato è già stato copiato nell'holding register. Naturalmente, il segnale di reset forza la macchina a tornare nello stato idle.

0.1.1.3 Modulazione del Clock

Il componente UART prende in ingresso due parametri Generic che indicano il Baud Rate e la frequenza del clock che fa da base dei tempi. È stato realizzato un componete Clock Mod che rallenta la frequenza di ingresso del doppio del parametro dato in ingresso dal Generic. Il seguente componente, con parametri differenti è stato utilizzato sia per il Baud Rate sia per gestire la diversa tempificazione di ricevitore e trasmettitore a partire dalla stessa base dei tempi.

- Baud Generator: prende in ingresso la costante BaudDivide, calcolata come $BaudDivide = \frac{freq_{in}}{BaudRate*16*2}$
- Tx clock Mod: prende in ingresso 8 per far sì che la frequenza del clock del trasmettitore sia 16 volte più lenta di quella del ricevitore.

0.1.2 Custom AXI IP Core

Si procede dunque alla crazione di un costum IP Core come mostrato nel precedente capitolo. Verranno instanziati due componenti:

1. my uart intv1: top modul dell'IP. Il segnale TX è in out all'ip mentre quello di RX in ingresso.

Nome	Offset	Map bit->segnali	DIR
TX_DATA	0	TX_DATA[70]	W
TX_ENABLE	4	$\mathrm{TX}_{-}\mathrm{EN}[0]$	W
UART_STATUS_REG	8	$TX_BUSY[4] RDA[3] PE[2] FE[1] OE[0]$	R
RX_DATA	12	RX_DATA[70]	R
GLOBAL_INT_ENALBE	16	GBL_INT_EN[0]	W
INT_ENABLE_MASK	20	INT_MASK[10]	W
PENDING_INT/ACK	28	$INTR_PEND[10]/ACK[10]$	R/W

Table 1: Mapping indirizzi

2. my_uart_int_v1_0_S00_AXI: si occupa dell'interfacciamento del componente UART con il bus per la logica di trasmissione da e verso il processore. Intefaccia i segnali TX e RX dal componente UART al top modul. Gestisce i la logica di interruzione della periferica

0.1.2.1 my_uart_int_v1_0_S00_AXI

Segue una tabella degli indirizzi dei registri utilizzati dal componente

Si omette la connessione del componente UART in quanto basilare e riassumibile tramite la Tabella 0.1. Il componente genera il segnale di interrupt se è stato completato il trasferimento di un carattere (falling edge di TX_BUSY) oppure se ne è stata completata la ricezione (rising edge di RDA). Si mostra la porzione di codice VHDL che consente la rilevazione di una delle due condizioni.

```
--! process utilizzato per captare varizione dei segnali RDA(bit 3) e tx_busy(bit 4)
       --! la sintesi da due FF in cascata
2
       status_reg_sampling : process (S_AXI_ACLK,uart_status_reg)
3
       begin
4
       if (rising_edge (S_AXI_ACLK)) then
           if ( S_AXI_ARESETN = '0' ) then
                last_stage <= (others => '0');
                current_stage <= (others => '0');
                last_stage <= uart_status_reg(4 downto 3);</pre>
10
                current_stage <= last_stage;</pre>
11
           end if;
12
       end if;
13
       end process;
14
15
16
       tx_busy_falling_detect <= not last_stage(1) and current_stage(1);</pre>
                                                                                  --! detect falling
17
            edge tx_busy
       rx_rising_detect <= not current_stage(0) and last_stage(0);</pre>
                                                                                  --! detect rising
           edge RDA
19
     changed_bits <= (rx_rising_detect & tx_busy_falling_detect) and intr_mask; --! and con la
20
         intr_mask perchè sono interessato a vedere l'edge del sengale
                                                                                        --! solo se
21
                                                                                           1a
                                                                                           relativa
                                                                                           interruzione
                                                                                            è
                                                                                           abilitata
22
       change_detected <= global_intr and or_reduce(changed_bits);</pre>
                                                                                        --! Segnale
23
           che indica se è stato rilevata una variazione di tx_busy o RDA
                                                                                        --! alla
                                                                                           quale si è
```

interessati

Siamo interessati a rilevare uno dei due edge solo se è stato richiesto che il componente lavori con le interruzioni (GLOBAL_INTR_EN) e le due linee di interruzione sono abilitate (INTR_MASK). Segue il process di gestione delle interruzioni pendendi e dell'ack. Se viene rilevata una nuova richiesta di interruzione su una delle due linee essa viene aggiunta alle precedenti pendenti. Se viene dato un ack per la specifica interruzione essa viene rimossa da quelle pendenti.

```
\begin{lstlisting}[language=VHDL]
      --! delay del segnale pending_intr
2
        pending_intr_tmp <= pending_intr;</pre>
       --! process per la gestizione della logica di interruzione pedente
       --! e meccanismo di ack per rimuovere l'interruzione pendente
       intr_pending : process (S_AXI_ACLK, change_detected, ack_intr)
       if (rising_edge (S_AXI_ACLK)) then
           if (change_detected = '1') then
                                                                                       --! se c'è
10
               richiesta di interruzione su una delle due line
                                                                                       --! aggiungi
               pending_intr <= pending_intr_tmp or changed_bits;</pre>
11
                   la richiesta alle interruzioni pendenti
           else
               if (or_reduce(ack_intr)='1') then
                                                                                       --! se viene
13
                   dato un ack
                    pending_intr <= pending_intr_tmp and (not ack_intr);</pre>
                                                                                       --! rimuovi
14
                       la richiesta pendente relativa
               end if:
15
           end if;
       end if;
17
       end process;
18
```

Segue il codice per la gestione dell'unico segnale di interrupt uscende dall'IP Core. Quale delle due linee interne ha generato la richiesta di interruzione alla CPU dovrà essere verificato tramite software

```
1
     --! process per gestire l'unica linea di interruzione
2
      --! in unscita dal componente
       inst_irq : process(S_AXI_ACLK,pending_intr)
            if (rising_edge (S_AXI_ACLK)) then
                if (S_AXI_ARESETN = '0') then
                         interrupt <= '0';</pre>
                else
                    if (or_reduce(pending_intr) = '1') then
                                                                                          --! Se c'è
10
                        almeno un interruzione pendente
                         interrupt <= '1';</pre>
                                                                                          --! interrupt
11
                              = '1'
                    else
12
                         interrupt <= '0';
                                                                                          --!
13
                            altrimenti 0
                    end if;
                end if;
15
            end if;
16
       end process;
17
```

0.1.3 Design

Per testare il componente, la linea TX è stata collegata alla linea RX allacciando il componente su se stesso. Dunque ad ogni trasmissione corrisponderà una ricezione.

0.1.4 Driver Standalone

0.1.5 Driver Linux

0.1.5.1 Driver Kernel Mode

Per una spiegazione più dettagliata della scrittura del driver sottoforma di modulo kernel si rimanda alla sezione corrispondente del precedente capitolo. Per l'astrazione del nostro device UART si è realizzata una struct, definita nel file UART.h, che contiene tutte le informazioni necessarie per la gestione del dispositivo.

```
* @brief Stuttura che astrae un device UART in kernel-mode.
2
    * Contiene ciò che è necessario al funzionamento del driver.
3
   typedef struct {
   /** Major e minor number associati al device (M: identifica il driver associato al device; m
      : utilizzato dal driver per discriminare il singolo device tra quelli a lui associati) */
     dev_t Mm;
7
   /** Puntatore a struttura platform_device cui l'oggetto UART si riferisce */
     struct platform_device *pdev;
   /** Stuttura per l'astrazione di un device a caratteri */
     struct cdev cdev;
11
   /** Puntatore alla struttura che rappresenta l'istanza del device */
12
     struct device* dev:
13
   /** Puntatore a struttura che rappresenta una vista alto livello del device */
14
     struct class* class;
15
   /** Interrupt-number a cui il device è connesso */
16
     uint32_t irqNumber;
17
   /** Puntatore alla regione di memoria cui il device è mappato */
18
     struct resource *mreg;
19
   /** Device Resource Structure */
20
     struct resource res;
21
   /** Maschera delle interruzioni interne attive per il device */
^{22}
23
     uint32_t irq_mask;
   /** res.end - res.start; numero di indirizzi associati alla periferica. */
24
     uint32_t res_size;
25
   /** Indirizzo base virtuale della periferica */
26
     void __iomem *vrtl_addr;
27
   /** wait queue per la sys-call read() */
28
     wait_queue_head_t read_queue;
29
   /** wait queue per la sys-call poll()*/
30
     wait_queue_head_t poll_queue;
31
   /** wait queue per la sys-call write()*/
32
     wait_queue_head_t write_queue;
33
   /** Flag che indica, quando asserito, la possibilità di effettuale una chiamata a read*/
34
     uint32_t can_read;
35
   /** Flag che indica, quando asserito, la possibilità di effettuale una chiamata a write*/
36
     uint32_t can_write;
37
   /** Spinlock usato per garantire l'accesso in mutua esclusione alla variabile can_read*/
38
     spinlock_t slock_int;
39
   /** Spinlock usato per garantire l'accesso in mutua esclusione alla variabile can_write*/
40
     spinlock_t write_lock;
41
   /** Buffer utilizzato per contenere i caratteri da trasmettere*/
42
     uint8_t * buffer_tx;
43
   /** Buffer utilizzato per contenere i caratteri da ricevere*/
44
     uint8_t * buffer_rx;
45
   /** Contatore del numero di caratteri trasmessi*/
46
     uint32_t tx_count;
47
   /** Contatore del numero di caratteri ricevuti*/
48
49
     uint32_t rx_count;
   /** Dimensione dei buffer ricezione/trasmissione*/
```

```
uint32_t buffer_size;
UART;
```

Per le funzioni necessarie all'interfacciamento con il device si rimanda alla documentazione interna. Il device è stato gestito come un **character device**. Vengono analizzate nel seguito le funzionalità delle system-call offerte dal modulo:

```
* @brief Struttura che specifica le funzioni che agiscono sul device
2
3
    */
4
   static struct file_operations GPIO_fops = {
       .owner
                  = THIS_MODULE,
       .llseek
                  = UART_llseek,
                  = UART_read,
       .write
                  = UART_write,
       .poll
                  = UART_poll,
10
       .open
                  = UART_open,
11
                 = UART_release,
^{12}
       .release
   };
```

- owner: rappresenta puntatore al modulo che è il possessore della struttura. Ha lo scopo di evitare che il modulo venga rimosso quando uno delle funzionalià fornite è in uso. Inizializzato mediante la macro THIS MODULE
- UART llseek: sposta l'offset di lettura/scrittura sul file.
- UART_read: utilizzata per leggere dal device. La chiamata a UART_read potrebbe avvenire quando il device non ha dati disponibili, in questo caso il processo chiamante deve essere messo in una coda di processi sleeping in modo tale da mascherare all'esterno le dinamiche interne del device. Per far ciò viene utilizzata una variabile "can_read". La funzione read effettua un controllo sullo stato di quest'ultima e se rileva che non è possibile effettuare una lettura mette il processo in sleep. L'ISR avrà il compito di settare la variabile per poter rendere possibile la lettura e risvegliare i processi dalla coda, solo quando il trasferimento è completato. Per realizzare questo meccanismo sono stati utilizzati spinlock e wait queue fornite dal kernel.
- UART_write: utilizzata per inviare dati al device. La chiamata a UART_write potrebbe avvenire quando il device è impegnato a gestire un trasferimento ancora non terminato, in questo caso il processo chiamante deve essere messo in una coda di processi sleeping in modo tale da mascherare all'esterno le dinamiche interne del device. Per far ciò è stato realizzato un meccanismo analogo a quello per la lettura, ovvero utilizzando una variabile "can_write". La funzione write effettua un controllo sullo stato di quest'ultima e se rileva che non è possibile effettuare una scrittura mette il processo in sleep. L'ISR avrà il compito di settare la variabile per poter rendere possibile la scrittura e risvegliare i processi dalla coda, solo quando il trasferimento è completato. Per realizzare questo meccanismo sono stati utilizzati spinlock e wait queue fornite dal kernel.
- UART_poll: utilizzata per verificare se un'operazione di lettura sul device risulti bloccante. Verifica lo stato della variabile can read e in caso sia possibile effettuare una lettura ritorna un'opportuna maschera.
- UART_open: chiamata all'apertura del file descriptor associato al device. Se alla chiamata viene specificato il flag O_NONBLOCK tutte le operazioni di lettura sul file descriptor aperto non risulteranno essere bloccanti.
- UART release: chiamata alla chiusura del file descriptor associato al device.

Il codice allegato è diviso in:

- UART.h/UART.c: definizione e implementazione di una struttura che astrae il nostro device UART in kernel mode. Contiene ciò che è necessario al funzionamento del driver, compreso lo spinlock per l'accesso in mutua esclusione alle variabili can_read, can_write e le wait_queue.
- UART_list.h/UART_list.c : definizione e implementazione di una lista di oggetti UART. Fornisce tutte le funzioni necessarie per l'interfacciamento quali inizializzazione, cancellazione, aggiunta oggetto, ricerca.

• UART_kernel_main.c: rappresenta il vero e proprio modulo kernel che reimplementa le tutte funzioni necessarie all'interfacciamento.

Per compilare il modulo è sufficiente lanciare lo script "prepare_environment.sh" prima di dare il comando make. Segue il Makefile utilizzato per la compilazione:

```
obj-m += my_kernel_UART.o
my_kernel_UART-objs :=UART_kernel_main.o UART.o UART_list.o

all:
   make -C linux-xlnx/ M=$(PWD) modules

clean:
   make -C linux-xlnx/ M=$(PWD) clean
```

Una volta ottenuto il kernel object (.ko) l'ultima operazione da effettuare è quella di inserirlo mediante il comando:

```
insmod my_kernel_UART.ko
```

Per mostrare il corretto funzionamento di tutte le funzionalità implementate sono state create due user application:

- 1. user_app.c: l'utente indica da riga di comando la stringa che vuole trasmettere tramite il device UART. Viene aperto dunque il descrittore del file associato al device, invocata una write per inserire i caratteri nel buffer di trasmissione e infine una read per leggerli dal buffer di ricezione.
- 2. poll_user_app.c : l'utente indica da riga di comando la stringa che vuole trasmettere tramite il device UART. Viene aperto dunque il descrittore del file associato al device e viene effettuata una chiamata a poll per verificare se sia possibile o meno effettuare una lettura che non risulti bloccante. Dato che non sono state effettuate trasmissioni il buffer di ricezione è ancora vuoto e la variabile can_read indica che non è possibile effettuare una lettura. La poll dunque restituirà, dopo un timeout specificato, una maschera pari a 0 e la chiamata a read non sarà effettuata. Dopo un numero prefissato di chiamate a poll verrà effettuata una write, per cui alla successiva chiamata la maschera restituita indicherà la possibilità di effettuare una lettura non bloccante e verrà effettuata una read.

Per rimuove il modulo impartire il comando:

```
rmmod my_kernel_UART.ko
```

0.1.5.2 UIO

Per una spiegazione più dettagliata della scrittura del driver userspace I/O si rimanda alla sezione corrispondente del precedente capitolo. Dopo aver aggiunto ai bootargs nel file system-top.dts il parametro "uio_pdrv_genirq.of_id=genericuio" si imposta nel file pl.dtsi il campo compatible dei device GPIO a "generic-uio" come segue:

```
1
     amba_pl: amba_pl {
       #address-cells = <1>;
        \#size-cells = <1>;
       compatible = "simple-bus";
       ranges ;
       UART_0: UART@43c00000 {
          /\star This is a place holder node for a custom IP, user may need to update the entries \star/
          clock-names = "s00_axi_aclk";
          clocks = <&clkc 15>;
10
          compatible = "xlnx, UART-1.0";
11
          interrupt-names = "interrupt";
12
          interrupt-parent = <&intc>;
13
          interrupts = <0 29 4>;
14
          reg = \langle 0x43c00000 0x10000 \rangle;
15
```

A questo punto si ricompila il device-tree generando il file .dtb e lo si sposta nella partizione di BOOT della SD Card. All'avvio del sistema operativo si potrà osservare sotto /dev il device uio0 corrispondente al nostro device UART. Il driver userspace effettuerà il mapping dei device per poi mettersi in attesa di notifica di interrupt tramite chiamata a read. Segue il codice relativo al driver UIO:

```
#include <unistd.h>
   #include <stdlib.h>
2
   #include <stdio.h>
   #include <limits.h>
   #include <sys/types.h>
   #include <sys/stat.h>
   #include <fcntl.h>
   #include <sys/mman.h>
   #include <string.h>
   #include "UART_interrupt_uio.h"
10
11
                          0 // DATA TO SEND
   #define DATA_IN
12
   #define TX_EN
                           4 // TRANSFER ENABLE (0)
13
   #define STATUS REG
                              8 // OE(0) FE(1) DE(2) RDA(3) TX BUSY(4)
14
   #define RX_REG
                           12 // DATA RECEIVED
15
   #define GLOBAL_INTR_EN 16 // GLOBAL INTERRUPT ENABLE
16
   #define INTR_EN
                            20 // LOCAL INTERRUPT ENABLE
17
   #define INTR_ACK_PEND 28 // PENDING/ACK REGISTER
18
19
   #define TX
20
   #define RX
21
22
   #define INTR_MASK 3
23
24
    * @file UART_interrupt_uio.c
25
    * @page driver_UART_UIO
26
    * @brief funzioni per gestire la trasmissione e la ricezione dei
27
             dati utilizzando il protocollo UART
28
29
30
   int tx_count, rx_count =0;
31
   int buffer_size = 0;
32
   char * buffer_tx;
33
   char * buffer_rx;
34
35
36
37
     @brief Utilizzata per scrivere un valore all'interno di un registro
38
           della periferica, specificando l'indirizzo base virtuale e
39
           l'offset del registro in cui scrivere
40
41
    * @param addr indirizzo virtuale della periferica
42
    * @param offset offset del registro a cui scrivere
43
    * @param valore da scrivere
44
45
    * @return
46
47
    * @note
48
49
50
```

```
void write_reg(void *addr, unsigned int offset, unsigned int value)
52
53
      *((unsigned*)(addr + offset)) = value;
    }
54
    /**
55
56
     * @brief Utilizzata per leggere un valore da un registro
57
            della periferica, specificando l'indirizzo base virtuale e
            l'offset del registro da cui leggere
59
60
     * @param addr indirizzo virtuale della periferica
61
     * @param offset offset del registro a cui leggere
62
63
     * @return valore presente all'interno del registro
64
65
     * @note
66
67
68
    unsigned int read_reg(void *addr, unsigned int offset)
69
70
      return *((unsigned*)(addr + offset));
71
72
73
    /**
74
75
     * @brief Attende l' arrivo di un interrupt utilizzando la read
76
            su un device UIO
77
78
79
     * @param file_descr descrittore del UIO driver
     * @param addr indirizzo virtuale della periferica
80
81
     * @return
82
83
     * @note
84
86
    void wait_for_interrupt(int file_descr, void *addr)
87
88
89
      printf("Waiting for interrupts.....\n");
90
91
92
      int i = 0;
      int pending = 0;
93
      int reenable = 1;
94
      u_int32_t pending_reg = 0;
95
      u_int32_t reg_sent_data = 0;
96
      u_int32_t reg_received_data = 0;
97
98
    /** Attesa sul file descriptor in attesa di ricevere un'interruzione*/
99
      read(file_descr, (void *)&pending, sizeof(int));
100
    /** Interruzione ricevuta*/
101
102
    /** Disasserisce il transfer enable e disabilita le interruzioni */
103
      write_reg(addr, TX_EN, 0);
104
105
      write_reg(addr, GLOBAL_INTR_EN, 0);
106
      printf("IRQ detected!\n");
107
108
      pending_reg = read_reg(addr, INTR_ACK_PEND);
109
      printf("Pending reg: %08x\n", pending_reg); // STAMPA DEBUG
```

```
111
      if((pending\_reg \& 0x00000002) == 0x000000002) {
112
113
        printf("---ISR RX---\n");
114
115
116
        if(rx_count < buffer_size) {</pre>
117
          rx_count++;
          reg_received_data = read_reg(addr, RX_REG);
118
          printf("ISR RX - value received: %c\n", reg_received_data);
119
          buffer_rx[rx_count] = req_received_data;
120
121
122
          }else if(rx_count == buffer_size){
123
            printf("Trasmissione/Ricezione completata, valore ricevuto: ");
124
             for(i=0; i<rx_count; i++)</pre>
125
               printf("%c",buffer_rx[i]);
126
127
128
    /** ACK ricezione */
129
130
        write_reg(addr, INTR_ACK_PEND, RX);
        sleep(1);
131
        write_reg(addr, INTR_ACK_PEND, 0);
132
133
    /** Riabilitazione interruzioni*/
134
        write_reg(addr, GLOBAL_INTR_EN, 1);
135
136
      else if((pending_reg & 0x00000001) == 0x00000001){
137
138
        printf("---ISR TX---\n");
139
        tx_count++;
140
141
        if(tx_count < buffer_size) {</pre>
142
143
          reg_sent_data = read_reg(addr, DATA_IN);
144
          printf("ISR TX - value sent: %c\n", reg_sent_data);
145
          printf("ISR TX - start sending next value: %c\n", buffer_tx[tx_count]);
146
          write_reg(addr, DATA_IN, buffer_tx[tx_count]);
147
148
    /** ACK trasmissione*/
149
          write_reg(addr, INTR_ACK_PEND, TX);
150
          sleep(1);
151
    /** Riabilitazione interruzioni*/
152
          write_reg(addr, INTR_ACK_PEND, 0);
153
          write_reg(addr, GLOBAL_INTR_EN, 1);
154
    /** Abilitazione del trasferimento */
155
          write_reg(addr, TX_EN, 1);
156
157
        else{
158
          write_reg(addr, INTR_ACK_PEND, TX);
159
160
    sleep(1);
161
          write_reg(addr, INTR_ACK_PEND, 0);
162
          write_reg(addr, GLOBAL_INTR_EN, 1);
163
164
165
166
    /** Riabilita l'interrupt nell'interrupt controller attraverso il sottosistema UIO */
167
168
      int ret = write(file_descr, (void *)&reenable, sizeof(int));
169
170
```

```
171
172
173
    int main(int argc, char *argv[]){
174
      int j;
175
      void *uart_ptr;
176
177
      int DIM = strlen(argv[1]);
178
      buffer_size = DIM;
179
      buffer_tx = malloc(sizeof(char)*DIM);
180
      buffer_rx = malloc(sizeof(char)*DIM);
181
182
      buffer_tx = argv[1];
183
      int file_descr = open("/dev/uio0", O_RDWR);
185
      if (file_descr < 1) {</pre>
186
        printf("Errore nell'accesso al device UIO.\n");
187
        return -1;
188
189
      }
190
      unsigned dimensione_pag = sysconf(_SC_PAGESIZE);
191
192
      uart_ptr = mmap(NULL, dimensione_pag, PROT_READ|PROT_WRITE, MAP_SHARED, file_descr, 0);
193
194
      printf("L'utente ha chiesto di mandare la stringa: %s, di %d caratteri.", buffer_tx, DIM);
195
196
    /** Abilitazione interruzioni globali */
197
      write_reg(uart_ptr, GLOBAL_INTR_EN, 1);
198
199
    /** Abilitazione interruzioni */
200
      write_reg(uart_ptr, INTR_EN, INTR_MASK);
201
202
    /** Settaggio del primo carattere da mandare */
203
      write_reg(uart_ptr, DATA_IN, buffer_tx[0]);
204
205
    /** Abilitazione del trasferimento */
206
      write_reg(uart_ptr, TX_EN, 1);
207
208
      while(tx_count < buffer_size) {</pre>
209
        wait_for_interrupt(file_descr, uart_ptr);
210
211
212
    /** Fa l'unmap del device UART */
213
      munmap(uart_ptr, dimensione_pag);
214
215
      free(buffer_rx);
216
      return 0;
217
218
219
```

La prima operazione del driver è quella di aprire il file descriptor relativo al device uio0. Successivamente calcola la dimensione della pagina e effettua il mapping tramite chiamata a mmap(). Viene invocata una write_reg sul registro DATA_IN per inserire il primo carattere da inviare nel registro di trasmissione e successivamente viene dato il segnale di TX_EN. Iterativamente, finchè non sono stati trasmessi un numero di caratteri pari alla dimensione della stringa da trasmettere, viene effettuata una read per mettersi in attesa di eventi interrompenti dal device. Una volta risvegliato dalla chiamata il processo si occupa della gestione dell'interruzione in maniera analoga alla parte applicativa della ISR vista nel capitolo precedente.