
Оглавление

1.	Как акселерометр подключен к ПЛИС на плате	2
2.1.	Модуль сброса reset_delay	7
2.2.	Документация на аксель, настройки SPI, H-файл адресов регистров	8
2.3.	SPI модуль spi_controller	12
2.4.	Чтение данных из акселя	14






Figure 3-24 shows the connections between the accelerometer sensor and MAX 10 FPGA.

Что мы видим? 4 линии SPI и 2 линии для прерываний. По ним акселерометр может уведомить ПЛИС о наступлении тех или иных событий. Например, «начало движения», в документации на аксель более подробно написано.


Table 3-13 Pin Assignment of Accelerometer Sensor

Signal Name FPGA Pin No.		Description	I/O Standard
	PIN_V11	I2C serial data	
GSENSOR_SDI		SPI serial data input (SPI 4-wire)	3.3-V LVTTL
		SPI serial data input and output (SPI 3-wire)	
CSENSOR SDO	PIN_V12	SPI serial data output (SPI 4-wire)	3.3-V LVTTL
GSENSOR_SDO		Alternate I2C address select	3.3-V LVIIL
	PIN_AB16	I2C/SPI mode selection:	
CSENSOD CS n		1: SPI idle mode / I2C communication enabled	3.3-V LVTTL
GSENSOR_CS_n		0: SPI communication mode / I2C disabled	3.3-V LVIIL
		SPI Chip Select	
CSENSOD SOLK	PIN_AB15	I2C serial clock	3.3-V LVTTL
GSENSOR_SCLK		SPI serial clock (3- and 4-wire)	3.3-V LVIIL
GSENSOR_INT1	PIN_Y14	Interrupt pin 1	3.3-V LVTTL
GSENSOR_INT2	PIN_Y13	Interrupt pin 2	3.3-V LVTTL

Как интересно! Акселерометр поддерживает 2 интерфейса, I2C или SPI на тех же самых ногах. Кстати, вот поэтому вверху на рис мы видим подтягивающие резисторы 2.2кОм. Они нужны для I2C. Также есть описание способа выбора интерфейса.


With GSENSOR_CS_N signal to high, the ADXL345 is in I2C mode. With the GSENSOR_SDO signal to high, the 7-bit I2C address for the device is 0x1D, followed by the R/W bit. This translates to 0x3A for a write and 0x3B for a read. An alternate I2C address of 0x53 (followed by the R/W bit) can be chosen by low the GSENSOR_SDO signal. This translates to 0xA6 for a write and 0xA7 for a read.

Есть описание тестового проекта – раздел 5. 5 G-Sensor:





2. Демонстрационный проект GSensor (DE10 LITE GSensor)

Идем смотреть проект, смотрим сколько логики занимает, на какой максимальной частоте





Кстати, тут есть файл SDC – synopsis design constrains – описание временных ограничений на проект. Так называемый «файл констрейнов». В нашем случае мы говорим, какие клоки заходят на кристалл (на какой пин и какая частота тактового сигнала). Вообще, SDC – это как ТЗ для синтезатора, он пробует разместить на кристалле так, чтобы констрейны были выполнены. Поэтому в серьезных проектах это очень важный файл.





В готовом проекте есть момент – top_level модуль виден в hierarchy, а в файлах он почему-то не добавлен. Можно добавить вручную в настройках проекта.





2.1. Модуль сброса reset_delay


Смотрим код. Модуль сброса, который при нажатии на кнопку и в течении $2^{**}20 = 1$ млн тактов на $50 \text{ M}\Gamma\text{ц} = 20 \text{ мс}$ формирует положительный сигнал сброса, который идет на PLL.

```
//при нажатии на кнопку и еще некоторое время после отпускания oRST = 1
reset_delay
                       u_reset_delay
        .iRSTN (KEY[0]),
                        (MAX10 CLK1 50),
        .iCLK
        .oRST
                        (dly_rst)
module reset delay(iRSTN, iCLK, oRST);
               iRSTN:
input
input
               iCLK:
output reg
               oRST;
reg [20:0] cont;
always @(posedge iCLK or negedge iRSTN)
  if (!iRSTN)
  begin
              <= 21'b0;
    cont
    ORST
              <= 1'b1:
  else if (!cont[20])
  begin
    cont <= cont + 21'b1;</pre>
    oRST <= 1'b1;
  end
  else
```

oRST <= 1'b0;
endmodule</pre>

2.2. Документация на аксель, настройки SPI, H-файл адресов регистров

Идем смотреть документацию на акселерометр. Нас интересуют тайминги SPI и настроечные регистры.



SPI

For SPI, either 3- or 4-wire configuration is possible, as shown in the connection diagrams in Figure 34 and Figure 35. Clearing the SPI bit (Bit D6) in the DATA_FORMAT register (Address 0x31) selects 4-wire mode, whereas setting the SPI bit selects 3-wire mode. The maximum SPI clock speed is 5 MHz with 100 pF maximum loading, and the timing scheme follows clock polarity (CPOL) = 1 and clock phase (CPHA) = 1. If power is applied to the ADXL345 before the clock polarity and phase of the host processor are configured, the CS pin should be brought high before changing the clock polarity and phase. When using 3-wire SPI, it is recommended that the SDO pin be either pulled up to $V_{\rm DD\,I/O}$ or pulled down to GND via a 10 k Ω resistor.

Use of the 3200 Hz and 1600 Hz output data rates is only recommended with SPI communication rates greater than or equal to 2 MHz. The 800 Hz output data rate is recommended only for communication speeds greater than or equal to 400 kHz, and the remaining data rates scale proportionally. For example, the minimum recommended communication speed for a 200 Hz output data rate is 100 kHz. Operation at an output data rate

Table 10. SPI Timing ($T_A = 25^{\circ}C$, $V_S = 2.5$ V, $_{\rm VDD~I/O} = 1.8$ V) 1


	Limit	2, 3		
Parameter	Min	Max	Unit	Description
f _{SCLK}		5	MHz	SPI clock frequency
t sclk	200		ns	1/(SPI clock frequency) mark-space ratio for the SCLK input is 40/60 to 60/40
t _{DELAY}	5		ns	CS falling edge to SCLK falling edge
t _{QUIET}	5		ns	SCLK rising edge to CS rising edge
t _{DIS}		10	ns	CS rising edge to SDO disabled
t _{CS,DIS}	150		ns	CS deassertion between SPI communications
t s	$0.3 \times t_{SCLK}$		ns	SCLK low pulse width (space)
t _M	$0.3 \times t_{SCLK}$		ns	SCLK high pulse width (mark)
t setup	5		ns	SDI valid before SCLK rising edge
t _{HOLD}	5		ns	SDI valid after SCLK rising edge
t _{SDO}		40	ns	SCLK falling edge to SDO/SDIO output transition
t _R ⁴		20	ns	SDO/SDIO output high to output low transition
t _F ⁴		20	ns	SDO/SDIO output low to output high transition

 $^{^1}$ The $\overline{\text{CS}}$, SCLK, SDI, and SDO pins are not internally pulled up or down; they must be driven for proper operation.


 $^{^{2}}$ Limits based on characterization results, characterized with $f_{SCLK} = 5$ MHz and bus load capacitance of 100 pF; not production tested.

³ The timing values are measured corresponding to the input thresholds (V_{IL} and V_{IH}) given in Table 9.

Output rise and fall times measured with capacitive load of 150 pF.



v.1.2.



SDO -

1. t_{SDO} is only present during reads.


Figure 38. SPI 3-Wire Read/Write

REGISTER MAP

Table 19.


Addre	SS				
Hex Dec		Name	Type	Reset Value	Description
0x00	0	DEVID	R	11100101	Device ID
0x01 to 0x1C	1 to 28	Reserved			Reserved; do not access
0x1D	29	THRESH_TAP	R/W	00000000	Tap threshold
0x1E	30	OFSX	R/W	00000000	X-axis offset
0x1F	31	OFSY	R/W	00000000	Y-axis offset
0x20	32	OFSZ	R/W	00000000	Z-axis offset
0x21	33	DUR	R/W	00000000	Tap duration
0x22	34	Latent	R/W	00000000	Tap latency
0x23	35	Window	R/W	00000000	Tap window
0x24	36	THRESH_ACT	R/W	00000000	Activity threshold
0x25	37	THRESH_INACT	R/W	00000000	Inactivity threshold
0x26	38	TIME_INACT	R/W	00000000	Inactivity time

Сравниваем H файл и PDF даташит:



!!! Обращаем внимание, что в Verilog модуле нет отдельных SDI, SDO пинов, а общий SDIO, т.е. модуль рассчитан на 3-wire SPI. Поэтому в даташите будем искать тайминги и моменты касаемо 3-wire SPI.

По диаграмме SPI передается 6 бит адреса регистра, и константы у нас тоже 6-битные.




```
Write Reg Address
18
     parameter
                  BW_RATE
                                      6'h2c:
19
                  POWER_CONTROL
                                     6'h2d;
     parameter
20
     parameter
                  DATA_FORMAT
                                  =
                                     6'h31;
     parameter
                  INT_ENABLE
```

После адреса идут 8 бит данных, а перед адресом – какие-то биты RW и MB, итого имеем: { 1'RW, 1'MB, 6'ADDR, 8'DATA }

To read or write multiple bytes in a single transmission, the multiple-byte bit, located after the R/W bit in the first byte transfer (MB in Figure 36 to Figure 38), must be set. After the register addressing and the first byte of data, each subsequent set of clock pulses (eight clock pulses) causes the ADXL345 to point to the next register for a read or write. This shifting continues until the clock pulses cease and $\overline{\text{CS}}$ is deasserted. To perform reads or writes on different, nonsequential registers, $\overline{\text{CS}}$ must be deasserted between transmissions and the new register must be addressed separately.

```
[3:0]
                      ini index;
req
      [SI DataL-2:0] write data; //[15-2:0] \Rightarrow [13:0]
req
// Initial Reg Number
                        - сколько регистров будем настраивать в чипе
            INI NUMBER
parameter
                          =
                               4'd11;
//данные, которые шлем по 3-wire SPI, { 6'REG ADDR, 8'REG DATA }
// Initial Setting Table
always @ (ini index)
      case (ini index)
           : write data = {THRESH ACT,
                                           8'h20};
           : write_data = {THRESH INACT, 8'h03};
    1
                                           8'h01};
           : write data = {TIME INACT,
           : write data = {ACT INACT CTL,8'h7f};
           : write data = {THRESH FF,
                                           8'h09};
           : write data = {TIME FF,
                                           8'h46};
           : write data = {BW RATE,
                                           8'h09}; // output data rate : 50 Hz
           : write_data = {INT_ENABLE,
                                           8'h10};
                                           8'h10};
           : write data = {INT MAP,
           : write_data = {DATA_FORMAT,
    default: write_data = {POWER_CONTROL,8'h08};
      endcase
```



```
initial setting (write mode)
104
           else if(ini_index < INI_NUMBER)
    case(spi_state)</pre>
105
106 ⊟
                   IDLE : begin
107
     108
                           p2s_data <= {WRITE_MODE, write_data};
spi_go <= 1'b1;</pre>
109
110
                                           <= TRANSFER;
                           spi_state
111
                    end
```

Итого, сразу после снятия ресет — начинается настройка акселя. Для этого в него посылаются данные 11 настроечных регистров.

```
//индекс из 'таблицы настроечных регистров'
reg
                       ini index;
                                     //[15-2:0] => [13:0], { 6'REG_ADDR, 8'REG_DATA }
//[15:0] - все 16 бит SPI транзакции
        [SI DataL-2:0] write data;
rea
        [SI_DataL:0] p2s_data;
rea
                                      //{ 1'RW, 1'MB, 6'REG ADDR, 8'REG DATA }
always@(posedge iSPI_CLK or negedge iRSTN)
       if (!iRSTN)
       begin
               ini index
                               <= 4'b0; //индекс в 'таблице настроечных регистров'
               spi_go
spi_state
                               <= 1'b0;
                               <= IDLE;
                                         // read mode only
// read mode only
               read_idle_count <= 0;</pre>
                            <= 1'b0;
               high byte
                               <= 1'b0;
                                         // read mode only
               read back
                clear status <= 1'b0;
       end
        // по очереди перебираем регистры из таблицы настроеч регистров, и собираем SPI транзакцию
        // для отправки. Собираем { 1'RW, 1'MB, 6'REG ADDR, 8'REG DATA } в p2s data и запускаем
       // SPI FSM. После окончания транзакции (spi end) увеличиваем индекс в таблице регистров
        // initial setting (write mode)
       else if (ini index < INI NUMBER)
               case(spi state)
                       IDLE : begin
                                       p2s data
                                                    <= {WRITE MODE, write data};
                                                       <= 1'b1:
                                        spi_go
                                                       <= TRANSFER;
                                        spi state
                       end
                       TRANSFER : begin
                                       if (spi_end)
                                               ini_index
                                                               <= ini index + 4'b1;
                                               spi_go
                                                               <= 1'b0;
                                                               <= IDLE;
                                                spi_state
                                        end
                       end
               endcase
```

2.3. SPI модуль spi_controller

```
module spi_controller (
    iRSTN,
    iSPI CLK,
                    //2MHz
    iSPI_CLK_OUT, //2MHz phase shift
                    //передаваемая транзакция { 1'RW, 1'MB, 6'REG_ADDR, 8'REG_DATA }
    iP2S DATA,
    iSPI_GO,
                    //сигнал, что надо запустить SPI транзакцию
    oSPI_END,
                    //индикатор, что SPI транзакция завершена
    oS2P DATA,
    SPI SDIO,
    oSPI_CSN,
    oSPI CLK
);
`include "spi_param.h"
// PORT declarations
       Host Side
input
                             iRSTN;
                             iSPI CLK;
input
               iSPI_CLK_OUT;
[SI_DataL:0] iP2S_DATA;
input
input
                                              //[15:0]
                             iSPI GO;
input
               oSPI_END;
[SO_DataL:0] oS2P_DATA;
output
                                              //[7:0]
output
        reg
        SPI Side
```

```
SPI SDIO;
inout
output
                          oSPI CSN;
output
                          oSPI CLK;
// REG/WIRE declarations
wire
             read mode, write address;
             spi_count_en;
req
       [3:0] spi_count;
                         //счетчик бит в транзакции,
reg
                          //считает с 15 до 0, т.к. передача старшим битом вперед
// Structural coding
//========
                     _____
assign read mode = iP2S DATA[SI DataL]; //[15], GMT RW
//передаем 16 бит, [15:0], { 1'RW, 1'MB, 6'REG ADDR, 8'REG DATA }
//даже если транзакция чтения, то все равно сначала надо первые 8 бит передать в чип
//т.е. биты [15:8], когда счетчик spi count = 15,14..8, у него бит [3] всегда в '1'
assign write address = spi count[3];
//oSPI END - индикатор, что все 16 бит переданы/приняты, и счетчик бит сейчас стал == 0
assign oSPI END = ~|spi count;
                                    // '1' если все биты равны 0
                                    // spi count устанавливается в 15 в начале транзакции
                                    // и считает вниз до 0
assign oSPI_CSN = ~iSPI_GO;
//если нет транзакции, то неактивный уровень линии CLK '1'
//выходной клок даем "задержанным" на фазовый сдвиг относительно сигнала тактирования
//синхр логики этого блока, чтобы данные успели выставиться на линии
assign oSPI_CLK = spi_count_en ? iSPI_CLK_OUT : 1'b1;
//если нет транзакции (en=0), то на линии HiZ
//ecли Write транзакция (read=0), то выставляем биты из iP2S_DATA[spi_count]
//если Read транзакция (read=1), но идет передача адресных + сервисных битов,
//то выставляем биты из iP2S DATA[spi count]
assign SPI SDIO = spi count en && (!read mode || write address) ? iP2S DATA[spi count] : 1'bz;
always @ (posedge iSPI_CLK or negedge iRSTN)
    if (!iRSTN)
   begin
       spi_count_en <= 1'b0;</pre>
       spi_count <= 4'hf;</pre>
                                  //счетчик бит
    end
    else
   begin
       if (oSPI END)
                                  //как только счетчик бит == 0, транзакция завершена
           spi_count_en <= 1'b0;</pre>
       else if (iSPI GO)
                                  //сигнал запуска транзакции от головного модуля
           spi count en <= 1'b1;
                                  //засчелкиваем и "удерживаем" EN
        //как только spi count en = 1, начинается счет бит 15,14...0
       if (!spi count en)
       spi count <= 4'hf;
       else
                       <= spi count - 4'b1; //считает с 15-ого бита до 0
           spi count
     //если транзакция чтения и биты RW, MB, 6'REG ADDR передали, то теперь
     //принимаем биты 8'REG DATA
    if (read mode && !write address)
         oS2P_DATA <= {oS2P_DATA[SO_DataL-1:0], SPI_SDIO}; //сдвиговый регистр, новый бит
    end
                                                           //вдвигается в младший разряд
endmodule
```

2.4. Чтение данных из акселя

У нас есть 2 условия начала чтения данных из акселя:

- (1) Счетчик досчитал
- (2) На пине IG INT2 появился сигнал прерывания

Эти условия запускают чтение регистра «причина прерывания» **INT_SOURCE**. Как только начинаем цикл чтения, сразу ставим тригтер **clear_status**, и он будет удерживаться в 1, пока не закончится чтение.

Также **clear_status** задерживаем в сдвиговом регистре. И повторный цикл чтения можно запустить только после того, как задержанный **clear_status** сбросится. Т.е. даже если у нас запросы на чтение **INT_SOURSE** друг за другом идут (аля только по счетчику времени опросили регистр, и тут же прерывание пришло, или прерывания друг за другом), то между соседними SPI транзакциями будет пауза в несколько тактов.

После окончания транзакции также сбрасывается счетчик времени read_idle_count.

```
always@(posedge iSPI CLK or negedge iRSTN)
    if(!iRSTN)
    begin
        clear_status_d <= 4'b0;</pre>
    end
    else
    begin
        //задержка clear status на N тактов
        clear status d <= {clear_status_d[2:0], clear_status};</pre>
TRANSFER : begin
    if (spi end)
    begin
       else
       begin
                         <= 1'b0;
        clear_status
                         <= s2p_data[6];
        read ready
        read idle count <= 0;
```

Результат чтения — значение регистра INT_SOURCE, и там бй бит может сказать, что было кратковременной ускорение "tap". В этом случае надо считать значение ускорения из регистров X_LB, X_HB. Выставляется флаг **read_ready.**

Register 0x30—INT_SOURCE (Read Only)								
D7	D6	D5	D4					
DATA_READY	SINGLE_TAP	DOUBLE_TAP	Activity					
D3	D2	D1	D0					
Inactivity	FREE_FALL	Watermark	Overrun					

Bits set to 1 in this register indicate that their respective functions have triggered an event, whereas a value of 0 indicates that the corresponding event has not occurred. The DATA_READY, watermark, and overrun bits are always set if the corresponding events occur, regardless of the INT_ENABLE register settings, and are cleared by reading data from the DATAX, DATAY, and DATAZ registers. The DATA_READY and watermark bits may require multiple reads, as indicated in the FIFO mode descriptions in the FIFO section. Other bits, and the corresponding interrupts, are cleared by reading the INT_SOURCE register.

```
SINGLE_TAP

The SINGLE_TAP bit is set when a single acceleration event that is greater than the value in the THRESH_TAP register (Address 0x1D) occurs for less time than is specified in the DUR register (Address 0x21).
```

У **read_ready** больше приоритет, чем у запуска чтения INT_SOURCE, поэтому, если чтение INT_SOURCE показало, что было прерывание, то **read_ready** запускает чтение **X_LB**, даже если там есть повторный запрос на чтение INT_SOURCE.

При начале цикла чтения X_LB защелкивается "1" в **read_back.** И держится до окончания транзакции. Кстати, при чтении X_LB у нас **high_byte** равен 0, а вот в конце чтения делаем инверсию и он равен 1. У проверки это флага приоритет еще выше, чем у **read_ready**, и он запустит цикл чтения X_BB .

```
TRANSFER : begin
    if (spi end)
    begin
        if (read back)
        begin
                         <= 1'b0;
          read back
                         <= !high_byte; // X_LB, X_HB, X_LB...
          high_byte
                         <= 1'b0;
          read ready
       end
else
    case(spi state)
        IDLE : begin
              read_idle_count <= read_idle_count + 1;</pre>
if (high byte) // multiple-byte read
begin
  p2s data[15:8] <= {READ MODE, X HB};
  read back
                    <= 1'b1;
end
else if (read_ready)
begin
  p2s_data[15:8] <= {READ_MODE, X_LB};</pre>
  read back
                <= 1'b1;
else if (!clear_status_d[3]&&iG_INT2 || read_idle_count[IDLE_MSB])
  p2s_data[15:8] <= {READ_MODE, INT_SOURCE};</pre>
               <= 1'b1;
  clear status
```

Есть сдвиговые регистры — задержки на 1 такт для high_byte, read_back. По ним защелкиваются данные X_B и X_B в регистры oDATA_L, oDATA_H, которые потом передаются в модуль светодиодов.

```
if (read_back_d) // update the read back data
begin
    if (high_byte_d)
    begin
        oDATA_H <= s2p_data;
        oDATA_L <= low_byte_data;
    end
    else
        low_byte_data <= s2p_data;
    end
end</pre>
```