


本节内容

SRAM 和 DRAM

知识总览



Dynamic Random Access Memory，即动态RAM


Static Random Access Memory，即静态RAM

DRAM用于主存、SRAM用于Cache



高频考点：DRAM和SRAM的对比

DRAM
芯片

DRAM芯片



DRAM芯片用于主存





DRAM芯片：使用栅极电容存储信息

SRAM芯片：使用双稳态触发器存储信息

核心区别：存储
元不一样


栅极电容 v.s. 双稳态触发器



- 1: 电容内存储了电荷
- 0: 电容内未存储电荷

栅极电容 v.s. 双稳态触发器

双稳态
1: A高B低
0: A低B高




读出1: MOS管接通，电容放电，数据线上产生电流

读出0: MOS管接通后，数据线上无电流

读出数据，触发器状态保持稳定，是非破坏性读出，无需重写

读写速度更快



每个存储元制造成本更低，集成度高，功耗低



王道考研/CSKAOYAN.COM

DRAM v.s SRAM

Static Random Access Memory


Dynamic Random Access Memory

| 类 型 特 点 | SRAM（静态RAM） | DRAM（动态RAM） |
|--------------|-------------|-------------|
| 存储信息 | 触发器 | 电容 |
| 破坏性读出 | 非 | 是 |
| 读出后需要重写？（再生） | 不用 | 需要 |
| 运行速度 | 快 | 慢 |
| 集成度 | 低 | 高 |
| 发热量 | 大 | 小 |
| 存储成本 | 高 | 低 |
| 易失/非易失性存储器？ | 易失（断电后信息消失） | 易失（断电后信息消失） |
| 需要“刷新”？ | 不需要 | 需要 |
| 送行列地址 | 同时送 | 分两次送 |

常用作Cache

常用作主存

栅极电容 v.s. 双稳态触发器




双稳态
1: A高B低
0: A低B高

只要不断电，
触发器的状态
就不会改变

读出0时，BL
为低电平

读出1时，BLX
为低电平





DRAM的刷新

1. 多久需要刷新一次？ 刷新周期：一般为2ms
2. 每次刷新多少存储单元？以行为单位，每次刷新一行存储单元
——为什么要用行列地址？

存储单元排列成 $2^{n/2} \times 2^{n/2}$ 的矩阵
拆分为行列地址(DRAM行、列地址等长)

存储器的简单模型

2^n 根选通线




DRAM的刷新

1. 多久需要刷新一次? 刷新周期: 一般为2ms
2. 每次刷新多少存储单元? 以行为单位, 每次刷新一行存储单元
——为什么要用行列地址? 减少选通线的数量


存储器的简单模型

2^n 根选通线



地址: 00000000

拆分为行列地址(DRAM行、列地址等长)



存储单元排列成 16×16 的矩阵
 $2^{n/2} + 2^{n/2}$ 根选通线

如 $2^8=256$ 根选通线, $2^4+2^4=32$ 根选通线

$A_{n/2-1} \dots A_0$

DRAM的刷新

1. 多久需要刷新一次? 刷新周期: 一般为2ms
2. 每次刷新多少存储单元? 以行为单位, 每次刷新一行存储单元
——为什么要用行列地址? 减少选通线的数量
3. 如何刷新? 有硬件支持, 读出一行的信息后重新写入, 占用1个读/写周期
4. 在什么时刻刷新?

假设DRAM内部结构排列成 128×128 的形式, 读/写周期0.5us
2ms共 $2ms/0.5us = 4000$ 个周期

思路一: 每次读写完都刷新一行

→系统的存取周期变为1us

前0.5us时间用于正常读写

后0.5us时间用于刷新某行



分散刷新

思路二: 2ms内集中安排时间全部刷新

→系统的存取周期还是0.5us

有一段时间专门用于刷新,

无法访问存储器, 称为访存“死区”




集中刷新

思路三: 2ms内每行刷新1次即可

→2ms内需要产生128次刷新请求

每隔 $2ms/128 = 15.6us$ 一次

每15.6us内有0.5us的“死时间”



异步刷新

可在译码
阶段刷新

DRAM v.s SRAM

Static Random Access Memory


Dynamic Random Access Memory

| 类 型 特 点 | SRAM（静态RAM） | DRAM（动态RAM） |
|--------------|-------------|-------------|
| 存储信息 | 触发器 | 电容 |
| 破坏性读出 | 非 | 是 |
| 读出后需要重写？（再生） | 不用 | 需要 |
| 运行速度 | 快 | 慢 |
| 集成度 | 低 | 高 |
| 发热量 | 大 | 小 |
| 存储成本 | 高 | 低 |
| 易失/非易失性存储器？ | 易失（断电后信息消失） | 易失（断电后信息消失） |
| 需要“刷新”？ | 不需要 | 需要 |
| 送行列地址 | 同时送 | 分两次送 |

常用作Cache

常用作主存

DRAM的地址线复用技术



行、列地址分两次送, 可使地址线更少, 芯片引脚更少

本节回顾

Static Random Access Memory

Dynamic Random Access Memory

| 类 型 特 点 | SRAM（静态RAM） | DRAM（动态RAM） |
|--------------|-------------|---------------|
| 存储信息 | 触发器 | 电容 |
| 破坏性读出 | 非 | 是 |
| 读出后需要重写？（再生） | 不用 | 需要 |
| 运行速度 | 快 | 慢 |
| 集成度 | 低 | 高 |
| 发热量 | 大 | 小 |
| 存储成本 | 高 | 低 |
| 易失/非易失性存储器？ | 易失（断电后信息消失） | 易失（断电后信息消失） |
| 需要“刷新”？ | 不需要 | 需要（分散、集中、异步） |
| 送行列地址 | 同时送 | 分两次送（地址线复用技术） |

现在的主存通常采用SDRAM芯片

“刷新”由存储器独立完成，不需要CPU控制

导致地址线、地址引脚减半

常用作Cache

常用作主存



公众号：王道在线



b站：王道计算机教育



抖音：王道计算机考研