华东师范大学软件工程上机实践报告

课程名称: 数字逻辑实践 年级: 2023 上机实践成绩:

指导教师:曹桂涛 姓名:张建夫 上机实践日期: 2023/12/25

实践编号:实验七 学号: 10235101477 上机实践时间: 2 学时

一、实验名称实验7任意进制分频器

二、实验目的

- (1) 掌握任意进制分频器的设计方法。
- (2)掌握同步计数器 74LS161 多级级联的方法。
- (3) 研究不同连接方式对分频数的影响。

三、 实验内容

- (1)利用 74LS161 的清零端(Cr)设计一个 12 分频器,当时钟频率为 1Hz 时,用发光二极管显示 74LS161 QA~QD 的输出状态,并填入表 7.6 中。
- (2)利用 74LS161 的置数端(LD)设计一个 12 分频器。当时钟频率为 1Hz 时,用发光二极管显示 74LS161 QA~QD 的输出状态,并填入表 7.6 中。当时钟频率为 10kHz 时,观察 0C 与 CP 的指示灯亮、暗情况。
- (3) 用两片 74LS161 和 74LS04 设计 33 分频器,输入时钟频率为 10kHz 时,观察 CP 脉冲、0C1 和 0C2 的指示灯亮、暗情况。

(4) 当分频器为 22 分频器时, 把#2 74LS161 的 P 和 T 对调, 观察并记录 CP 脉冲、0C1 和 0C2 的指示灯亮、暗情况。

表 7.6

实

		禾	引用 C, 站	H			F	利用し。対	H H	
时钟	Q_{D}	Qc	Q _B	QA	C _r	Q_{D}	Qc	Qв	Q _A	Oc
1	•	-						,		
2 .										
3									<u></u>	
4										
5										
6		18								ļ
7										
8										-
9										
10										
11										
12										
13										

四、实验原理

分频器和计数器是数字电路和自动控制电路中极为重要的一种单元电路,分频器由最高位输出分频模数,计数器由其内部各级触发器输出不同的计数模数。随着中规模集成电路的出现,分频器的设计方法,主要是合理灵活地运用计数器芯片,实现任意进制分频。

74LS161 是一种四位二进制可预置的同步加法计数器,图 7.1 是其引脚图,表 7.1 是其功能表.




图 7.1 74LS161 引脚图




图 7.2 7分频电原理图

表 7.1

	Comment of the same and the same		输	ALCONOMIC STREET	人					输	出	
C _r	CP	L _D	P	T	A	В	C	D	QA	QB	Qc	Q_{D}
0	Ф	Ф	Ф	ф	Φ	Ф	Ф	Ф	0	0	0	0
1 .	1	0	Φ	Ф	a	b	С	d	a	b	c	d
1	1	1	0	Ф	Ф	Φ	Φ	Φ	Q_{A}	Q_B	Qc	QD
1	1	1	Φ.	0	Ф	Ф	Ф	Φ	Q _A	Q _B	Qc	QD
1	1	1	1	1	Ф	Ф	Ф	Φ		加 1	计数	

从功能表中可知,当清零端 $C_r=0$ 时,计数器输出 $Q_A=Q_B=Q_c=Q_D=0$,称为异步清零。当 $C_r=1,L_D=0$,脉冲的上升沿作用后,74LS161 内部触发器的输出端 Q_A 、 Q_B 、 Q_C 、 Q_D 的状态分别与数据输入端 A、B、C、D 状态相同,称为置数工作状态。而当 $C_r=L_D=1$ 时,P、T 中有一个为 0 时,计数器不计数,输出端状态不变。只有当 $C_r=L_D=P=T=1$, C_P 端有脉冲上升沿作用后,计数器加 1。此外 74LS161 还有一个进位输出端 Q_C ,其逻辑关系是 $Q_C=Q_A\cdot Q_B\cdot Q_C\cdot Q_D\cdot T$ 。

合理运用计数器的清零功能和置数功能, 1 片 74LS161 可以构成 16 以下的任意进制分频器。

1. 用清零功能设计 16 以下任意进制分频器


电

图 7.2 是构成 7 分频的电原理图。图中每个时钟脉冲(CP)作用后,74LS161 就加"1",当 $Q_A = Q_B = Q_C =$ "1"时,74LS20 的三个输入端 Q_A 、 Q_B 、 Q_C 均等于"1",输出则跳变为"0",计数器重新开始计数。74LS161 输出端 Q_A 、 Q_B 、 Q_C 、 Q_D 的变化规律列于表 7.2。在 Q_C 端输出分频后信号,高电平宽度为 3 个时钟周期(记作 Q_C 3 个时钟周期(记作 Q_C 4 个时钟周期(记作 Q_C 6 同理,可作表 7.3,表示不同分频数时与非门输入端和 74LS161 输出端的连接规律。用上述方法在 74LS20 的输出端产生的输出脉冲宽度只有 Q_C 7 以 Q_C 8 以 Q_C 8 以 Q_C 8 以 Q_C 8 和出端上可能出现不应有的毛刺。

2. 利用 L。端实现 16 位以下的任意进制分频

图 7.3 是利用 74LS161 和 74LS04 组成的 9 分频器。在 CP 脉冲作用后,74LS161

就加"1".当 Qa=Qa=Qc=Qp= "1" 时,Oc 输出一个正脉冲,脉宽等于一个时钟周期,在Lp端就有一个负脉冲,74LS161 进人置数准备状态,在下一个时钟脉冲上升沿到达时,把数据输人端A、B、C、D的数据置入内部触发器,完成置数功能。Lp端的脉冲就是9分频后的输出脉冲,这种电路的分频数n为



实

图 7.3 9分频电原理图

$n=A'x2^0+B'x2^1+C'x2^2+D'x2^3+1$

式中 A、B、C、D 接地时为"0",否则就为"1"。例如图 7.3 中,A=B=C=1,D=0,代入 7.3 式中可得分频数为:

$n=1'x2^0+1'x2^1+1'x2^2+0'x2^3+1=9$

表 7.4 列出了图 7.3 在每个时钟脉冲(CP)作用下 QA、QB、Qc、QD和 Qc的输出状态。

表 7.2

CP	QD	Qc	Qв	Q_{Λ}	CP	Q _D	Qc	QB	QA
0	0	0	0 -	0	4	0	1	0	0
1	0	0	. 0	1	5	0	1	0	1
2	0 ·	. 0	1	0	6	0	1	1	0
3	0	0	1	1	7	0	1	1	1

表 7.3

\\ lts	ī ¥lr	3	4	5	6	7	8	9	10	11	12	13	14	15
分别	A A	1	1	1	1	1	QD	Q_{D}	Q _D	QD	QD	Q_D	Q_{D}	QD
四与	В	1	Qc	Qc	Qc	Qc	1	1	1	1	· Qc	Q _c	Qc	Qc
非门	C.	QB	1	1	Q _B	QB	1	1	Q _B	Q _B	1	1	Q _B	Q
输入	C	Q _A	1	QA	1	Q _A	1	QA	1	Q _A	1	QA	1	Q,

众 1.4

CP	0-	Oc	O _R	Q _A	Oc	CP	QD	Qc	Q _B	Q _A	Oc
0	Q _B	1	1	1	0	5	1	1	0	0	0
1	1	0	0	0	0	6	1	1	0	1	0
	1	0	0	1	0	7	1	1	1	0	0
2	1	0	1	0	0	8	1	1	1	1	1
<u></u>	1	0	1	1	0	9	0	1	1	1	0

3. 255 以下分频器

图 7.4 (a) (b) 是用两片 74LS161 构成的 18 进制分频器电原理图和波形图,工作过程列于表 7.5。

表 7.5

			#2 27	4LS161	l		#1 174LS161					
CP	Oc	QD	Qc	Q _B	QA	Lo	Oc	Q_{D}	Qc	Q _B	QA	L
1	0	1	1	1	0	.1	0	1	1	1	0	1
1	0	1	1	1	0	1	1	1	1	1	1	1
1	0	1	1	1	1	1	0	0	Ö	0	0	1
1	0	1	1	1	1	1	0	0	0	0	1	1
1	0	1	1	1	1	1	0	0	0	1	0	1
1	0	1	1	1	1	1	0	0	0	1	1	1
1	0	1	1	1	1	1	0	0	1	0	0	1
1	0	1	1	1	1	1	0	0	1	0	1	1
†	0	1	1	1	1	1	0	0	1	1	0	1
1	0	1	1	1	1	1	0	0	1	1	1	1
1	0	1	1	1	1	1	0	1	0	0	0	1
1	0	1	1	1	1	1	0	1	0	0	1	1
1	Ó	1 1	1	1	1	1	0	1	0	1	0	1
1	0	1	1	1	1	1	0	1	0	1	1	.1
<u> </u>	0	1	1	1	I	1	0	1	1	0	0	1
1	0	1	1	1	1	1	0	1	1	0	1	1
†	0	1	1	1	1	1	0	1	1	1	0	1
1	1	1	1	1	1	0	1	1	1	1	1	0
1	0	1	1	1	0	1	0	1	1	1	O	1




图 7.4 18 分频原理图和波形图


设计数器的初始状态为#2 74LS161 的 Q_A ="0", Q_B = Q_C = Q_D ="1", #1 74LS161 的 Q_A ="0", Q_B = Q_C = Q_D ="1"。输入第一脉冲后, #1 74LS161 计到全"1"时, Q_C =1。输入第二个脉冲后,使 #2 74LS161 加 1 输出为全"1"、#1 74LS161 变为全"0"。因为 Q_C = Q_A - Q_B - Q_C - Q_D -T

而此时#2 74LS161 的 T 变为"0",所以其 Q_c 端仍为"0",以后的 CP 脉冲使#1 74LS161 单独计数,直到两片 74LS161 的 L_D 均为"0",到下一个时钟脉冲的上升沿到来时,将两片 74LS161 的 A~D 的状态重新置人,回到初始状态。两片 74LS161 的 Q_C 波形如图 7.4 所示。改变两片 74LS161 的 A~D 端的状态,可很方便地改变分频数。分频数可按 7.1 式计算,图 7.4(a)中#1 74LS161 的 B=C=D=1,A=0 而#2 74LS161 的 B=C=D=1,A=0,则有


n=20+24+1=18

五、实验过程


(1) 将 QC 与 QD 接与非门后再接清零端即可




(2) 将进位端接非门, 再接 Ld 端



(3) 33 分频器




(4) 22 分频器



六、实验结果及分析 (1)

-	表 7.6	
	利用Crin	利用人端
	Qo Qc QB QA Cr	Qp Qc QB Q, Oc
1	00001	0 1000
2	00011	0 10 10
3	00/01	0 6 1 1 9
3 4	00111	01110
5	01001	10000
6	01011	10010
7	01101	10100
8	0 1 1	10110
P	10001	((0 0 0
10	10011	11010
11	10 10 1	11100
15	10111	1011141
1	00000	0 00 0


QDQCQBQA 按照 0000, 0001, 0010, 0011, 0100, 0101, 0110, 0111, 1000, 1001, 1010, 1011 的顺序循环。



当 QA=QB=QC=QD=1 时, 0c 输出 1, 其余情况输出为 0。 QDQCQBQA 按 0100, 0101, 0110, 0111, 1000, 1001, 1010, 1011, 1100, 1101, 1111 的顺序循环。

(3)


实验结果记录如下:



第十六个方波和第三十二个方波时 0C1 为 1; 每三十三个方波 0C2 输出一个 1;

(4)

实验结果记录如下:



将P和T对调后,P与0c₁相连,T接电源。由功能表可知,P=0时保持(包括0C),当T=0时保持(0C=0)。因此,在0C1第一次变为1之后,0C2也将变为1,之后两片芯片都将变回预置数,开始新的循环(每六次输出一个1),原电路不再是22分频器。

七、实验收获/心得体会

- 1. 通过本次实验,进一步掌握了任意进制分频器的设计方法,其中有置数法和清零法,掌握了同步计数器 74LS161 多级级联的方法,并研究了不同连接方式对分频数的影响;
- 2. 该实验中,有多个接口需要接地或者接电源,需要仔细,以免忘记,导致无法得到预期结果。在第四个实验中,要对P和T对调后的实验结果进行分析,这需要对74LS161 功能足够理解,因此在预习时要进行一定思考。