




# Sıralı Mantık Tasarımı



Suhap SAHİN


# LATCHES & FLIP-FLOPS

- Adısk devrelerin analizi zor olduğundan; bu bölümde çokca kullanılan senkron akdısk devrelerden bahsedilecektir.
  - Senkron ardısk devreler, birlesik lojik devrelerden ve devrenin bir önceki durumunu tutan flip-floplar olusmaktadır.
- Bu bölümde, ardısk devreleri tasarlamanın kolay bir yolu olan sonlu durum makineleri açıklanmaktadır.
- Son olarak, sıralı devrelerin hızını analiz edilecek ve paralellik kavramı hızı arttırmanın bir yolu olarak tartışılacaktır.




# LATCHES & FLIP-FLOPS

En temel hafıza birimi iki durumlu çıkışa sahip elemanlardan oluşur.




$Q$  değeri, devrenin gelecekteki davranışını açıklamak için geçmiş bilgileri içerir



cross-coupled inverter

Baslangıç durumuna ait geçmiş bilgi olmadığında, başlangıç değerleri kestirilemez.

# LATCHES & FLIP-FLOPS



Case I:  $Q=0$

I2  $\Rightarrow$  TRUE ( $Q'$ )

I1  $\Rightarrow$  FALSE (Q)

DEVRE KARARLIDIR

Case I:  $Q=1$



I2  $\Rightarrow$  FALSE ( $Q'$ )

I1  $\Rightarrow$  TRUE (Q)

DEVRE KARARLIDIR

Girise sahip degil

# SR Latch



Case I:  $R=1, S=0$

$R=1$   $Q'=?$

-->  $N1 \Rightarrow \text{FALSE}$

$S=0$   $Q=0$

-->  $N2 \Rightarrow \text{TRUE}$

Case II:  $R=0, S=1$

$S=1$   $Q'=?$

-->  $N2 \Rightarrow \text{FALSE}$

$R=0$   $Q=1$

-->  $N1 \Rightarrow \text{TRUE}$

Case III:  $R=1, S=1$

$R=1$   $Q'=?$

-->  $N1 \Rightarrow \text{FALSE}$

$S=1$   $Q=?$

-->  $N2 \Rightarrow \text{FALSE}$


Case IV:  $R=0, S=0$

$R=0$   $Q'=?$

-->  $N1 \Rightarrow ?$

$S=0$   $Q=?$

-->  $N2 \Rightarrow ?$



## SR Latch


Case IV:  $R=0, S=0$

$R=0$   $Q'=?$

-->  $N1 \Rightarrow ?$

$S=0$   $Q=?$

-->  $N2 \Rightarrow ?$



(a)


Case IVa:  $Q=0$

$S=0$   $Q=0$

-->  $N2 \Rightarrow \text{TRUE}$

$R=0$   $Q'=1$

-->  $N1 \Rightarrow \text{FALSE}$



(b)

Case IVb:  $Q=1$



$S=0$   $Q=1$

-->  $N2 \Rightarrow \text{FALSE}$

$R=0$   $Q'=0$


-->  $N1 \Rightarrow \text{TRUE}$

## SR Latch




Case	$S$	$R$	$Q$	$\bar{Q}$
IV	0	0	$Q_{prev}$	$\bar{Q}_{prev}$
I	0	1	0	1
II	1	0	1	0
III	1	1	0	0

## SR Latch



$R=1$  ve  $S=1$  olduğu durumda devre davranışı kestirilemez




Case	$S$	$R$	$Q$	$\bar{Q}$
IV	0	0	$Q_{prev}$	$\bar{Q}_{prev}$
I	0	1	0	1
II	1	0	1	0
III	1	1	0	0



# D Latch


CLK = 1  $\Rightarrow$  Latch is transparent

CLK = 0  $\Rightarrow$  Latch is opaque



CLK	D	$\bar{D}$	S	R	Q	$\bar{Q}$
0	X	$\bar{X}$	0	0	$Q_{prev}$	$\bar{Q}_{prev}$
1	0	1	0	1	0	1
1	1	0	1	0	1	0

# D Flip-Flop



CLK = 0

⇒

Master = transparent



Slave = opaque

CLK = 1

⇒

Master = opaque

Slave = transparent



D tipi flip flop;

Yükselen kenarda D verisini çıkışa (Q) aktarır.

Aksi takdirde durumunu korur(hatırlar).


D tipi flip flop;

master-slave flip-flop


edge-triggered flip-flop

positive edge-triggered flip-flop

# Örnek: D Flip-Flop Transistör sayısı



NAND



D tipi flip flop'taki transistör sayısı kaçtır?

NAND / NOR = 4 transistör

NOT = 2 transistör


AND = NAND + NOT = 6 transistör

SR LATCH = 2xNOR = 8 transistör


D LATCH = SR + 2xAND + NOT = 8 + 2x6 + 2 = 22 transistör

D flip-flop = 2xD LATCH + NOT = 2x22 + 2 = 46 transistör


SR LATCH





D LATCH




D Flip-Flop



# Register / Saklayıcı



# Enabled Flip-Flop




Saat sinyalini lojik bir işlemden gecirmek kötü bir fikir

Verinin ne zaman kabul edileceğini belirleyen bir EN/ENABLE girişine sahiptir.


EN = TRUE  $\Rightarrow$  enable flip-flop = normal flip-flop

EN = FALSE  $\Rightarrow$  eski durum korunur


# Resetlenebilir Flip-Flop



(a)



(b)



(c)

RESET = FALSE

⇒

enable flip-flop = normal flip-flop

RESET = TRUE

⇒

D = 0

Sistemde ilk çalışmaya başladığında;


bütün flip-flop ları Q(baslangic) durumuna getirmek için kullanılır.

Senkron resetlenebilir flip-flop: RESET girisi CLK sinyaline bağlı


Asenkron resetlenebilir flip-flop: RESET girisi CLK sinyallinden bağımsız

# Transistör Seviyesinde Latch ve Flip-Flop Tasarımı


D latch



D latch



D flip flop



# D Latch VS D Flip-Flop

D latch



Level Triggering

CLK = 1



Latch is transparent

D girisini Q çıkısına aktarır


CLK = 0



Latch is opaque

Q önceki durumunu korur

D flip flop



Positive Edge Triggering

CLK = 0



Master = transparent, Slave = opaque

D girisini Q çıkısına kopyalar

CLK = 1




Master = opaque, Slave = transparent



Q önceki durumunu korur



# D Latch VS D Flip-Flop



# Senkron Lojik Tasarım - Halka Ösilatörü -



Inverter lerin yayılma gecikmesi 1ns

X=0 kabul edilirse;

Y=1, Z=0, X=1 (Kabul ile tutarsız olur)

0ns => X yükselir 1ns => Y düşer 2ns => Z yükselir,

3ns => X düşer 4ns => Y yükselir 5ns => Z düşer

6ns => X yükselir

Yukarıdaki desen her 6 ns' de bir tekrar eder.

Bu devreye halka osilatörü denir.

Halka osilatörünün süresi = her invertörün yayılma gecikmesi

Gecikme = sürücünün üretimi, güç kaynağı voltajı

Halka osilatör periyodunun doğru bir şekilde tahmin edilmesi zordur.



Halka osilatörü, sıfır girişli ve periyodik olarak değişen bir çıkışlı sıralı bir devredir.

# Senkron Lojik Tasarım - Yaris Durumu -

$$Q = CLK \cdot D + \overline{CLK} \cdot Q_{prev}$$

Ali az sayıda kapı kullanılarak, daha basarılı bir D Latch tasarladığını idda ediyor.

CLK	D	$Q_{prev}$	Q
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	1



CLK = D = 1      =>    Q=1 (transparent)

CLK = düşer      =>    Q=1(eski degerini hatırlar)

CLK dan CLK' gecis gecikmesinin göreceli olarak daha uzun oldugu varsayılısın


CLK' = yükselir      =>    N1 ve Q; CLK' dan önce düşer

Bu durumda;

N2 kesinlikle yükselemeyecektir.

# Senkron Ardışık Devreler








- Herbir elemanı saklayıcı veya birlesik devre
- En az bir elemanı saklayıcı
- Bütün saklayıcılar aynı saat sinyalinı kullanılır
- Herbir döngüsel yol bir saklayıcı(döngüyü bekletebilen) içerir



Bir girise(D) bir saat sinyaline(CLK), bir çıkışa (Q) ve iki duruma {0, 1} sahip; Bir flip-flop, en basit senkron ardışık devredir. Mevcut durum S, sonraki durum ise S' ile ifade edilmistir.


# Senkron Ardışık Devreler

Aşağıdakilere hangisi senkron ardışık devredir.




# Sonlu Durum Makinaları

İstenilen fonksiyonu yerine getiren Senkron Ardıslıl devrelerin tasarlanması için sematik bir yol sunar.



Moore machine



(a)



Mealy machine

(b)

## Sonlu Durum Makinaları Örneği



## Sonlu Durum Makinaları Örneği




Table 3.1 State transition table

Current State $S$	Inputs		Next State $S'$
	$T_A$	$T_B$	
S0	0	X	S1
S0	1	X	S0
S1	X	X	S2
S2	X	0	S3
S2	X	1	S2
S3	X	X	S0



# Sonlu Durum Makinaları Örneği

Table 3.1 State transition table

Current State $S$	Inputs		Next State $S'$
	$T_A$	$T_B$	
S0	0	X	S1
S0	1	X	S0
S1	X	X	S2
S2	X	0	S3
S2	X	1	S2
S3	X	X	S0

Table 3.2 State encoding

State	Encoding $S_{1:0}$
S0	00
S1	01
S2	10
S3	11

Table 3.3 Output encoding

Output	Encoding $L_{1:0}$
green	00
yellow	01
red	10

# Sonlu Durum Makinaları Örneği

Table 3.1 State transition table

Current State $S$	Inputs		Next State $S'$
	$T_A$	$T_B$	
S0	0	X	S1
S0	1	X	S0
S1	X	X	S2
S2	X	0	S3
S2	X	1	S2
S3	X	X	S0

Table 3.2 State encoding

State	Encoding $S_{1:0}$
S0	00
S1	01
S2	10
S3	11

Table 3.3 Output encoding

Output	Encoding $L_{1:0}$
green	00
yellow	01
red	10

Table 3.4 State transition table with binary encodings

Current State		Inputs		Next State	
$S_1$	$S_0$	$T_A$	$T_B$	$S'_1$	$S'_0$
0	0	0	X	0	1
0	0	1	X	0	0
0	1	X	X	1	0
1	0	X	0	1	1
1	0	X	1	1	0
1	1	X	X	0	0

$$S'_1 = \bar{S}_1 S_0 + S_1 \bar{S}_0 \bar{T}_B + S_1 \bar{S}_0 T_B$$

$$S'_0 = \bar{S}_1 \bar{S}_0 \bar{T}_A + S_1 \bar{S}_0 \bar{T}_B$$

$$S'_1 = S_1 \oplus S_0$$

$$S'_0 = \bar{S}_1 \bar{S}_0 \bar{T}_A + S_1 \bar{S}_0 \bar{T}_B$$

# Sonlu Durum Makinaları Örneği




Table 3.2 State encoding

State	Encoding $S_{1:0}$
S0	00
S1	01
S2	10
S3	11

Table 3.3 Output encoding

Output	Encoding $L_{1:0}$
green	00
yellow	01
red	10

Table 3.5 Output table

Current State		Outputs			
$S_1$	$S_0$	$L_{A1}$	$L_{A0}$	$L_{B1}$	$L_{B0}$
0	0	0	0	1	0
0	1	0	1	1	0
1	0	1	0	0	0
1	1	1	0	0	1

$$L_{A1} = S_1$$



$$L_{A0} = \bar{S}_1 S_0$$

$$L_{B1} = \bar{S}_1$$

$$L_{B0} = S_1 S_0$$

# Sonlu Durum Makinaları Örneği

## Moore FSM



$$S'_1 = S_1 \oplus S_0$$


$$S'_0 = \bar{S}_1 \bar{S}_0 \bar{T}_A + S_1 \bar{S}_0 \bar{T}_B$$

$$L_{A1} = S_1$$

$$L_{A0} = \bar{S}_1 S_0$$

$$L_{B1} = \bar{S}_1$$

$$L_{B0} = S_1 S_0$$



# Sonlu Durum Makinaları Örneği





Figure 3.27 Timing diagram for traffic light controller

## Durum Kodlama

**ikili durum kodlama:** Bir önceki örnekte olduğu gibi her durum ikili kodlama ile kodlanmaktadır. Daha fazla lojik kapı kullanılır.


**tek-bit kodlama:** Her durumda tek bir bit 1 degerini alan kodlamadır. Üç durum için 001, 010, 100 Daha fazla flip-flop kullanılır.

# Durum Kodlama Örnek (Divide-by-N counter)



(a)

**Figure 3.28** Divide-by-3 counter  
(a) waveform and (b) state transition diagram



(b)

# Durum Kodlama Örneği (Divide-by-N counter)

**Table 3.6** Divide-by-3 counter  
state transition table

Current State	Next State
S0	S1
S1	S2
S2	S0

**Table 3.7** Divide-by-3 counter  
output table

Current State	Output
S0	1
S1	0
S2	0

**Table 3.8** One-hot and binary encodings for divide-by-3 counter

State	One-Hot Encoding			Binary Encoding	
	$S_2$	$S_1$	$S_0$	$S_1$	$S_0$
S0	0	0	1	0	0
S1	0	1	0	0	1
S2	1	0	0	1	0



# Durum Kodlama Örneği (Divide-by-N counter)

**Table 3.6** Divide-by-3 counter state transition table

Current State	Next State
S0	S1
S1	S2
S2	S0

**Table 3.7** Divide-by-3 counter output table

Current State	Output
S0	1
S1	0
S2	0

**Table 3.9** State transition table with binary encoding

Current State		Next State	
$S_1$	$S_0$	$S'_1$	$S'_0$
0	0	0	1
0	1	1	0
1	0	0	0

$$S'_1 = \bar{S}_1 S_0$$

$$S'_0 = \bar{S}_1 \bar{S}_0$$

$$Y = \bar{S}_1 \bar{S}_0$$

# Durum Kodlama Örneği (Divide-by-N counter)

**Table 3.6** Divide-by-3 counter state transition table

Current State	Next State
S0	S1
S1	S2
S2	S0

**Table 3.7** Divide-by-3 counter output table

Current State	Output
S0	1
S1	0
S2	0

**Table 3.10** State transition table with one-hot encoding

Current State			Next State		
$S_2$	$S_1$	$S_0$	$S'_2$	$S'_1$	$S'_0$
0	0	1	0	1	0
0	1	0	1	0	0
1	0	0	0	0	1

$$S'_2 = S_1$$

$$S'_1 = S_0$$

$$S'_0 = S_2$$

$$Y = S_0$$

# Durum Kodlama Örnek (Divide-by-N counter)

$$S'_1 = \bar{S}_1 S_0$$

$$S'_0 = \bar{S}_1 \bar{S}_0$$



$$Y = \bar{S}_1 \bar{S}_0$$

$$S'_2 = S_1$$


$$S'_1 = S_0$$

$$S'_0 = S_2$$

$$Y = S_0$$




# Moore and Mealy Makineleri




- Ali, FSM mantığı ile hareket eden robot bir salyangoz tasarladı.
- Salyangoz, 1 ve 0 dizisini içeren bir kâğıt boyunca sağdan sola doğru ilerlemektedir.
- Salyangoz her saat döğüsünde bir bit geçmektedir.
- Geçtiği son iki bit 01 olursa salyangoz gülümsemektedir.
- Salyangozun ne zaman gülümseyeceğini hesaplayan FSM'yi geliştiriniz.
- A girişi, salyangoz anteninin altındaki bittir.
- Salyangoz gülümsediğinde, Y çıkışı TRUE olur.
- Moore ve Mealy durum makinesi tasarımlarını karşılaştırın.
- Alyssa'nın salyangozu 0100110111 dizisi boyunca gezinirken girişi, durumları ve çıktıyı gösteren her makine için bir zamanlama diyagramı çizin.


# Moore and Mealy Makineleri



Moore Makinesi



Mealy Makinesi




A/Y

A: Gecisi tetikleyen girisler  
Y: Gecise karşılık gelen çıkış

# Moore Makinesi

**Table 3.11** Moore state transition table

Current State $S$	Input $A$	Next State $S'$
S0	0	S1
S0	1	S0
S1	0	S1
S1	1	S2
S2	0	S1
S2	1	S0




**Table 3.12** Moore output table

Current State $S$	Output $Y$
S0	0
S1	0
S2	1

# Moore Makinesi

ikilik durum kodlama:  
 $S_0=00$ ,  $S_1=01$ ,  $S_2=10$



**Table 3.13** Moore state transition table with state encodings

Current State $S_1$ $S_0$		Input $A$	Next State $S'_1$ $S'_0$	
0	0	0	0	1
0	0	1	0	0
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	0	0

**Table 3.14** Moore output table with state encodings

Current State $S_1$ $S_0$		Output $Y$
0	0	0
0	1	0
1	0	1

$$S'_1 = S_0 A$$

$$S'_0 = \overline{A}$$

$$Y = S_1$$

# Mealy Makinesi


ikilik durum kodlama:  
S0=0, S1=1

**Table 3.15** Mealy state transition and output table

Current State $S$	Input $A$	Next State $S'$	Output $Y$
S0	0	S1	0
S0	1	S0	0
S1	0	S1	0
S1	1	S0	1

**Table 3.16** Mealy state transition and output table with state encodings

Current State $S_0$	Input $A$	Next State $S'_0$	Output $Y$
0	0	1	0
0	1	0	0
1	0	1	0
1	1	0	1




$$S'_0 = \overline{A}$$

$$Y = S_0 A$$



# Moore and Mealy Makineleri

Moore Makinesi




(a)

$$S'_1 = S_0 A$$
$$S'_0 = \bar{A}$$

$$Y = S_1$$

Mealy Makinesi




(b)


$$S'_0 = \bar{A}$$

$$Y = S_0 A$$

# Moore and Mealy Makineleri





# Durum Makinaları Üretimi




- Gecit Töreni Durum Makinası:
- Bravadi Bulvarında, futbol takımı ve bando takımı gecene kadar ısıgın yesilde kalması gerekmektedir.
- Dolayısıyla Kontrolör iki giris daha alır: P ve R
- Gecit törenini baslatan döngü: P
- Gecit töreninisonlandıran döngü: R
- Geçit töreni modundayken, LB yesil olana kadar normal sıralamasını takip eder ve geçit modu sona erene kadar LB yesil durumduna kalır.



# Durum Makinaları Üretimi



## M: Gecit Töreni Modu




# Durum Makinaları Üretimi





S0-S3: Normal Mod

S4-S7: Gecit Modu




# Durum Makinaları Üretimi




S0-S3: Normal Mod

S4-S7: Gecit Modu




Lights FSM




Mode FSM

# FSM'yi Sematikten Çıkarma



- Ali eve geldi, ancak kapıdaki tus takımı kilidi yenilendigi için eski kodu artık çalışmıyor.
- Ancak tus takımını yenileyen ustalar kapının üstünde yandaki devre seması bırakmışlardır.
- Ali, devrenin sonlu bir durum makinesi olabileceğini düşünüyor ve içeri girmek için durum geçiş diyagramını çıkarmaya karar veriyor.

# FSM'yi Sematikten Çıkarma



- Bu bir Moore makinesidir çünkü çıktı yalnızca durum bitlerine bağlıdır.
- Girişler :  $A_0, A_1$
- Çıkış:  $Unlock$

$$S'_1 = S_0 \overline{A_1} A_0$$

$$S'_0 = \overline{S_1} \overline{S_0} A_1 A_0$$

$$Unlock = S_1$$



# FSM'yi Sematikten Çıkarma

$$S'_1 = S_0 \overline{A_1} A_0$$

$$S'_0 = \overline{S_1} \overline{S_0} A_1 A_0$$

$$Unlock = S_1$$

Table 3.17 Next state table derived from circuit in Figure 3.35

Current State		Input		Next State	
$S_1$	$S_0$	$A_1$	$A_0$	$S'_1$	$S'_0$
0	0	0	0	0	0
0	0	0	1	0	0
0	0	1	0	0	0
0	0	1	1	0	1
0	1	0	0	0	0
0	1	0	1	1	0
0	1	1	0	0	0
0	1	1	1	0	0
1	0	0	0	0	0
1	0	0	1	0	0
1	0	1	0	0	0
1	0	1	1	0	0
1	1	0	0	0	0
1	1	0	1	1	0
1	1	1	0	0	0
1	1	1	1	0	0

Table 3.18 Output table derived from circuit in Figure 3.35

Current State		Output
$S_1$	$S_0$	$Unlock$
0	0	0
0	1	0
1	0	1
1	1	1

# FSM'yi Sematikten Çıkarma

$$S'_1 = S_0 \overline{A_1} A_0$$

$$S'_0 = \overline{S_1} \overline{S_0} A_1 A_0$$

$$Unlock = S_1$$

**Table 3.19** Reduced next state table

Current State		Input		Next State	
$S_1$	$S_0$	$A_1$	$A_0$	$S'_1$	$S'_0$
0	0	0	0	0	0
0	0	0	1	0	0
0	0	1	0	0	0
0	0	1	1	0	1
0	1	0	0	0	0
0	1	0	1	1	0
0	1	1	0	0	0
0	1	1	1	0	0
1	0	X	X	0	0

**Table 3.18** Output table derived from circuit in Figure 3.35

Current State		Output
$S_1$	$S_0$	$Unlock$
0	0	0
0	1	0
1	0	1
1	1	1

# FSM'yi Sematikten Çıkarma

$$S'_1 = S_0 \overline{A_1} A_0$$

$$S'_0 = \overline{S_1} \overline{S_0} A_1 A_0$$

$$Unlock = S_1$$

Table 3.21 Symbolic next state table

Current State $S$	Input $A$	Next State $S'$
S0	0	S0
S0	1	S0
S0	2	S0
S0	3	S1
S1	0	S0
S1	1	S2
S1	2	S0
S1	3	S0
S2	X	S0

Table 3.22 Symbolic output table

Current State $S$	Output $Unlock$
S0	0
S1	0
S2	1

# FSM'yi Sematikten Çıkarma

$$S'_1 = S_0 \overline{A_1} A_0$$

$$S'_0 = \overline{S_1} \overline{S_0} A_1 A_0$$


$$Unlock = S_1$$

**Table 3.21** Symbolic next state table

Current State <i>S</i>	Input <i>A</i>	Next State <i>S'</i>
S0	0	S0
S0	1	S0
S0	2	S0
S0	3	S1
S1	0	S0
S1	1	S2
S1	2	S0
S1	3	S0
S2	X	S0

**Table 3.22** Symbolic output table

Current State <i>S</i>	Output <i>Unlock</i>
S0	0
S1	0
S2	1



# FSM Özeti


Sonlu durum makinaları, davranışı verilmiş ardışıl devrelerin tasarımı için güçlü bir yöntemdir.

Bir FSM tasarlamak için aşağıdaki adımlar izlenmelidir:

- Devre giriş ve çıkışlarını tanımlayın.
- Bir durum geçiş diyagramı çizin.
- Moore makinesi için:
  - Bir durum geçiş tablosu yazın.
  - Bir çıktı tablosu yazın.
- Mealy makinesi için:
  - Durum geçiş ve çıktı tablosu beraber yazın.
- Kodlamayı seçin-Kodlama tasarlanan donanımı etkiler-
- Sonraki durum ve çıkış lojigi için boolean denklemlerini yazın
- Devre semasını çizin.

## 3.5 Ardışık Mantık Zamanlaması

D örneklenmesi




$D = 1$

$D = 0$

$D = 1 \Rightarrow 0$  veya  $1 \Rightarrow 0$


## 3.5 Ardisık Mantık Zamanlaması

### D örneklenmesi



## 3.5 Ardışık Mantık Zamanlaması

### D örneklenmesi



Dinamik Disiplin;

D sinyali saat sinyalin çıkma/inme işlemi bittikten sonra kararlı bir hal aldığında kullanılabilir.

$t$  dogal sayı ve  $n$  tam sayılı olmak kosulu ile;




$t$ . saat sinyali sonunda  $A[t]$  yazmak yerine

$n$ .saat sinyali sonunda  $A[n]$  yazılabilir.



## 3.5 Ardisık Mantık Zamanlaması

### D Örneklenmesi




# Dinamik Disiplin


Cıkıs:  $t_{ccq}$  (clock-q contamination delay) gecikmesinden sonra, degismeye baslamalı  
 $t_{pcq}$  (clock-q propagation delay) içinde son degerine ulasmalıdır.

Giris: yükselen kenarından önce kurulum süresi ( $t_{setup}$ )  
yükselen kenarından sonra tutma süresi ( $t_{hold}$ ) toplamında sabit kalmalıdır.

Dinamik disiplin, bir senkron ardısık devrenin girislerinin açıklık süresince (aperture time =  $t_{setup} + t_{hold}$ ) kararlı olmasını garanti eder.



# Sistem Zamanlaması




$$f_c = 1 / T_c$$

1 megahertz (MHz) =  $10^6$  Hz

1 gigahertz (GHz) =  $10^9$  Hz

# Kurulum Süresi Kısıtlaması



$$T_c \geq t_{pcq} + t_{pd} + t_{setup}$$

Ticari tasarımlarda,


- saat periyodu : clock
- yayılma gecikmesi :  $t_{pcq}$
- kurulum süresi :  $t_{setup}$

üretici tarafından belirlenir.

Tasarımcının birlesik mantık yayılma gecikmesini kontrol edebilir.

$$t_{pd} \geq T_c - (t_{pcq} + t_{setup})$$

## Tutuma Süresi Kısıtlaması



D2, saatin yükselen kenarından sonra  $t_{ccq} + t_{cd}$  olduğu anda degisebilir

$$t_{ccq} + t_{cd} \geq t_{hold}$$

$$t_{cd} \geq t_{hold} - t_{ccq}$$

$$t_{cd} = 0$$

$$t_{ccq} \geq t_{hold}$$


# Dinamik Disiplin (Hatırlatma)

Cıkıs:  $t_{ccq}$  (clock-q contamination delay) : Çıktı saat yükseldikten,  $t_{ccq}$  sonra degismeye baslayabilir  
(En hızlı gecikme)

$t_{pcq}$  (clock-q propagation delay): saatten  $t_{pcq}$  sonra nihai degere oturması gerekir.  
(En yavas gecikme)

Giris: yükselen kenarından önce kurulum süresi ( $t_{setup}$ )  
yükselen kenarından sonra tutma süresi ( $t_{hold}$ ) toplamında sabit kalmalıdır.

Dinamik disiplin, bir senkron ardısık devrenin gırislerinin açıklık süresince (aperture time =  $t_{setup} + t_{hold}$ ) kararlı olmasını garanti eder.



# Hepsi Bir Arada

## Flip Flop:

$t_{ccq}$  -clock-to-Q kirlenme (contamination)- gecikmesi : 30ps

$t_{pcq}$  -clock-to-Q yayılım(propagation)- gecikmesi: 80ps

$t_{\text{setup}}$ : Kurulum süresi: 50ps

$t_{hold}$ : Bekleme süresi: 60ps


## Lojik kapi:


$t_{pd}$  : yayılım gecikmesi, 40ps

$t_{cd}$  :kirlenme gecikmesi: 25ps

## Maksimum clock frekansı ?


## Bekleme süresi ihlali ?









# SABİT TUTMA SÜRESİ İHLALLERİ





# SABİT TUTMA SÜRESİ İHLALLERİ




## Saat Çarpıklığı\*




### 3.5.4 Meta kararlılık



# Meta kararlılık Durumu




## Es Zamanlama



# Paralellik





# Paralellik




**Figure 3.57** Spatial and temporal parallelism in the cookie kitchen



# Paralellik



## Paralellik



# Sorular

