

一、假设通过某不可靠信道传输 8 位原始数据，具体数据如下

$$D_8D_7D_6D_5D_4D_3D_2D_1=01101110 \quad (14 \text{ 分})$$

(1) 为什么要采用校验码？如果采用偶校验，请给出发送方校验码 P 的逻辑表达式，该编码是否可以检测 2 位错，为什么？ (3 分)

答：采用校验码可以解决数据传输的可靠性问题， $P=D_8 \oplus D_7 \oplus D_6 \oplus D_5 \oplus D_4 \oplus D_3 \oplus D_2 \oplus D_1$ ，偶校验无法检测 2 位错，2 位错检错码为零。

(2) 现采用可检一位错的海明编码对原始数据进行编码，需要多少个偶校验组？海明校验编码为什么检错能力比偶校验更强？ (3 分)

需要 4 个偶校验组，海明校验中每个数据位至少参加 2 个以上的校验组，一位错会在多个检错码中显现，所以检错能力更强。

(3) 假设最终的海明校验码为 $H_{11} \dots H_8H_7H_6H_5H_4H_3H_2H_1$ ，原始数据位从左到右先后顺序不变放置到海明编码中，请给出各校验位的逻辑表达式，以及最终海明码的十六进制编码。(6 分)

$$P_1 = D_7 \oplus D_5 \oplus D_4 \oplus D_2 \oplus D_1 = H_{11} \oplus H_9 \oplus H_7 \oplus H_5 \oplus H_3 = 1 \oplus 0 \oplus 1 \oplus 1 \oplus 0 = 1$$

$$P_2 = D_7 \oplus D_6 \oplus D_4 \oplus D_3 \oplus D_1 = H_{11} \oplus H_{10} \oplus H_7 \oplus H_6 \oplus H_3 = 1 \oplus 1 \oplus 1 \oplus 1 \oplus 0 = 0$$

$$P_3 = D_8 \oplus D_4 \oplus D_3 \oplus D_2 = 0 \oplus 1 \oplus 1 \oplus 1 = 1$$

$$P_4 = D_8 \oplus D_7 \oplus D_6 \oplus D_5 = 0 \oplus 1 \oplus 1 \oplus 0 = 0$$

海明码为： $D_8D_7D_6D_5P_4D_4D_3D_2P_3D_1P_2P_1=01100\underline{1}111\underline{1}00\underline{1}=0x679$

(4) 如果接收方接收到的海明校验码中校验位不变，原始数据 $D_8D_7D_6D_5D_4D_3D_2D_1=0110111\underline{1}$ ，请简单说明接收方如何定位错误，不须计算。(2 分)

每个校验组生成一个检测位，构成最终的检错码，检错码的值应该等于 3，表示 D1 出错

二、已知 $[x]_{补} = \underline{1}100110$ ， $[y]_{补} = \underline{1}100011$ ，用补码一位乘法计算 $[x \times y]_{补} = ?$ （单符号位）将答案填写在下面，并将计算过程填写在表格中。（12 分）

1) $[x \times y]_{补} = \underline{001011110010}$ $x \times y = \underline{2F2}$ （16 进制）（8 分）

2) 如果 $[x]_{补} = 1000000$ ，补码一位乘法运算会出现什么问题，为什么？（2 分）

$[-x]_{补}$ 会溢出，无法运算

3) 假设运算结果寄存器只有 7 位，如何判断乘法溢出？（2 分）

高位值是否和符号位完全相同。

#	运算	部分积	移出位	判断位 $y_n y_{n+1}$
1		<u>0</u> 000000		<u>1</u> 10001 <u>10</u>
2	$+ [-x]_{补}$	<u>0</u> 011010		
3	=	<u>0</u> 011010		
4	$\rightarrow$	<u>0</u> 001101	0	<u>1</u> 1000 <u>11</u>
5	$+0$	0		
6		<u>0</u> 001101	0	

三、用 32K×8 位 RAM 芯片和 64K×4 位 ROM 芯片，设计 256K×8 位存储器。其中，从 30000H 到 3FFFFH 地址空间为只读存储区，其他为可读、可写存储区。（12 分）

1) 共需要 6 片 RAM 芯片，需要 2 片 ROM 芯片，给出简单计算分析。（4 分）


256KB=2¹⁸B, 30000H-3FFFFH 容量为 64KB 的高地址区间。

需要 64K×4 位 ROM 芯片 2 片进行位扩展。

存储器 00000H-2FFFFH 存储空间为 RAM 区间，容量为 (256K-64K) =192K。

需要 32K×8 位 RAM 芯片 192K/32K=6 片进行字扩展。

2) 绘制 CPU 与存储芯片的连接示意图，注意标出译码器输出编号，地址线连接。（8 分）



四、某至强处理器的内存地址位宽为 48 比特，L1 Cache 容量为 32K，采用 8 路组相联，LRU 替换策略，块大小为 64B，写策略采用写回法（write back）请问：（15 分）

(1) L1 cache 包括 512 cache 行，分为 64 组，内存地址中组索引字段需要 6 位，标记字段需要 36 位。

(2) 有下列 C 程序：

```
for(i = 0; i < 1024; i++)
{
    s[i] = i;
}
```

注：数组 s 与 i 均为 int 型；s 的起始地址页（4KB）对齐，且未初始化；假设 i 变量存储在寄存器中。


该程序运行期间产生 64 次数据缓存缺失，0 次脏数据逐出（淘汰），L1 cache 命中率 93.75 %。假设该处理器采用 4KB 页式虚拟内存，每次查询页表需访问内存 1 次，且 TLB 块表的初始状态为空，则该程序运行期间 TLB 命中 1023 次，查询页表 1 次。（6 分）

(3) 若改用下列 C 程序：

```
for(i = 0; i < 64; i++)
{
    s[i * 1024] = i;
}
```

该程序运行期间产生 64 次数据缓存缺失，56 次脏数据逐出（淘汰），L1 cache 命中率 0 %。另外，TLB 命中 0 次，查询页表 64 次。（5 分）

五、某计算机字长16位，主存64K，采用单字长单地址指令，基本格式如下图所示。



其中 OP 为操作码字段、A 为形式地址字段、M 为寻址方式字段。A 字段采用补码数据表示。
完成下列各题：（14 分）

1) 要求该指令系统支持 40 条指令、4 种寻址方式，则前述指令格式中 OP 字段需要 6 位、M 字段需要 2 位，A 字段需要 8 位。

OP 6 位，M 2 位，A 为 8 位（3 分）

2)指令是硬件与软件的接口，也是用户操作计算机硬件的接口。从方便用户程序设计、有利于提高指令执行的速度等角度，在前述设计条件下，从隐含寻址、立即数寻址、寄存器寻址、寄存器间接寻址、直接寻址、间接寻址、相对寻址、基址寻址等 8 种常见寻址方式中为该机选择四种寻址方式，并完成下表填空。（8 分）

寻址方式	可寻址范围	选择该寻址方式的理由
立即数寻址	能表示的立即数的大小为 -128 ~ 127	便于为变量赋初值
寄存器寻址	能选择寄存器数量为 256 个	使用 CPU 内部的寄存器，提高指令执行速度
直接寻址	能寻址的主存空间范围为 0-255	便于与主存进行数据交互，便于程序设计
寄存器间接选址 （只要是能访问全部主存空间的寻址方式都可以）	能访问 64K 的主存空间	能访问全部 64K 的主存空间

可寻址范围填写立即数大小区间或地址区间或寄存器数目。

3)若上述指令要实现两个寄存器间的数据传送，另一个操作数应选择前述 9 种寻址方式中的哪种？为什么？（3 分）

另一个操作数只能采用隐含寻址，因为所设计的指令格式中只提供了一个形式地址字段。

分 数	
评卷人	

六、某计算机字长 32 位，支持下表中的五条 RISC-V32 指令，CPU 内部采用单总线结构，具体数据通路如图所示。除多路选择器选择控制信号外，图中所有控制信号为 1 时表示有效、为 0 时表示无效，控制信号功能说明见表。（19 分）




表 1、指令功能描述

#	指令	汇编代码	指令类型	RTL 功能说明
1	<i>lw</i>	lw rd,imm(rs1)	I 型	$R[rd] \leftarrow M[R[rs1] + \text{SignExt}(imm)]$
2	<i>sw</i>	sw rs2,imm(rs1)	S 型	$M[R[rs1] + \text{SignExt}(imm)] \leftarrow R[rs2]$
3	<i>beq</i>	beq rs1,rs2,imm	B 型	if($R[rs1] == R[rs2]$) $PC \leftarrow PC + \text{SignExt}(imm) \ll 1$
4	<i>addi</i>	addi rd,rs1,imm	I 型	$R[rd] \leftarrow R[rs1] + \text{SignExt}(imm)$
5	<i>slt</i>	slt rd,rs1,rs2	R 型	If ($rs1 < rs2$) $R[rd] \leftarrow 1$ else $R[rd] \leftarrow 0$

表 2、控制信号功能描述

	控制信号	功能说明
1	PCin	控制 PC 接收来自内总线的数据, 需配合时钟控制
2	PCout	控制 PC 向内总线输出数据
3	ARin	控制 AR 接收来自内总线的数据, 需配合时钟控制
4	DRin	控制 DR 接收来自内总线的数据, 需配合时钟控制
5	DRout	控制 DR 向内总线输出数据
6	DREin	控制 DR 接收从主存读出的数据, 需配合时钟控制
7	DREout	控制 DR 向主存输出数据, 以便最后将该数据写入主存
8	Xin	控制暂存寄存器 X 接收来自内总线的数据, 需配合时钟控制
9	+4	将 ALU A 端口的数据加 4 输出
10	ADD	控制 ALU 执行加法, 实现 A 端口和 B 端口的两数相加
11	SLT	控制 ALU 执行 SLT 运算
12	PSWin	控制状态寄存器 PSW 接收 ALU 的 equal 状态信号, 需配合时钟控制
13	Zout	控制暂存寄存器 Z 向内总线输出数据
14	IRin	控制 IR 接收来自内总线的指令, 需配合时钟控制
15	IR(B)out	控制 B 型指令字中的立即数字段有符号扩展后左移一位并减 4 后向内总线输出
16	IR(I)out	控制 I 型指令字中的立即数字段有符号扩展后向内总线输出


	控制信号	功能说明
17	IR(S)out	控制 S 型指令字中的立即数输出控制
17	Write	存储器写命令，需配合时钟控制
18	Read	存储器读命令
19	Rin	控制寄存器堆接收来自内总线的数据，写入 W#端口对应的寄存器中，需配合时钟控制
20	Rout	控制寄存器堆输出指定编号 R#寄存器的数据，该寄存器组为单端口输出
21	Rs1/2	控制多路选择器选择送入 R#的寄存器编号，为 0 时送入指令字中 rs1 字段，为 1 时送入 rs2

当 ALU 两操作数相等时，equal 状态信号输出为 1，否则为零，equal 信号与运算无关。

- 1) 图中 ID 部件是什么部件，其主要作用是什么？（2 分）

ID 为指令译码器，用于输出指令译码信号，表示当前指令是什么功能。

- 2) 课程实验中采用三级时序设计硬布线控制器，机器周期数，机器周期节拍数均可变，请给出三级时序发生器的状态机，请注明状态机分支条件。（5 分）



- 3) 采用微程序设计操作控制器，取指微程序和 beq 微程序已部分给出，请在下表中完善取指微程序和 beq 指令的微程序，注意 P 字段，下址字段也需要填写。（9 分）

		PC_{out} ↑ DR_{out} ↑ Z_{out} ↑ IR(I)_{out} ↑ IR(S)_{out} ↑ DRE_{out} ↑ PC_{in} ↑ AR_{in} ↑ DRE_{in} ↑ X_{in} ↑ R_{in} ↑ PSW_{in} ↑ rs1/2 ↑ ADD ↑ +4 ↑ SLT ↑ Read ↑ Write ↑																						P0	P1	下址 (Dec)
功能	微地址	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20	21	22			
取指	0	1									1			1												1
	1																			1						2
	2			1						1		1										1				3
	3		1													1								1		0
beq	14				1								1													15
	15				1												1	1						1		0
	16	1											1													17
	17							1												1						18
	18			1						1																0

第 3 条微指令控制字段为 100080 、 P 字段为 2 Dec 、 下址为 0

第 15 条微指令控制字段为 40060 、 P 字段为 1 Dec 、 下址为 0

第 16 条微指令控制字段为 200200 、 下址为 17

第 17 条微指令控制字段为 8010

- 4) 如果微指令采用计数器法生成微指令地址，请问一条指令的微程序执行完毕后如何返回取指微程序？（3 分）

需要设置 P_{end} 判别位，该位为 1，表示是最后一条微指令，直接跳转到取指微程序入口地址

七、某计算机的 CPU 主频为 1GHz，CPI 为 0.5。该计算机现有鼠标和硬盘两个设备，其中鼠标的平均数据传输率为 0.5MB/s，采用中断方式以 32 位为单位与主机进行数据传送，对应的中断服务程序包含 18 条指令，中断服务的其他开销相当于 2 条指令的执行时间；硬盘的数据传输率为 500MB/s，采用 DMA 方式以 2MB 的块大小与主机交换数据，且 DMA 预处理和后处理的总开销为 500 个时钟周期。（14 分）

- (1) 鼠标和硬盘同时工作时，谁的优先级高，为什么？（2 分）
- (2) CPU 用于鼠标 I/O 的时间占整个 CPU 时间的百分比是多少？（4 分）
- (3) DMA 方式下，CPU 用于硬盘 I/O 的时间占整个 CPU 时间的百分比是多少？（4 分）
- (4) 鼠标采用中断方式工作的同时和硬盘能否同时支持 DMA 传输，为什么？（2 分）
- (5) 硬盘能否采用第 2 问中的中断方式进行数据传输，为什么？（2 分）

解：

(1) 程序中断方式和 DMA 方式中实现数据传送都需要中断请求，而 DMA 的中断优先级要高于普通中断，因此鼠标和硬盘同时工作时，硬盘中断的优先级高。

(2) 每秒 CPU 用于鼠标 I/O 中断的次数为： $0.5\text{MB/s} / 4\text{B} = 125\text{K}$ ，每次所需的时钟周期数为： $(18 + 2) \times 0.5 = 10$ ，每秒用于中断方式数据传送的时钟周期数为： $125\text{K} \times 10 = 1.25\text{M}$ ，因此占整个 CPU 时间的百分比为： $1.25\text{M} / 1 \times 10^9 = 0.125\%$ 。

(3) 每秒 CPU 用于 DMA 的次数为： $500\text{MB/s} / 2\text{MB} = 250$ ，每次所需的时钟周期数为 500，每秒用于 DMA 方式数据传送的时钟周期数为： $250 \times 500 = 0.125\text{M}$ ，因此占整个 CPU 时间的百分比为： $0.125\text{M} / 1 \times 10^9 = 0.0125\%$ 。

(4) 能，由于鼠标和硬盘在进行 I/O 操作时所占用的整个 CPU 时间的百分比都非常小，因此它们能够同时工作。

(5) 不能，中断方式 CPU 占用率 0.125%，现在传输率提升到 1000 倍，CPU 占用率大于 1，所以无法使用中断方式。