

一、假设通过某不可靠信道传输 8 位原始数据，具体数据如下

$D_8D_7D_6D_5D_4D_3D_2D_1=01101110$ (14 分)

(1) 为什么要采用校验码？如果采用偶校验，请给出发送方校验码 P 的逻辑表达式，该编码是否可以检测 2 位错，为什么？

(2) 现采用可检一位错的海明编码对原始数据进行编码，需要多少个偶校验组？海明校验编码为什么检错能力比偶校验更强？

(3) 假设最终的海明校验码为 $H_4H_3H_2H_1$ ，原始数据位从左到右先后顺序不变放置到海明编码中，请给出各校验位的逻辑表达式，以及最终海明码的十六进制编码。(6 分)

海明码为： $D_8D_7D_6D_5P_4D_4D_3D_2P_3D_1P_2P_1=011001111 \underline{01}$

(4) 如果接收方接收到的海明校验码中校验位不变，原始数据 $D_8D_7D_6D_5D_4D_3D_2D_1=01101111$ ，请简单说明接收方如何定位错误，不须计算。(2 分)

二、已知 $[x]_{补} = 1100110$ ， $[y]_{补} = 1100011$ ，用补码一位乘法计算 $[x \times y]_{补} = ?$ (单符号位) 将答案填写在下面, 并将计算过程填写在表格中。(12 分)

1) $[x \times y]_{补} =$ 0011000110 $x \times y =$ 2F2 (16 进制) (8 分)

2) 如果 $[x]_{补} = 1000000$ ，补码一位乘法运算会出现什么问题，为什么？ (2 分)

溢出, 溢出, 溢出

3) 假设运算结果寄存器只有 7 位，如何判断乘法溢出？ (2 分)

符号位异或和符号位左一位


#	运算	部分积	移出位	判断位 $y_n y_{n+1}$
1		000000		1000110
2	$+ [-x]_{补}$	011010		
3	=	011010		
4	$\rightarrow$	001101	0	100011
5	$+0$	0		
6		001101	0	

三、用 $32\text{K} \times 8$ 位 RAM 芯片和 $64\text{K} \times 4$ 位 ROM 芯片，设计 $256\text{K} \times 8$ 位存储器。其中，从 30000H 到 3FFFFH 地址空间为只读存储区，其他为可读、可写存储区。（12 分）

1) 共需要_ 8 _片 RAM 芯片，需要_ 2 _ROM 芯片，给出简单计算分析。（4 分）

解：由题可知， $30000\text{H} \sim 3\text{FFFFH}$ 地址为只读存储区。
 需要 $64\text{K} \times 4$ 位 ROM 芯片 2 片进行设计。
 存储器 $30000\text{H} \sim 3\text{FFFFH}$ 存储容量为 $3\text{AF} \times 1\text{KB}$ ，容量为 $(3\text{AF} \times 8\text{H}) \times 8\text{bit}$ 。
 需要 $32\text{K} \times 8$ 位 RAM 芯片 $3\text{AF} \times 8\text{H} / 8\text{H} = 6\text{片}$ 进行设计。

2) 绘制 CPU 与存储芯片的连接示意图，注意标出译码器输出编号，地址线连接。（8 分）



四、某至强处理器的内存地址位宽为 48 比特，L1 Cache 容量为 32K，采用 8 路组相联，LRU 替换策略，块大小为 64B，写策略采用写回法（write back）请问：（15 分）

(1) L1 cache 包括__cache 行，分为__组，内存地址中组索引字段需要__位，标记字段需要__位。

(2) 有下列 C 程序：

```
for(i = 0; i < 1024; i++)
{
    s[i] = i;
}
```

注：数组 s 与 i 均为 int 型；s 的起始地址页（4KB）对齐，且未初始化；假设 i 变量存储在寄存器中。

该程序运行期间产生__次数据缓存缺失，__次脏数据逐出（淘汰），L1 cache 命中率__%。假设该处理器采用 4KB 页式虚拟内存，每次查询页表需访问内存__次，且 TLB 块表的初始状态为空，则该程序运行期间 TLB 命中__次，查询页表__次。（6 分）

(3) 若改用下列 C 程序：

```
for(i = 0; i < 64; i++)
{
    s[i * 1024] = i;
}
```

该程序运行期间产生__次数据缓存缺失，__次脏数据逐出（淘汰），L1 cache 命中率__%。另外，TLB 命中__次，查询页表__次。（5 分）

五、某计算机字长16位，主存64K，采用单字长单地址指令，基本格式如下图所示。

OP	M	A
----	---	---

其中 OP 为操作码字段、A 为形式地址字段、M 为寻址方式字段。A 字段采用补码数据表示。
完成下列各题：（14 分）

1) 要求该指令系统支持 40 条指令、4 种寻址方式，则前述指令格式中 OP 字段需要__ 5 __位、M 字段需要__ 2 __位，A 字段需要__ 11 __位。

2)指令是硬件与软件的接口，也是用户操作计算机硬件的接口。从方便用户程序设计、有利于提高指令执行的速度等角度，在前述设计条件下，从隐含寻址、立即数寻址、寄存器寻址、寄存器间接寻址、直接寻址、间接寻址、相对寻址、基址寻址等 8 种常见寻址方式中为该机选择四种寻址方式，并完成下表填空。

寻址方式	可寻址范围	选择该寻址方式的理由
立即数寻址	寻址范围立即数大小范围 -128~+127	便于为变量赋值。
寄存器寻址	寻址范围寄存器数为 256 个	便于对 CPU 内部寄存器寻址，提高指令执行速度。
直接寻址	寻址范围主存地址范围 0~65535	便于与主存直接寻址交互，便于程序执行。
寄存器间接寻址 (只支持寄存器 全部主存空间内 寻址方式即可)	寻址范围主存全部空间	便于对全部主存空间寻址。

可寻址范围填写立即数大小区间或地址区间或寄存器数目。

3)若上述指令要实现两个寄存器间的数据传送，另一个操作数应选择前述 9 种寻址方式中的哪种？为什么？

另一个操作数选择寄存器寻址。因为寄存器寻址指令格式中只包含了一个形式地址字段。

分 数	
评卷人	

六、某计算机字长 32 位，支持下表中的五条 RISC-V32 指令，CPU 内部采用单总线结构，具体数据通路如图所示。除多路选择器选择控制信号外，图中所有控制信号为 1 时表示有效、为 0 时表示无效，控制信号功能说明见表。（19 分）




表 1、指令功能描述

#	指令	汇编代码	指令类型	RTL 功能说明
1	lw	lw rd,imm(rs1)	I 型	$R[rd] \leftarrow M[R[rs1] + \text{SignExt}(imm)]$
2	sw	sw rs2,imm(rs1)	S 型	$M[R[rs1] + \text{SignExt}(imm)] \leftarrow R[rs2]$
3	beq	beq rs1,rs2,imm	B 型	$\text{if}(R[rs1] == R[rs2]) \quad PC \leftarrow PC + \text{SignExt}(imm) \ll 1$
4	addi	addi rd,rs1,imm	I 型	$R[rd] \leftarrow R[rs1] + \text{SignExt}(imm)$
5	slt	slt rd,rs1,rs2	R 型	$\text{If}(rs1 < rs2) \quad R[rd] \leftarrow 1 \text{ else } R[rd] \leftarrow 0$

表 2、控制信号功能描述

	控制信号	功能说明
1	PCin	控制 PC 接收来自内总线的数据，需配合时钟控制
2	PCout	控制 PC 向内总线输出数据
3	ARin	控制 AR 接收来自内总线的数据，需配合时钟控制
4	DRin	控制 DR 接收来自内总线的数据，需配合时钟控制
5	DRout	控制 DR 向内总线输出数据
6	DREin	控制 DR 接收从主存读出的数据，需配合时钟控制
7	DREout	控制 DR 向主存输出数据，以便最后将该数据写入主存
8	Xin	控制暂存寄存器 X 接收来自内总线的数据，需配合时钟控制
9	+4	将 ALU A 端口的数据加 4 输出
10	ADD	控制 ALU 执行加法，实现 A 端口和 B 端口的两数相加
11	SLT	控制 ALU 执行 SLT 运算
12	PSWin	控制状态寄存器 PSW 接收 ALU 的 equal 状态信号，需配合时钟控制
13	Zout	控制暂存寄存器 Z 向内总线输出数据
14	IRin	控制 IR 接收来自内总线的指令，需配合时钟控制
15	IR(B)out	控制 B 型指令字中的立即数字段有符号扩展后左移一位并减 4 后向内总线输出
16	IR(I)out	控制 I 型指令字中的立即数字段有符号扩展后向内总线输出

七、某计算机的 CPU 主频为 1GHz，CPI 为 0.5。该计算机现有鼠标和硬盘两个设备，其中鼠标的平均数据传输率为 0.5MB/s，采用中断方式以 32 位为单位与主机进行数据传送，对应的中断服务程序包含 18 条指令，中断服务的其他开销相当于 2 条指令的执行时间；硬盘的数据传输率为 500MB/s，采用 DMA 方式以 2MB 的块大小与主机交换数据，且 DMA 预处理和后处理的总开销为 500 个时钟周期。（14 分）

- (1) 鼠标和硬盘同时工作时，谁的优先级高，为什么？（2 分）
- (2) CPU 用于鼠标 I/O 的时间占整个 CPU 时间的百分比是多少？（4 分）
- (3) DMA 方式下，CPU 用于硬盘 I/O 的时间占整个 CPU 时间的百分比是多少？（4 分）
- (4) 鼠标采用中断方式工作的同时和硬盘能否同时支持 DMA 传输，为什么？（2 分）
- (5) 硬盘能否采用第 2 问中的中断方式进行数据传输，为什么？（2 分）

解：

(1) 鼠标采用中断方式和 DMA 方式中会阻塞程序地都使用中断方式，而 DMA 方式中会阻塞其他中断工作，因此鼠标采用中断方式工作，而硬盘采用 DMA 方式。

(2) 每秒钟 CPU 用于鼠标的中断的次数为： $0.5\text{MB/s} / 32\text{bit} = 1562$ ，每次中断 CPU 需要的时间为： $(18 + 2) \times 0.5 = 10$ ，每秒钟 CPU 采用中断方式数据传输的时间为： $1562 \times 10 = 15620$ ，因此 CPU 用于中断方式的时间占 CPU 时间的百分比为： $15620 / 10^9 = 0.001562\%$ 。

(3) 每秒钟 CPU 用于 DMA 的次数为： $500\text{MB/s} / 2\text{MB} = 250$ ，每次启动 DMA 需要的时间为 500，每秒钟 CPU 采用 DMA 方式数据传输的时间为： $250 \times 500 = 125000$ ，因此 CPU 用于 DMA 方式的时间占 CPU 时间的百分比为： $125000 / 10^9 = 0.0125\%$ 。

(4) 能，由于鼠标采用中断方式工作，而硬盘采用 DMA 方式工作，因此它们可以同时工作。

(5) 不能，中断方式 CPU 占用率太高，而 DMA 方式 CPU 占用率太低，因此不能采用中断方式。