

分 数	
评卷人	

一、(14 分) (1) 码距是衡量编码可靠性的重要指标, 请问 2 个 4 位编码 0101, 1010 的码距是 4 , 奇偶校验编码的最小码距是 2 , 可检测一位错的海明编码的最小码距是 3 。(3 分)

(2) 现采用可检一位错的海明编码对 4 位原始数据进行编码, 需要多少个偶校验组? (3 分)

(3) 假设原始数据位 $D_4D_3D_2D_1=1011$, 最终的海明校验码为 $H_1...H_5H_4H_3H_2H_1$, 原始数据位从左到右先后顺序不变放置到海明编码中, 请给出各校验位的逻辑表达式, 以及最终海明码的十六进制编码。
(6 分)

(4) 在数据表示海明编码流水传输实验中，如在解码阶段检测出两位错，简单描述以下流水线各段应该如何动作。（2分）

取数功能段: 00000000 (重新取数, 地址减 3, 会退, 取原始数据)



海明编码段: 10010010 (重新开始, 插入气泡)

数据传输段: _____ (重新开始, 插入气泡)

数据显示段: 保持 (保持, 继续当前动作, 不变, 使能端关闭)

分 数	
评卷人	

二、现有 4 位加法器,输入分别为被加数 $X=X_4\sim X_1$,加数 $Y=Y_4\sim Y_1$, 进位输入 C_0 ,输出 $S=S_4\sim S_1$, 第 4 位为最高位, C_4 为最高位进位,完成下列各题。
(14 分)



1)若 4 位加法器是由 4 个一位全加器 FA 串联构成, FA 内部结构如图所示,假设 OR、AND 门电路时间延迟均为 2T, XOR 门电路延迟为 3T, 则该全加器的关键时延为____。(2 分)

2) 请用文字说明解释一下 4 位串行加法器中关键时延路径是什么 (2 分)

3) 上述 4 位串行加法器关键路径的具体时延为____。(2 分)

4) 将上述两个 4 位加法器串联为一个 8 位的加法器, 被加数、加数和输出分别为 X' 、 Y' 和 S' 。如果采用双符号补码, 则 S' 最大值为____(16 进制), 最小数为____(16 进制)。(2 分)


5) 仍采用双符号补码。如果 $X'=-0.110101$, $Y'=-0.100100$, 上述 8 位加法器输出 $S'=_$ ____。请写出简要的计算过程。 S' 是否溢出? 给出判断理由。(3 分)

6)如果采用单符号补码, 能否有什么办法判断 S' 溢出? (3 分)

分 数	
评卷人	

三、(12分) 某计算机字长为16位，主存容量为 $256K \times 16$ 位，按字编址，其地址空间分为四个部分： $00000H \sim 0FFFFH$ 是ROM区域， $10000H \sim 17FFFH$ 是保留区域， $18000H \sim 27FFFH$ 是RAM区域， $28000H \sim 3FFFFH$ 是保留区域。要求使用 $32K \times 8$ 位的ROM芯片和 $16K \times 16$ 位的RAM芯片为该计算机设计一个主存储器。请回答以下问题。

- 1) 该主存的地址寄存器的位数最少是_____位，主存地址1DABCH所在芯片的最小地址是_____H。(4分)
- 2) 共需要_____片ROM芯片和_____片RAM芯片。(2分)
- 3) 请将CPU与存储芯片的连接电路示意图补充完整。(6分)



分 数	
评卷人	

四、(16 分) 某 MIPS32 处理器，具有分离的指令 Cache 和数据 Cache，容量均为 16KB，块大小为 64B。指令 Cache 采用 8 路组相联，LRU 替换策略；数据 Cache 则采用直接映射方式，写策略采用写回法 (write back)。请问：

(1) 指令 Cache 包括____行，分为____组，内存地址中组索引字段需要____位，标记字段需要____位。数据 Cache 包括____组，标记字段需要____位。(9 分)

(2) 若不考虑用于 Cache 一致性维护和替换算法的控制位，则指令 Cache 和数据 Cache 的总容量分别是多少 bit? (1 分)

(5) 有下列 C 程序：

```
int sumaryrows(int A[128][128])
{
    int i,j,sum =0;
    for ( i=0; i< 128, i++)
        for ( j=0; j< 128, j++)
            sum += A[i][j];
    return sum;
}
```

假定程序编译时 i, j, sum 均分配在寄存器中，数组 A 按行优先方式存放，其地址为 100 (十进制数)，A[0][30] 自所在的主存块对应的 Cache 行号是 (注：Cache 行号从 0 开始)____，A[127][1] 自所在的主存块对应的 Cache 行号是____；该程序运行期间产生____次数据缓存缺失，进行了____次数据缓存替换，发生了____次脏数据逐出 (淘汰)，数据 Cache 的命中率为____。(3 分)

(6) 简述能够采取什么措施来进一步提高上面程序运行时数据 Cache 的命中率。(3 分)

分 数	
评卷人	

五、(12 分) 现有一款 24 位的处理器，拥有 24 个 24 位的寄存器，可访问 2^{24} 字节的内存空间，无浮点指令，指令集与 MIPS 指令集类似，包括 R 型、I 型、J 型三类指令，定长指令格式，其中分支指令使用 PC 相对寻址，跳转指令使用绝对地址（直接内存地址）， 指令集包含指令数目比 MIPS 32 少，所以指令格式中只有一个 Opcode 操作码字段，无 Funct 字段，具体指令格式如下图，参考 MIPS32 指令格式与功能，回答如下问题。

R 型:	Opcode (5 位)	Rs (5 位)	Rt (5 位)	Rd (5 位)	shamt (4 位)
I 型:	Opcode (5 位)	Rs (5 位)	Rt (5 位)	Imm (9 位)	
J 型:	Opcode (5 位)	Target Address (19 位)			

1) 该指令集最多可以支持多少条指令，如果想增加R型指令为31条，如何在不增加指令字长的情况下进行调整。(3分)

该指令集最多可以支持 256 条指令，因为 Opcode 只有 5 位，所以最多只能支持 2⁵ = 32 条指令。如果想增加 R 型指令为 31 条，可以在不增加指令字长的情况下，通过减少 I 型和 J 型指令的数量来实现。例如，可以减少 I 型和 J 型指令的数量，使得 R 型指令的数量增加到 31 条。

2) R型指令中shamt字段只有4位会存在什么潜在的问题，如何解决这个问题使得相关指令功能能完整实现？(3分)

R 型指令中 shamt 字段只有 4 位，只能表示 0 到 15 的移位量。这可能会导致移位操作无法完成，因为有些移位操作需要移位量大于 15。为了解决这个问题，可以在 R 型指令中增加一个 shamt 字段，使其位数增加到 5 位，这样就可以表示 0 到 31 的移位量，从而完成所有的移位操作。

3) 执行一条R型指令之后PC寄存器的值等于多少？，如果分支成功，执行一条I型分支指令后PC寄存器的值等于多少？(4分)

执行一条 R 型指令之后，PC 寄存器的值等于 PC + 4。如果分支成功，执行一条 I 型分支指令后，PC 寄存器的值等于 PC + Imm * 4。

4) I型分支指令的最大跳转距离是多少字节？(2分)

I 型分支指令的最大跳转距离是 256 字节。因为 Imm 字段只有 9 位，所以只能表示 0 到 255 的偏移量。乘以 4 后，最大跳转距离为 256 字节。

分 数	
评卷人	

六、某计算机字长 32 位，支持下表中的五条 MIPS32 指令，CPU 内部采用单总线结构，具体数据通路如图所示。除多路选择器选择控制信号外，图中所有控制信号为 1 时表示有效、为 0 时表示无效，控制信号功能说明见表。




表 1、指令功能描述

#	指令	汇编代码	指令类型	RTL 功能说明
1	lw	lw rt,imm(rs)	I 型	$R[rd] \leftarrow M[R[rs] + \text{SignExt}(imm)]$
2	sw	sw rt,imm(rs)	I 型	$M[R[rs] + \text{SignExt}(imm)] \leftarrow R[rt]$
3	beq	beq rs,rt,imm	I 型	if($R[rs] = R[rt]$) $PC \leftarrow PC + 4 + \text{SignExt}(imm) \ll 2$
4	addi	addi rt,rs,imm	I 型	$R[rt] \leftarrow R[rs] + \text{SignExt}(imm)$
5	slt	slt rd,rs,rt	R 型	If ($rs < rt$) $R[rd] \leftarrow 1$ else $R[rd] \leftarrow 0$

表 2、控制信号功能描述


#	控制信号	功能说明
1	PCin	控制 PC 接收来自内总线的数据，需配合时钟控制
2	PCout	控制 PC 向内总线输出数据
3	ARin	控制 AR 接收来自内总线的数据，需配合时钟控制
4	DRin	控制 DR 接收来自内总线的数据，需配合时钟控制
5	DRout	控制 DR 向内总线输出数据
6	DREin	控制 DR 接收从主存读出的数据，需配合时钟控制
7	DREout	控制 DR 向主存输出数据，以便最后将该数据写入主存
8	Xin	控制暂存寄存器 X 接收来自内总线的数据，需配合时钟控制
9	+4	将 ALU A 端口的数据加 4 输出
10	ADD	控制 ALU 执行加法，实现 A 端口和 B 端口的两数相加
11	SLT	控制 ALU 执行 SLT 小于置位运算
12	PSWin	控制状态寄存器 PSW 接收 ALU 的运算状态，需配合时钟控制
13	Zout	控制 Z 向内总线输出数据
14	IRin	控制 IR 接收来自内总线的指令，需配合时钟控制
15	IR(A)out	控制 IR 中的分支目标地址输出到内总线，指令字中的立即数要转换成目标地址需要相应逻辑

#	控制信号	功能说明
16	IR(I)out	控制 IR 中的立即数输出到内部总线，指令字中的立即数符号扩展为 32 位才能输出
17	Write	存储器写命令，需配合时钟控制
18	Read	存储器读命令
19	Rin	控制寄存器堆接收来自内总线的的数据，写入 W#端口对应的寄存器中，需配合时钟控制
20	Rout	控制寄存器堆输出指定编号 R#寄存器的数据，该寄存器组为单端口输出
21	Rs/Rt	控制多路选择器选择送入 R#的寄存器编号，为 0 时送入指令字中 rs 字段，为 1 时送入 rt
22	RegDst	控制多路选择器选择送入 W#的寄存器编号，为 0 时送入指令字中的 rt 字段，为 1 时送入 rd

当 ALU 两操作数相等时，equal 状态信号输出为 1，否则为零，equal 信号与运算无关。

1) 在单总线结构中能否去掉 PSW 寄存器，为什么？(2 分)

2) 如果采用现代时序设计硬布线控制器，请完善下面的状态机，使其能支持表中五条指令的运行。(5 分)



3) 假设状态寄存器输出为 $Q_3Q_2Q_1Q_0$ ，请给出硬布线控制器 Read 信号的逻辑表达式，可参考下一问中的信息。(3 分)

4) 采用微程序设计操作控制器，计数器法，取指微程序已经给出，请用 16 进制完成如下填空。
(7 分)

		PC_{out} DR_{out} Z_{out} R_{out} IR(I)_{out} IR(A)_{out} DRE_{out} PC_{in} AR_{in} DRE_{in} DR_{in} X_{in} R_{in} IR_{in} PSW_{in} Rs/Rt RegDst ADD +4 SUB Read Write P_{IR} P_{equal} P_{end}																								
功能	微地址	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20	21	22	P ₀	P ₁	P ₂
取指	0	1								1			1													
	1																		1							
	2			1					1		1											1				
	3		1												1											
beq																										

取指微程序最后一条微指令 P 字段为

beq 指令第 1 条微指令控制字段为

beq 指令第 2 条微指令控制字段为

beq 指令第 5 条微指令控制字段为 (16 进制填写)

取指微程序最后一条微指令 P 字段为

beq 指令第 1 条微指令控制字段为

beq 指令第 2 条微指令控制字段为

beq 指令第 5 条微指令控制字段为 (16 进制填写)

5) 如果需要支持中断，课程实验中如何保存断点？实验中采用了单级中断，如何实现开中断和关中断，具体是硬件实现还是软件实现？ (3 分)

分 数	
评卷人	

七、有一台计算机 CPU 的主频为 2GHz，CPI 为 8。该计算机接有一台外部设备，以 64 位为传输单位。该外部设备实现数据传输有两种选择：中断方式和 DMA 方式。请完成下面各题。（12 分）

1) 请简述中断方式与 DMA 方式的差异。（4 分）

2) 假定该外设采用中断方式与主机进行数据传送。对应的中断服务程序包含 21 条指令，中断服务的其他开销相当于 4 条指令的执行时间。假设 CPU 有 10%的时间可用于 I/O，则可支持的最大数据传输率为是多少？（4 分）

方法 1:

每传输 64bit (8B)，需一次中断，

所需 CPU 开销 $T_{I/O} = (21+4) \times CPI \times T = 25 \times 8 / 2GHz = 1 \times 10^{-7}$ 秒

所以可支持的最大数据传输率为: $8 / (T_{I/O} / 0.1) = 8 / 1 \times 10^{-6} = 8MB/s$

方法 2:

1 秒钟可用于中断的指令条数: $N = (2 \times 10^9 / 8) \times 0.1$

1 秒钟可用中断传输的数据量: $(N/25) \times 8 = 8MB$

所以可支持的最大数据传输率为: 8MB/s

3) 如改用 DMA 方式,假设 CPU 只安排 1%的时间用于 I/O。DMA 传送块大小为 20KB，且 DMA 预处理和后处理的总开销为 800 个时钟周期，则可支持的最大数据传输率为是多少？（假定 DMA 与 CPU 之间没有访存冲突）（4 分）