

分 数	
评卷人	


一、(15分) IEEE 754 标准包括半精度浮点数，它使用 16 位来存储，由 1 位符号位、5 位阶码（偏移量为 15）、以及 10 位尾数构成（含隐藏位），其余格式规范与单精度和双精度浮点数相同。已知两个半精度浮点数的二进制表示， $X = 0111\ 1000\ 1100\ 1101$ ， $Y = 1111\ 0110\ 1010\ 1001$ ，回答以下问题。

下问题。


- 1) X 的阶码十进制值为_____，尾数真值的二进制表示为_____；
 Y 的阶码十进制值为_____，尾数真值的二进制表示为_____。
- 2) 规格化的半精度浮点数的绝对值最小数为_____，非规格化的半精度浮点数的绝对值最小数为_____。
- 3) 计算 $X - Y$ ，按照 IEEE 754 标准运算结果为_____ (16 进制)，给出关键计算过程，采用两位保留附加位和 0 舍 1 入法。最终运算结果_____ (溢出/不溢出)。

分 数	
评卷人	

二、(14分) 用如图所示的 1 位全加器 FA (左图) 串联构建了一个 4 位加法器 (右上)。该 4 位加法器输入分别为被加数 $X=X_4 \sim X_1$, 加数 $Y=Y_4 \sim Y_1$, 进位输入 C_0 , C_4 为最高位进位, 输出 $S=S_4 \sim S_1$, 第 4 位为最高位。请完成下列各题。



1 位全加器 FA



8 位加法器

1) 1 位全加器 FA 内部采用如左图结构所示。图中, 有一个与门输入未给出, 请在图上补充连接完成, 并给出 C_{out} 的表达式 $C_{in} + X_i Y_i + X_i C_{in}$ (2 分)

2) 假设 OR、AND 门电路时间延迟均为 $2T$, XOR 门电路延迟为 $3T$, 则该一位全加器的关键时延为 $5T$ 。(2 分)

3) 请用文字说明解释一下 4 位串行加法器中关键时延路径是什么? (2 分)

4 个一位全加器级联进位产生进位输出后关联 (后一个全加器必须等待前一个全加器产生进位值后才能进一步通过一个 AND 和 OR 逻辑门生成正确进位输出)。显然, 这条进位输出值输出路径是时延最长路径也是关键时延路径, 其值为: $AND_0 + XOR_0 + AND_0 + XOR_0 + AND_0 + XOR_0 + AND_0 + XOR_0$

4) 上述 4 位串行加法器关键路径的具体时延为 $10T$ 。(2 分)

5) 上述 4 位串行加法器, 如果采用单符号补码, 则 S 最大时机器码为 7 (16 进制), S 最小时机器码为 8 (16 进制), S 为最小数时其真值为 (视为纯小数) -1。(3 分)

6) 将上述 2 个 4 位加法器串联为一个 8 位的加法器, 被加数、加数与和数分别为 X' 、 Y' 和 S' 。采用双符号补码, 如 $X' = -0.110111$, $Y' = -0.101100$, 和数 S' 的机器码为 11.001101 (16 进制)。请写出简要的计算过程。S' 是否溢出? 给出判断理由。(3 分)

11.001101

$+ 11.011000$

=====

110.011101

溢出, 因为双符号位相异。

分 数	
评卷人	


三、（12分）某计算机主存容量要求为 128K 个字，按字编址，其地址空间分为三个部分：00000 H ~ 03FFF H 是 ROM 区域，0C000 H ~ 0FFFF H 是保留区域，10000 H ~ 1FFFF H 是 RAM 区域。现有多 16K × 4 位的 ROM 芯片和 RAM 芯片，它们的存储周期为 T=50ns。要求为该计算机设计一个数据传输带宽不低于 80MB/s 的主存储器，请回答以下问题。

- 1) 该主存的字长最少需要__ __位，地址线__ __位，共需要__ __片 ROM 芯片和__ __片 RAM 芯片，才能满足存储容量和数据传输带宽需求。

每个存储芯片的容量为 4Kb，存储周期为 50ns，那么存储带宽为 10M 字节，即 80MB/s，因此，该主存至少需要 2 片。
 每个 ROM/RAM 芯片提供 32K 个字，ROM 容量需求为 16K，RAM 容量需求为 64K，因此分别需要 8 片 ROM 和 32 片 RAM。
 地址信号线需要 17 位，地址线需要 17 位，数据线需要 32 位，因此共需 51 个引脚。（6 分）

- 2) 请将 CPU 与存储芯片的连接电路示意图补充完整，图中译码器为 3:8 译码器，请标注译码线。

第二题答案



分 数	
评卷人	

四、(16分) 某 MIPS32 处理器，内存地址空间大小为 128MB，采用页式虚拟存储管理方式，按字节编址，虚拟地址为 32 位，页面大小 4KB；具有分离的指令 Cache 和数据 Cache，容量都是 32KB，主存块大小 64B，均采用 4 路组相联、LRU 替换策略和写穿 (Write Through) 写策略。开始时 Cache

均为空，请问：

(1) 指令 Cache 包括__512__cache 行，分为__128__组。

(2) 数据 Cache 标记字段(Tag)至少需要__14__位,组号(Index)需要__7__位,块内地址(Offset)需要__3__位。

(3) TLB 中虚拟页号 (VPN) 是__20__位，物理页号 (PPN) 是__15__位，页内地址 (Offset) 是__12__位。

(4) 相对于虚拟存储器，Cache 缺失带来的处理开销__小__，而处理缺页的开销__大__，原因是__缺页必须需要访问磁盘，而 Cache 缺失只需要访问主存，主存的访问效率要远高于磁盘的访问效率__。

(5) 有下列 C 程序：

```
for (i = 0; i < 1024, i++)
    s[i] = 2 * s[i];
```

若数组 s 及其变量 i 均为 int 型 (int 型数据为 32 位)，变量 i 分配在寄存器中，并且数组 s 已经调入主存，s[0] 已经放在 8195 物理页上，为了尽可能的减少缺失，则数组 s 在主存中的起始地址为__0x200 1000__ (16 进制)，s[1025]会在数据 Cache 的第__0__组，该程序运行期间会进行__2048__次数据访问，产生__64__次数据缓存缺失，数据 Cache 的命中率为__96.875__%。

分 数	
评卷人	

五、（12分）某 16 位计算机的主存按字节编址，存取单位为 16 位。采用 16 位定长指令字格式，指令集分为 R 型、I 型和 J 型三类指令。其中 R 型指令格式如下图所示，图中 Md、Ms1、Ms2 为寻址方式位，支持寄存器直接和寄存器间接两种寻址方式(0 表示寄存器直接寻址，1 表示寄存器间接寻址)；Rd、Rs1、Rs2 为寄存器编号，通用寄存器为 R0-R3（编号分别为 0、1、2、3）。

指令操作码	目的操作数		源操作数 1		源操作数 2	
OP	Md	Rd	Ms1	Rs1	Ms2	Rs2

- (1) 该指令系统最多可定义__128__条 R 型指令。
- (2) 假设 sub 指令的操作码为 0x3，则 “sub R3, (R1), R2” 的机器码为__0000110111010100__（16 进制）。
- (3) Store 指令属于 I 型指令，假设 Store 指令的操作码长度不变，源操作数固定为寄存器寻址，目的操作数固定为变址寻址方式；若变址寄存器可使用任一通用寄存器，且偏移量用补码表示，则 Store 指令中偏移量的取值范围是__-16~15__。
- (4) 转移指令为一地址指令，采用相对寻址。假定取指令时，每取一字节 PC 自动加 1。若某转移指令所在主存地址为 0x2000，相对位移量字段的内容为 0x06，则该转移指令成功转移后的目标地址是 0x 2006__。
- (5) 该机器的指令系统属于__RISC__指令集，原因是__指令长度固定、指令格式种类少、寻址方式种类少等__。或者：该机器的指令系统属于__CISC__指令集，原因是__除 Load/Store 指令外其他指令也可以访存，通用寄存器数量太少等__。

分 数	
评卷人	

六、(20分) 某计算机字长 32 位，支持下表中的五条 MIPS32 指令，CPU 内部采用单总线结构，具体数据通路如图所示。除多路选择器选择控制信号外，图中所有控制信号为 1 时表示有效、为 0 时表示无效，控制信号功能说明见表。




表 1、指令功能描述

#	指令	汇编代码	指令类型	RTL 功能说明
1	<i>lw</i>	<i>lw rt,imm(rs)</i>	I 型	$R[rd] \leftarrow M[R[rs] + \text{SignExt}(imm)]$
2	<i>sw</i>	<i>sw rt,imm(rs)</i>	I 型	$M[R[rs] + \text{SignExt}(imm)] \leftarrow R[rt]$
3	<i>beq</i>	<i>beq rs,rt,imm</i>	I 型	$\text{if}(R[rs] == R[rt]) \quad PC \leftarrow PC + 4 + \text{SignExt}(imm) \ll 2$
4	<i>addi</i>	<i>addi rt,rs,imm</i>	I 型	$R[rt] \leftarrow R[rs] + \text{SignExt}(imm)$
5	<i>add</i>	<i>add rd,rs,rt</i>	R 型	$R[rd] \leftarrow R[rs] + R[rt]$

表 2、控制信号功能描述


#	控制信号	功能说明
1	PCin	控制 PC 接收来自内总线的数据，需配合时钟控制
2	PCout	控制 PC 向内总线输出数据
3	ARin	控制 AR 接收来自内总线的数据，需配合时钟控制
4	DRin	控制 DR 接收来自内总线的数据，需配合时钟控制
5	DRout	控制 DR 向内总线输出数据
6	DREin	控制 DR 接收从主存读出的数据，需配合时钟控制
7	DREout	控制 DR 向主存输出数据，以便最后将该数据写入主存
8	Xin	控制暂存寄存器 X 接收来自内总线的数据，需配合时钟控制
9	+4	将 ALU A 端口的数据加 4 输出
10	ADD	控制 ALU 执行加法，实现 A 端口和 B 端口的两数相加
11	SUB	控制 ALU 执行减法运算
12	PSWin	控制状态寄存器 PSW 接收 ALU 的运算状态，需配合时钟控制
13	Zout	控制 Z 向内总线输出数据
14	IRin	控制 IR 接收来自内总线的指令，需配合时钟控制
15	IR(A)out	控制 IR 中的分支目标地址输出到内总线，指令字中的立即数要转换成目标地址需要相应逻辑

#	控制信号	功能说明
16	IR(I)out	控制 IR 中的立即数输出到内部总线，指令字中的立即数符号扩展为 32 位才能输出
17	Write	存储器写命令，需配合时钟控制
18	Read	存储器读命令
19	Rin	控制寄存器堆接收来自内总线的的数据，写入 W#端口对应的寄存器中，需配合时钟控制
20	Rout	控制寄存器堆输出指定编号 R#寄存器的数据，该寄存器组为单端口输出
21	Rs/Rt	控制多路选择器选择送入 R#的寄存器编号，为 0 时送入指令字中 rs 字段，为 1 时送入 rt
22	RegDst	控制多路选择器选择送入 W#的寄存器编号，为 0 时送入指令字中的 rt 字段，为 1 时送入 rd

当 ALU 两操作数相等时，equal 状态信号输出为 1，否则为零，equal 信号与运算无关。

1) 单总线结构中 PSW 的输出应输出到图中_指令控制器_部件，ID 部件的功能是_指令译码__。
 如果采用定长指令周期设计三级时序硬布线控制器，一个指令周期应包含__3__个机器周期，
 每个机器周期包含__4__个时钟节拍。如果采用变长指令周期设计三级时序设计硬布线
 控制器，最少需要__2__个机器周期，最多需要__3__个机器周期，每个机器周期最
 短需要__2__个时钟节拍。(7 分)

2) 如果采用现代时序设计硬布线控制器，CPU 状态机如下图所示，假设状态寄存器输出为 $Q_4Q_3Q_2Q_1Q_0$ ，请给出硬布线控制器 ADD 信号将在哪几个状态产生，给出逻辑表达式。(2 分)



$ADD = S_4 + S_9 + S_{16} + S_{19} + S_{22}$

分 数	
评卷人	

七、(12分)有一台计算机 CPU 的主频为 2GHz。该计算机接有一台磁盘设备，该外部设备实现数据传输有两种选择：中断方式和 DMA 方式。请完成下面各题（该题中数据传输率、频率中 K/M/G 均以 10 为基数）。

1) 如果采用中断方式，请简述中断响应周期中主要要完成的几个动作并给予说明。(3 分)

(1) 关中断：临时禁止中断请求，是为了保障中断响应周期及中断服务程序中保护现场操作的完整性；

(2) 保存断点：保存将来返回被中断程序的位置，对于已经执行完毕的指令其断点是下一条指令的位置（该指令可能不是顺序指令）；

(3) 中断识别：就是根据当前的中断请求识别出中断来源，也就是发生了什么中断，并将对应中断的中断服务程序入口地址送程序计数器 PC。

2) 如果采用 DMA 方式，在 DMA 操作的准备阶段，主机需要通过 CPU 指令向 DMA 接口发送必要的传送参数，并启动 DMA 工作。具体需要传送的参数如下（请完善）：(3 分)

- (1) 数据传送的 方向，
- (2) 数据块在主存的首地址，
- (3) 数据在外设存储介质上的地址，
- (4) 数据块传送量。

3) 假定该外设采用中断方式与主机进行数据传送。启动阶段（发送命令和参数）需要 100 个时钟周期，每次中断服务的开销要 400 个时钟周期（包括中断响应和中断处理，不含数据传输），实际数据传输需要 1500 个时钟周期，CPU 访问硬盘的速率是 20MB/s。如果中断方式下 CPU 的占用率要控制在 20%以下，一次中断至少要传输多少 Byte 数据（假设一次中断可以传送多个字节）？(3 分)

一次中断传输所需的时间开销： $(100+400+1500)/10^6/2 \times 10^9 = 10^{-3}$ 秒

一次传输总 CPU 时间（含非 IO 的其他时间）： $10^{-3} \times 2 = 2 \times 10^{-3}$ 秒

一次中断需传输的数据量为： $20MB \times 2 \times 10^{-3} = 40KB$

4) 如果改为 DMA 方式来传输，CPU 访问硬盘的速率仍是 20MB/s。如 DMA 的预处理阶段需要 100 个时钟周期，DMA 完成传输后的中断处理需要 400 个时钟周期，1 次 DMA 平均传输的数据长度为 10KB，则 DMA 方式下 CPU 的占用率是多少？(3 分)

一次 DMA 操作所需的时间是： $100T+400T=500T=500/(2 \times 10^9)=2.5 \times 10^{-7}$

一次传送 10KB 总的时间： $10KB/20MB/s = 0.5 \times 10^{-6}$

DMA 方式下 CPU 的占用率是： $2.5 \times 10^{-7} / 0.5 \times 10^{-6} = 0.05\%$