

一、(14 分) 设有效信息位为 $D_1D_2D_3D_4 = 1101$, 试采用基于偶校验的海明校验进行检错和纠错。

1) 给出海明码序列, 指出哪些位对应数据位, 哪些位对应校验位?

海明码序列为: $P_1P_2D_1P_3D_2D_3D_4$, 其中第 1, 2, 4 位 (P_1, P_2, P_3) 为校验位, 第 3, 5, 6, 7 位 (D_1, D_2, D_3, D_4) 位为数据位。

2) 给出校验组分组规则, 并给出各校验位逻辑表达式。

分组规则: P_1 负责校验第 1、3、5、7 位 (P_1, D_1, D_2, D_4) (H_3, H_5, H_7)

P_2 负责校验第 2, 3, 6, 7 位 (P_2, D_1, D_3, D_4) (H_3, H_6, H_7)

P_3 负责校验第 4, 5, 6, 7 位 (P_3, D_2, D_3, D_4) (H_5, H_6, H_7)

3) 给出发送方发送的海明校验码。

编码为: $P_1P_2D_1P_3D_2D_3D_4 = 1010101$

4) 如果发送方有效信息为未知, 接收方收到的海明校验码为 **1000001** (假设只有一位错), 说明如何纠正错误, 给出检错位的表达式, 并给出实际有效信息。

接收方接到的编码变为: **1000001**, 检错字的值为: $G_3G_2G_1 = 110 = 6$, 说明 D_3 (第六位) 出错。纠错后得 **1000001**, 实际的有效信息为: **0011**。

5) 如何让海明码区分一位错和两位错 (假设没有三位错)?

增加总校验位, 检错字为 1, 总检错码为 1 表示 1 位错, 总检错码为零表示 2 位错。

二、（12分）假定在一个 8 位字长的计算机中运行如下 C 语言程序。

```
unsigned int x=138;
unsigned int y=245;
int m=x; n=y;

                unsigned int z1=x-y;
                unsigned int z2=x+y;
                int k1=m-n;
                int k2=m+n;
```

若编译器编译时将8个8位寄存器R1 ~ R8分别分配给变量x、y、m、n、z1、z2、k1和k2。请回答下列问题（提示：带符号整数用补码表示）。

1) 执行上述程序段后，寄存器 R2、R7和R8中的内容分别是什么？（用十六进制表示）

R2=245=F5H, R7=95H, R8=7FH;

245=1111 0101B=F5H; m-n=1000 1010B-1111 0101B=1001 0101B=95H; m+n=0111 1111B=7FH

2) 执行上述程序段后，变量n和z2的值分别是多少？（用十进制表示）

n=-11, z2=127

n=1111 0101B, 做高位为符号位，则 n 的原码为 1000 1011B=-11;

z2=x+y= 0111 1111B=127

3) 上述程序中的有符号整数加减、无符号整数加减运算4种运算能否利用同一个加法器及辅助电路实现？简述理由。

无符号数和有符号数都是以补码的形式存储，加减运算没有区别（不考虑溢出情况时），只是输出的时候若有符号数的最高位是符号位。减法运算求[-x]补的时候，是连同符号位一起按位取反末位加 1，但是如果有溢出情况，这两者是有区别的，所以可以利用同一个加法器实现，但是溢出判断电路不同。

4) 上述程序段中，哪些带符号整数运算语句的执行结果会发生溢出？如果采用单符号位，计算机内部有哪些判断带符号整数加法运算的结果溢出的方法？

判断方法是如果最高位进位和符号位的进位不同，则为溢出；“int k2=m+n;”会溢出；



2 种方法可以判断溢出：1) 操作数与运算结果的符号位是否一致；2) 最高位数据位的进位、和符号位的进位是否一致；

5) 假定上述计算机中 ALU 只能进行加减运算和逻辑运算。指令系统中有加法、减法和位移等指令，没有乘法指令，则在上述计算机上能实现乘法运算吗，为什么？

编译器可以将乘法运算转换为一个循环代码段，在循环代码段中通过比较、加法、移位等指令实现乘法运算。

三、(14 分) 某计算机存储系统包含一个 MIPS 寄存器组 and 主存，其中寄存器组包含 4 个寄存器，字长为 16；主存容量为 64K 个字（按字编址），分为 ROM 区域和 RAM 区域两个部分，地址空间分别为 0000H-3FFFH、4000H-FFFFH。

- 1) 用 logisim 平台构建所要求的 MIPS 寄存器组，相关器件及引脚描述如下图所示。请问：图中器件 A 是 译码器，器件 B 是 多路选择器；将图中的器件连接起来完成电路。
- 2) 用 8K×4 位 ROM 芯片、16K×8 位 RAM 芯片构建所要求的主存系统，共需 8 个 ROM 芯片、6 个 RAM 芯片；假设采用 2:4 地址译码器，输出为 Y₀~Y₃，当访问主存地址 1234H、5678H 时，分别有 4 个和 2 个芯片的片选信号 CS 被置为有效状态，分别对应译码器输出信号 Y 0 和 Y 2 有效（填写数字编号）。



四、(12 分) 在一个拥有 TLB 缓存和一级数据缓存 L1 d-cache 的存储系统中：存储器按字节寻址的，一次访问一个字节；虚拟地址是 16 位，物理地址是 12 位，页面大小 256B；TLB 采用直接映射，总共 4 行；L1 d-cache 是物理地址寻址，二路组相联映射，缓存行中数据块大小为 4B，总共有 8 行。下图展示了存储系统的一个内容快照（均为十六进制表示），包括 TLB、部分页表、L1 数据缓存。

Idx	Tag	PPN	Valid	VPN	PPN	Valid	Idx	Tag	Valid	Byte0	Byte1	Byte2	Byte3
0	02	1	1	0	1	1	0	7F	1	88	61	25	40
1	00	2	1	1	2	1	1	22	1	99	72	36	51
2	07	F	1	2	A	1	2	FF	1	00	02	04	08
3	01	E	1	3	5	1	3	EF	1	3A	4B	5C	6D
				4	F	1	4	FF	1	7E	8F	90	01
				5	D	1	5	12	1	11	22	33	44
				6	7	1	6	EF	1	83	77	15	DA
				7	E	1	7	7F	1	84	78	16	EB

(a) TLB 缓存

(b) 页表（前8项）

(c) L1 d-cache

- 1) 虚拟地址中虚拟页号 VPN 字段占 8 位，页内偏移 VPO 字段占 8 位，TLB 缓存索引字段占 2 位，TLB 缓存标记字段占 6 位。
2) 物理地址中物理页号 PPN 字段占 4 位，L1 数据缓存索引字段占 2 位。
3) 当 CPU 访问虚拟地址 0x7FD 处字节时，转换为物理地址时 PPN 的值为 E；是否命中 L1 d-cache: 是，若命中，最终数据值为 77（全部填写十六进制）。
1) 在 CPU 访问数据的过程中，最坏情况会发生 2 次主存访问、1 次外存访问；请提供一种提升 L1 d-cache 命中率的优化思路: 改用全相联映射或四路组相联映射、或提升缓存容量。

解释: 页面大小为 256B, 说明页内偏移为 8 位; VPN 和 PPN 分别为 16-8=8 位、12-8=4 位; TLB 缓存共 4 行, 直接映射, 行索引为 2 位; 数据缓存共 8 行, 分为四组, 每组两路, 组索引为 2 位。

解释: VPN 8 位二进制中高 6 位是 tag, 低 2 位是行索引; 虚拟地址为 0x7FD, 则 VPN=7H, 行索引为 11B, tag 为 01H, 查 TLB 和页表可知对应 PPN 为 0xE, 因此, 物理字节地址为 0xEFD; 最低 4 位二进制是 1101B, 其中低 2 位是块内字节偏移 01B, 高 2 位是数据缓存组索引 11B, 数据缓存 tag 为 0xEF, 对应命中缓存第 6 行, 数值为 77。

解释: 最坏情况下会发生 2 次主存访问, 分别是地址转换过程、数据访问过程, 均不命中 TLB 和 CPU 缓存; 缺页异常时会发生 1 次外存访问。

五、（15 分）下图为 MIPS32 指令格式，完成下列各问：

字段长度 指令格式类型	字段名称						说明
	6	5	5	5	5	6	MIPS指令字长为32位
R型	OP	rs	rt	rd	shamt	funct	算术类指令，funct为运算操作码
I型	OP	rs	rt	地址立即数			数据传输、分支、立即数指令
J型	OP	目标地址					跳转指令

(1) R 型指令的 OP 为什么都是 000000，该指令格式 R 型指令最多支持多少条？I 型和 J 型指令总和最多多少条？

采用了操作码扩展，64，63

(2) MIPS 通用寄存器中 0 号寄存器为什么叫\$zero 寄存器，MIPS 通用寄存器设计 0 号寄存器的目的是什么？

因为 0 号寄存器的值是恒零，因此为了方便记忆叫做\$zero 寄存器。设置 0 号寄存器的目的一是便于置 0 操作，再就是实现 MOV 指令或减少指令

(3) 从给出的 MIPS32 指令格式看,汇编语言级程序员最多可使用的寄存器个数是多少？MIPS CPU 为什么要设置这么多的通用寄存器？

32 个；支持 RISC 设计理念，减少内存访问、提升性能，实现硬件资源的合理分配


(4) J 型指令中的 J 指令和 I 型指令中的 beq 指令都能实现程序的跳转功能,它们有什么不同？J 型指令执行阶段的操作为 $PC \leftarrow (PC_{31-28}) \parallel (IR[25:0]) \ll 2$ ，即将指令中低 26 位左移 2 位后得到的 28 位地址与 PC 高四位拼接成 32 位地址,这属于什么寻址方式?并解释为什么要执行左移 2 位？

指令类型和格式不同，寻址方式不同（绝对地址 vs 相对偏移），跳转条件不同（无条件 vs 有条件），跳转范围不同（更大的地址范围 vs 较小的偏移范围）；伪相对寻址；指令（32 位）对齐

(5) 该 MIPS32 指令格式存在什么不足，如何改进？

操作码长度只有 6 位，影响指令的规模，改进措施：适当增大操作码的长度；R 型指令和 I 型指令目的寄存器编号的位置不同，增大译码难度，改进措施：目的寄存器编号的位置统一；固定指令长度导致代码密度低，改进措施：引入可变长度指令（如压缩扩展）；支持 64 位架构的兼容设计等。


#	控制信号	功能说明
11	SLT	控制 ALU 执行 SLT 小于置位运算
12	PSWin	控制状态寄存器 PSW 接收 ALU 的运算状态, 需配合时钟控制
13	Zout	控制 Z 向内总线输出数据
14	IRin	控制 IR 接收来自内总线的指令, 需配合时钟控制
15	IR(A)out	控制 IR 中的分支目标地址输出到内总线, 指令字中的立即数要转换成目标地址需要相应逻辑
16	IR(I)out	控制 IR 中的立即数输出到内部总线, 指令字中的立即数符号扩展为 32 位才能输出
17	Write	存储器写命令, 需配合时钟控制
18	Read	存储器读命令
19	Rin	控制寄存器堆接收来自内总线的数据, 写入 W#端口对应的寄存器中, 需配合时钟控制
20	Rout	控制寄存器堆输出指定编号 R#寄存器的数据, 该寄存器组为单端口输出
21	Rs/Rt	控制多路选择器选择送入 R#的寄存器编号, 为 0 时送入指令字中 rs 字段, 为 1 时送入 rt
22	RegDst	控制多路选择器选择送入 W#的寄存器编号, 为 0 时送入指令字中的 rt 字段, 为 1 时送入 rd

当 ALU 两操作数相等时, equal 状态信号输出  否则为零, equal 信号与运算无关。

1) 图中设置 PSW 状态寄存器的目的是什么, 不设置 PSWin 控制信号是否可行?

设置 PSW 的目的是为了暂存 beq 比较结果, 用于后续 PC 寄存器的修改。

2) 如果采用三级时序设计硬布线控制器, 机器周期数, 机器周期节拍数均固定, 请给出三级时序发生器的状态机



3) 采用微程序设计操作控制器，计数器法，取指微程序已经给出，请用 16 进制完成如下填空。

		PC_{out} DR_{out} Z_{out} R_{out} $IR(I)_{out}$ $IR(A)_{out}$ DRE_{out} PC_{in} AR_{in} DRE_{in} DR_{in} X_{in} R_{in} IR_{in} PSW_{in} Rs/Rt $RegDst$ ADD $+4$ SLT $Read$ $Write$ P_{IR} P_{equal} P_{end}																								
功能	微地址	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20	21	22	P ₀	P ₁	P ₂
取指	0	1								1			1													
	1																			1						
	2																									
	3																									
slt	19																									
	20																									
	21																									

取指微程序第 3 条微指令控制字段为 85002，第 4 条微指令 P 字段为 4

slt 指令微程序第 1 条微指令控制字段为 40400，P 字段为 0

slt 指令微程序第 2 条微指令指令控制字段为 40044

slt 指令微程序第 3 条微指令控制字段为 80220，P 字段为 1

如果采用下址字段法，slt 指令微程序第 3 条微指令的下址字段为 0

5) 假设存储器存储周期为 90ns，ALU 最大延迟为 50ns，寄存器延迟为 4ns，寄存器建立时间为 6ns，寄存器保持时间为 5ns，请问图中最慢的数据通路是什么，单总线架构最大时钟频率是多少。

最慢的数据通路是访存通路，关键延迟为 4+90+6=100ns，最大频率为 10MHz

七、(13分) 某计算机系统, CPU 的时钟频率为 1 GHz, 包含鼠标和硬盘两个外部设备, 完成下列各问: (1) 假设采用定时轮询方式对鼠标进行 I/O 操作, 每次定时中断服务开销需要 200 个时间周期; 鼠标以字节为单位进行数据传输, 且假设每秒必须进行 50 次轮询才能保证不会错过任何鼠标操作, 每次轮询成功后的实际数据传输需要 11 个时钟周期, 问鼠标 I/O 操作的 CPU 时间占用率是多少?

(1) CPU 的时钟周期: $T = 1/1 \times 10^9 = 10^{-9}$, 鼠标 I/O 操作的 CPU 时间占用率:
 $(200 + 11) \times 50 \times 10^{-9} = 0.00001055 = 0.001055\%$

(2) 如果硬盘同样采用定时轮询方式进行 I/O 操作, 每次定时中断服务开销需要 500 个时间周期; 硬盘以 512 字节的扇区为单位传输数据, 启动阶段发送命令和参数需要 90 个时钟周期, 实际传输阶段需要 1555 个时间周期, CPU 访问硬盘的速度为 200MB/s, 问硬盘 I/O 操作的 CPU 时间占用率是多少?

硬盘需要达到预定的速率, 每秒传输的次数为:
 $200\text{MB} / 512\text{B} = 390,625$ 次 (数传率、频率均以 10 为基数); 理想情况下每次传输只定时轮询一次, 则每个扇区传输的开销为: $(90 + 500 + 1555) \times 10^{-9}$; 则硬盘 I/O 操作的 CPU 时间占用率: $(90 + 500 + 1555) \times 10^{-9} \times 390625 = 0.837890625 \approx 83.79\%$

(3) 此时该计算机系统鼠标和硬盘是否能同时工作, 为什么? 如果硬盘不是以扇区为单位而是与鼠标一样以字节为单位进行数据传输, 鼠标和硬盘是否还能够同时工作, 为什么?

由于鼠标和硬盘的 CPU 时间占用率加起来没有达到 100%, 因此它们是能够同时工作的; 如果硬盘以字节为单位进行数据传输, 则硬盘的 CPU 时间占用率将超过 100%, 硬盘本身都不能达到数据传输的要求, 更不要说与鼠标同时工作了。

(4) 假设硬盘改为中断驱动方式进行 I/O 操作, 启动阶段发送命令和参数需要 90 个时钟周期, 每次中断服务的开销为 400 个时钟周期, 实际传输阶段需要 1555 个时钟周期, CPU 访问硬盘的速率仍为 200MB/s, 问此时硬盘 I/O 操作的 CPU 时间占用率是多少? 为什么与采用定时轮询方式时的 CPU 时间占用率差别不大, 实际情况如何?

硬盘 I/O 操作的 CPU 时间占用率: $(90 + 400 + 1555) \times 10^{-9} \times 390625 = 0.798828125 \approx 79.89\%$; 之所以 CPU 时间占用率差别不大是因为只在每次中断服务的开销有差别, 而这个差别与数据传输性能比起来太小了; 计算定时查询方式时使用了理论最低值, 但是实际上是很难达到理论最低值的。

(5) 如果硬盘速率提高到 480MB/s, 会发生什么情况? 如果想在这种情况下让该计算机系统仍然能够正常工作, 可以采取什么措施? 如果硬盘速率提高到 480MB/s, 则 CPU 占用率将超过 100%; 可以考虑采用 DMA。