Índice general

2. Unidad de memoria **3**
2.1. Introducción . . . 3
2.2. Conceptos básicos de la memoria . . . 4
2.2.1. Unidades direccionables y direcciones de memoria . . . 4
2.2.2. Palabras y longitud de palabra . . . 6
2.2.3. Organización y capacidad de memoria . . . 6
2.3. Características de las memorias . . . 8
2.3.1. Operaciones de lectura y escritura . . . 9
2.3.2. Parámetros de rendimiento de las memorias . . . 10
– Tiempo de acceso . . . 10
– Tiempo de ciclo de memoria . . . 10
– Velocidad de transferencia . . . 12
2.3.3. Métodos de acceso a la información . . . 13
– Acceso secuencial . . . 14
– Acceso directo . . . 14
– Acceso aleatorio . . . 15
– Acceso asociativo . . . 15
– Comparación de los métodos de acceso . . . 16
2.3.4. Clasificación de las memorias . . . 17
– Clasificación según la volatilidad . . . 17
– Clasificación según la tecnología empleada . . . 17
– Clasificación según su localización y función en el computador . . . 18
2.4. Jerarquía de memoria . . . 19
2.4.1. Principio de localidad . . . 20
2.4.2. Transferencia de información entre niveles . . . 21
2.5. Memorias de semiconductores . . . 21
2.5.1. Memorias RAM . . . 22
– Memorias RAM estáticas (SRAM) . . . 23
– Memorias RAM dinámicas (DRAM) . . . 23
– Comparación entre las memorias SRAM y DRAM . . . 24
2.5.2. Memorias ROM . . . 25
– Memorias ROM de máscara . . . 25
– Memorias PROM . . . 25
– Memorias EPROM . . . 26
– Memorias EEPROM . . . 26
– Comparación entre las memorias ROM . . . 27
2.5.3. Memorias flash . . . 28
– Memorias flash NOR y NAND . . . 28
– Número de bits almacenados por celda . . . 29
2.6. Módulos y organización de la memoria principal . . . 30
2.6.1. Circuitos integrados de memoria . . . 30

– Organización interna de un circuito integrado de memoria 30
– Encapsulados y terminales de conexión 31
– Direccionamiento multiplexado en las memorias DRAM 34
2.6.2. Ampliación de la capacidad de memoria 35
– Caso 1. Ampliación del número de bits por unidad direccionable 35
– Caso 2. Ampliación del número de unidades direccionables 37
– Caso 3. Ampliación simultánea de ambas magnitudes 41
2.6.3. Módulos de memoria principal 44
– Organización de los módulos de memoria 44
– Formatos de módulos de memoria 45
– Memorias DDR SDRAM 46

Tema 2

Unidad de memoria

2.1. Introducción

La memoria es uno de los componentes fundamentales de un computador. Su función principal consiste en **almacenar la información** necesaria para su funcionamiento, tanto las instrucciones de los programas como los datos que estos utilizan y los resultados que se obtienen durante su ejecución. El procesador necesita acceder continuamente a esta información para poder ejecutar las instrucciones de los programas y realizar las operaciones correspondientes.

La memoria de un computador debe permitir almacenar y recuperar información de forma rápida y fiable. Sin embargo, no todas las memorias presentan las mismas características. Existen diferencias importantes en cuanto a su **capacidad de almacenamiento**, **velocidad de acceso**, **coste** y capacidad para **conservar la información** cuando se interrumpe el suministro eléctrico. Estas diferencias determinan la utilización de distintos tipos de memoria, cada uno de ellos destinado a satisfacer determinadas necesidades del sistema.

Por otra parte, el rendimiento de un computador depende, en gran medida, de la rapidez con la que el procesador puede acceder a las instrucciones y los datos que necesita. Dado que las memorias de mayor velocidad suelen tener una capacidad más limitada y un coste por bit más elevado, los computadores utilizan diferentes tipos de memoria organizados en una estructura denominada **jerarquía de memoria**. Esta organización permite combinar memorias rápidas y de pequeña capacidad con otras de mayor capacidad y menor velocidad, con el objetivo de conseguir un equilibrio adecuado entre rendimiento, capacidad y coste.

En este tema se estudian los fundamentos de la organización y el funcionamiento de la memoria de un computador. En primer lugar, se recuerdan algunos conceptos básicos introducidos en el tema anterior, como los bits, bytes, palabras de memoria, capacidad de almacenamiento y direcciones de memoria. A continuación, se describen las principales operaciones que pueden realizarse sobre una memoria, los parámetros que caracterizan su rendimiento y los criterios utilizados para clasificar los diferentes tipos de memoria. También se introduce la jerarquía de memoria y se explica el principio de localidad, que permite comprender su funcionamiento.

Posteriormente, se estudian los principales tipos de **memorias de semiconductores**, entre los que se encuentran las memorias RAM, ROM y flash, describiendo sus características y aplicaciones. A continuación, se analiza la organización de la **memoria principal**, prestando especial atención a los circuitos integrados de memoria, a las técnicas utilizadas para ampliar su capacidad y a los módulos de memoria principal, incluidas las memorias DDR SDRAM.

Seguidamente, se estudia con mayor detalle la **memoria caché**, utilizada para reducir el tiempo medio de acceso a la información por parte del procesador. Se describen su organización, las técnicas de correspondencia, las políticas de reemplazo y escritura, y los diferentes niveles de memoria caché. También se introducen las **memorias asociativas**, que permiten localizar información a partir de su contenido en lugar de utilizar una dirección de memoria.

Finalmente, se estudian las **memorias secundarias**, destinadas al almacenamiento de grandes cantidades de información de forma persistente. Se presentan sus principales características y se describe el funcionamiento básico de los discos duros magnéticos (HDD), los discos de estado sólido (SSD), los discos ópticos y las cintas magnéticas.

2.2. Conceptos básicos de la memoria

Como se explicó en el Tema 1, la memoria principal de un computador permite almacenar las instrucciones de los programas y los datos necesarios para su ejecución. La información se representa mediante secuencias de bits, que se agrupan en unidades de almacenamiento de diferente longitud.

Para comprender la organización y el funcionamiento de los distintos tipos de memoria, conviene recordar algunos de los conceptos fundamentales estudiados anteriormente, relacionados con la representación, el almacenamiento y el direccionamiento de la información.

Aunque muchos de estos conceptos son aplicables a diferentes tipos de memoria, en esta sección se utilizará principalmente la **memoria principal** como referencia para explicarlos, siguiendo el modelo introducido en el Tema 1. Posteriormente, se estudiarán las características particulares de los distintos tipos de memoria y sus formas de organización.

2.2.1. Unidades direccionables y direcciones de memoria

Como se estudió en el Tema 1, la memoria principal puede representarse, de forma simplificada, como una matriz de celdas, cada una de las cuales es capaz de almacenar un bit. Cada fila de esta matriz tiene asociada una **dirección física de memoria**, $\mathrm{Dir_F}$, que es un número entero no negativo que permite identificarla de forma unívoca.

Si cada fila de la matriz contiene L celdas, su longitud es de L bits. Los bits contenidos en una fila constituyen una **unidad direccionable**, es decir, la cantidad mínima de información de la memoria a la que puede accederse mediante una dirección física. Por tanto, cada dirección física permite acceder a una unidad direccionable de L bits.

En los computadores actuales, la memoria principal es habitualmente **direccionable por bytes**. En este caso, la longitud de cada unidad direccionable es $L = 8$ bits y, por tanto, cada dirección física identifica un byte.

Las direcciones físicas de memoria se representan mediante números binarios, aunque también es frecuente utilizar su representación hexadecimal. Es importante distinguir entre la **dirección física**, que identifica una unidad direccionable, y su **contenido**, que es la información almacenada en ella.

Si una memoria principal consta de N unidades direccionables, existen N direcciones físicas diferentes. Para representar estas direcciones mediante números binarios se necesita un número de bits suficiente para distinguir todas las unidades direccionables.

Como se estudió en el Tema 1, si las direcciones físicas tienen n bits, pueden representarse 2^n combinaciones diferentes. Por tanto, el número mínimo de bits necesarios para representar las N direcciones físicas es el menor entero no negativo que verifica

$$N \leq 2^n$$

Este número puede calcularse mediante la expresión

$$\boxed{n = \mathrm{ceil}(\log_2 N)}$$

donde $\mathrm{ceil}(x)$ representa el menor número entero mayor o igual que x.

En particular, cuando el número de unidades direccionables es una potencia de 2, es decir, $N = 2^n$, la expresión anterior se reduce a

$$\boxed{n = \log_2 N}$$

● **Ejemplo 2.1**

Considérese una memoria principal formada por $N = 256$ unidades direccionables, numeradas desde 0 hasta 255, y direccionable por bytes. Determinar el número de bits necesarios para representar sus direcciones físicas, el intervalo de direcciones y su capacidad total.

Solución

La Figura 2.1 muestra, de forma simplificada, la organización de la memoria especificada en el enunciado. Como la memoria es direccionable por bytes, cada unidad direccionable contiene $L = 8$ bits y, por tanto, cada fila de la matriz está formada por 8 celdas.




Figura 2.1 – Representación simplificada de una memoria principal con 256 unidades direccionables de 8 bits

Como la memoria contiene $N = 256$ unidades direccionables, el número mínimo n de bits necesarios para representar sus direcciones físicas puede calcularse mediante

$$n = \text{ceil}(\log_2 N) = \text{ceil}(\log_2 256) = 8 \text{ bits}$$

También puede obtenerse directamente observando que $256 = 2^8$. Por tanto, las direcciones físicas se representan mediante 8 bits y están comprendidas entre

$$\text{Dir}_\text{F} = 0 = 00000000_2 \qquad \text{y} \qquad \text{Dir}_\text{F} = 255 = 11111111_2$$

Finalmente, como la memoria contiene $N = 256$ unidades direccionables de $L = 8$ bits cada una, su capacidad total es

$$\begin{aligned} C &= 256 \text{ unidades direccionables} \cdot \frac{8 \text{ bits}}{\text{unidad direccionable}} \\ &= 2048 \text{ bits} = 256 \text{ B} \end{aligned}$$

●

2.2.2. Palabras y longitud de palabra

Además de la unidad direccionable, otro concepto importante relacionado con la organización de la información es el de **palabra**.

Como se explicó en el Tema 1, una palabra es un conjunto de bits que el procesador maneja como una unidad en determinadas operaciones. El número de bits que forman una palabra recibe el nombre de **longitud de palabra**, que en estos apuntes se representará mediante L_p.

La longitud de palabra depende de la arquitectura del procesador y puede ser, por ejemplo, de 16, 32 o 64 bits. Así, una palabra de 16 bits contiene 2 bytes, una palabra de 32 bits contiene 4 bytes y una palabra de 64 bits contiene 8 bytes.

Es importante recordar que la **longitud de palabra no tiene por qué coincidir con la longitud de la unidad direccionable de la memoria**. Por tanto, una palabra puede ocupar varias unidades direccionables consecutivas.

Por ejemplo, en un computador con una longitud de palabra de $L_p = 32$ bits y una memoria principal direccionable por bytes, cada unidad direccionable contiene $L = 8$ bits. En consecuencia, una palabra ocupa

$$\frac{L_p}{L} = \frac{32\ \dfrac{\text{bits}}{\text{palabra}}}{8\ \dfrac{\text{bits}}{\text{unidad direccionable}}} = 4\ \frac{\text{unidades direccionables}}{\text{palabra}}$$

es decir, cuatro unidades direccionables consecutivas. Cada una de estas unidades tiene su propia dirección física, por lo que la longitud de palabra no determina la longitud de las unidades direccionables de la memoria.

2.2.3. Organización y capacidad de memoria

La organización de una memoria puede describirse mediante el número N de unidades direccionables que contiene y la longitud L de cada una de ellas. Por ejemplo, una memoria organizada como 1024×8 bits dispone de 1024 unidades direccionables, cada una de las cuales almacena 8 bits.

Si una memoria contiene N unidades direccionables de L bits cada una, su capacidad C viene dada por

$$\boxed{C = N\,(\text{unidades direccionables}) \cdot L\left(\frac{\text{bits}}{\text{unidad direccionable}}\right) = C \cdot L\ \text{bits}}$$

La capacidad puede expresarse en bits, en bytes o utilizando sus múltiplos. Como se explicó en el Tema 1, para estos últimos se distinguen los prefijos decimales, basados en potencias de 10, y los prefijos binarios, basados en potencias de 2.

Por ejemplo,

$$1\,\text{kB} = 1000\,\text{B} \qquad 1\,\text{KiB} = 1024\,\text{B}$$

Por tanto, al expresar la capacidad de una memoria **debe prestarse atención a los prefijos** utilizados, así como a la distinción entre los símbolos **b** y **B**.

● Ejemplo 2.2

Considérese una memoria organizada como 1024×8 bits. Determinar su capacidad total en bits, bytes, kB y KiB.

Solución

La memoria contiene 1024 unidades direccionables, cada una de las cuales almacena 8 bits. Por tanto, su capacidad total es

$$C = 1024\,\text{unidades direccionables} \cdot \frac{8\,\text{bits}}{\text{unidad direccionable}} = 8192\,\text{bits} = 1024\,\text{B} = 1.024\,\text{kB} = 1\,\text{KiB}$$

●

Con respecto a la organización y capacidad de una memoria, conviene realizar las siguientes observaciones:

i) Si una memoria es direccionable por bytes, cada unidad direccionable contiene $L = 8$ bits. Por tanto, su capacidad es

$$C = N \cdot 8 \text{ bits} = N \text{ bytes}$$

ii) Si las direcciones físicas tienen n bits y se utilizan las 2^n direcciones posibles, se tiene $N = 2^n$. En consecuencia, la capacidad de la memoria es

$$C = 2^n \cdot L \text{ bits}$$

En concreto, para una memoria direccionable por bytes,

$$C = 2^n \text{ bytes}$$

iii) La capacidad de una memoria también puede expresarse en función del número de palabras que puede almacenar. Si la memoria puede almacenar N_p palabras completas de longitud L_p bits y su capacidad es un múltiplo de L_p, se tiene

$$\boxed{C = N_p \text{ (palabras)} \cdot L_p \left(\frac{\text{bits}}{\text{palabra}}\right) = N_p \cdot L_p \text{ bits}}$$

Sin embargo, la capacidad de una memoria no tiene por qué ser múltiplo de la longitud de palabra. En general, el número máximo de palabras completas que pueden almacenarse se calcula mediante la expresión

$$N_p = \text{floor}\left(\frac{C}{L_p}\right)$$

donde C y L_p se expresan en bits, y floor(x) es la **función floor** o *función suelo*, que devuelve el mayor número entero menor o igual que x.

Por ejemplo,

$$\text{floor}(3) = 3, \qquad \text{floor}(3.7) = 3, \qquad \text{floor}(9.78) = 9$$

De este modo, si una memoria tiene una capacidad de 80 bits y la longitud de palabra del procesador es $L_p = 32$ bits, el número máximo de palabras completas que pueden almacenarse es

$$N_p = \text{floor}\left(\frac{80 \text{ bits}}{32 \dfrac{\text{bits}}{\text{palabra}}}\right) = \text{floor}(2.5) \text{ palabras} = 2 \text{ palabras}$$

En este caso, el número de bits que quedan disponibles es

$$80 \text{ bits} - 2 \text{ palabras} \cdot 32 \frac{\text{bits}}{\text{palabra}} = 16 \text{ bits}$$

Estos 16 bits son insuficientes para almacenar otra palabra completa de 32 bits.

● Ejemplo 2.3

Considérese una memoria principal direccionable por bytes, con direcciones físicas de 16 bits, en la que se utilizan todas las direcciones posibles. Determinar:

a) La capacidad total de la memoria en bytes y KiB.

b) El número de palabras completas que puede almacenar si el computador tiene una longitud de palabra de $L_p = 32$ bits.

Solución

a) Como las direcciones físicas tienen $n = 16$ bits y se utilizan todas las direcciones posibles, el número de unidades direccionables es

$$N = 2^{16} = 65536 \text{ unidades direccionables}$$

Dado que la memoria es direccionable por bytes, cada unidad direccionable contiene 8 bits. Por tanto, su capacidad total es

$$\begin{aligned} C_{\text{MP}} &= 65536 \text{ unidades direccionables} \cdot \frac{8 \text{ bits}}{\text{unidad direccionable}} \\ &= 524288 \text{ bits} = 65536 \text{ B} = 64 \text{ KiB} \end{aligned}$$

b) Como la longitud de palabra es $L_p = 32$ bits y cada unidad direccionable contiene $L = 8$ bits, el número de unidades direccionables que ocupa cada palabra es

$$\frac{L_p}{L} = \frac{32 \dfrac{\text{bits}}{\text{palabra}}}{8 \dfrac{\text{bits}}{\text{unidad direccionable}}} = 4 \frac{\text{unidades direccionables}}{\text{palabra}}$$

Como cada unidad direccionable contiene un byte, el número de bytes que ocupa cada palabra es

$$4 \frac{\text{unidades direccionables}}{\text{palabra}} \cdot 1 \frac{\text{B}}{\text{unidad direccionable}} = 4 \frac{\text{B}}{\text{palabra}}$$

Por tanto, el número N_p de palabras completas que pueden almacenarse en la memoria es

$$N_p = \text{floor}\left(\frac{65536 \text{ B}}{4 \dfrac{\text{B}}{\text{palabra}}} \right) = \text{floor}(16384) = 16384 \text{ palabras}$$

En este caso, como la capacidad de la memoria es un múltiplo de la longitud de palabra, no quedan bytes sin utilizar para almacenar palabras completas.

●

Los conceptos de organización y capacidad de memoria constituyen la base para comprender cómo se organizan internamente los circuitos de memoria y cómo pueden combinarse para construir módulos de mayor capacidad.

2.3. Características de las memorias

Las memorias de un computador pueden presentar características diferentes en cuanto a su funcionamiento, velocidad, capacidad y tecnología de fabricación. Estas características determinan su utilización dentro del sistema y permiten comparar los distintos tipos de memoria.

En esta sección se estudian las operaciones básicas que pueden realizarse sobre una memoria, los principales parámetros que caracterizan su rendimiento y los criterios utilizados para clasificar las memorias.

2.3.1. Operaciones de lectura y escritura

Las dos operaciones básicas que pueden realizarse sobre una memoria son la **lectura** y la **escritura**. Ambas permiten intercambiar información entre la memoria y otros componentes del computador, especialmente el procesador.

- **Operación de lectura**. Consiste en obtener información almacenada en la memoria. Para realizar esta operación, se proporciona la dirección de memoria a partir de la cual se desea leer la información y la memoria entrega los datos solicitados.

  Desde el punto de vista funcional, una operación de lectura no modifica la información almacenada en la memoria. Sin embargo, en determinados tipos de memoria, como las memorias dinámicas de acceso aleatorio (DRAM, del inglés *Dynamic Random Access Memory*), el proceso físico de lectura altera el contenido de las celdas, por lo que es necesario restaurar la información después de leerla.

- **Operación de escritura**. Consiste en almacenar información en la memoria. Para realizar esta operación, se proporciona la dirección de memoria a partir de la cual se desea escribir, así como los datos que se desean almacenar.

  La nueva información sustituye a la que estuviera almacenada en las unidades direccionables afectadas por la operación de escritura.

  No todos los tipos de memoria permiten realizar operaciones de escritura de la misma manera. En algunas memorias, la información almacenada puede modificarse repetidamente; en otras, solo puede escribirse una vez, mientras que en determinados tipos de memoria su contenido queda fijado durante la fabricación y no puede modificarse posteriormente.

  Estas diferencias se estudiarán con mayor detalle al describir los distintos tipos de memoria.

En ambas operaciones es necesario proporcionar una dirección de memoria que permita identificar dónde se encuentra o dónde debe almacenarse la información. Sin embargo, la cantidad de información transferida en una operación no tiene por qué coincidir con la longitud de una unidad direccionable.

> La **unidad de transferencia** de una memoria es la cantidad de información que se transfiere entre la memoria y otro componente del computador durante una operación de acceso.

La **longitud de la unidad de transferencia** se representará en estos apuntes mediante L_T y se expresará habitualmente en bits o bytes.

Por tanto, es importante distinguir entre la unidad direccionable, cuya longitud es L, la palabra del procesador, cuya longitud es L_p, y la unidad de transferencia, cuya longitud es L_T. Estas tres longitudes no tienen por qué coincidir.

La longitud de la unidad de transferencia también está relacionada con las **características del bus** utilizado para comunicar la memoria con otros componentes del computador. En particular, aunque puede coincidir con el ancho del bus de datos, ambas magnitudes no tienen por qué ser iguales, ya que la información correspondiente a una operación de acceso puede transmitirse mediante varias transferencias sucesivas a través del bus.

Por ejemplo, supóngase una memoria cuya unidad de transferencia tiene una longitud de $L_T = 64$ bits. Si el bus de datos que la comunica con el procesador tiene un ancho de 32 bits, los 64 bits pueden transmitirse mediante dos transferencias sucesivas de 32 bits. En cambio, si el bus de datos tiene un ancho de 64 bits, toda la información puede transmitirse simultáneamente en una única transferencia.

● **Ejemplo 2.4**

Considérese una memoria direccionable por bytes cuya unidad de transferencia tiene una longitud de $L_T = 64$ bits. Determinar cuántas unidades direccionables contiene una unidad de transferencia.

Solución

Como la memoria es direccionable por bytes, cada unidad direccionable contiene $L = 8$ bits. Por tanto, el número de unidades direccionables que contiene una unidad de transferencia es

$$\frac{L_T}{L} = \frac{64 \dfrac{\text{bits}}{\text{transferencia}}}{8 \dfrac{\text{bits}}{\text{unidad direccionable}}} = 8 \frac{\text{unidades direccionables}}{\text{transferencia}}$$

Por tanto, una unidad de transferencia contiene la información correspondiente a 8 unidades direccionables, es decir, 8 bytes.

●

2.3.2. Parámetros de rendimiento de las memorias

El rendimiento de una memoria depende, entre otros factores, del tiempo necesario para acceder a la información almacenada y de la cantidad de datos que puede transferirse por unidad de tiempo. Para caracterizar este rendimiento se utilizan diversos parámetros, entre los que destacan el tiempo de acceso, el tiempo de ciclo de memoria y la velocidad de transferencia.

Tiempo de acceso

El **tiempo de acceso** de una memoria es el intervalo de tiempo transcurrido desde que se inicia una operación de lectura o escritura hasta que dicha operación se completa.

El tiempo de acceso se representa mediante t_a y se expresa habitualmente en segundos o en sus submúltiplos, como los nanosegundos (ns) y los microsegundos (μs).

El tiempo de acceso presenta las siguientes particularidades según el tipo de operación:

- **Operación de lectura**. El tiempo de acceso comprende el intervalo transcurrido desde que se inicia la solicitud de lectura hasta que los datos solicitados están disponibles.
- **Operación de escritura**. El tiempo de acceso comprende el intervalo transcurrido desde que se inicia la solicitud de escritura hasta que la operación se completa.

El tiempo de acceso depende del tipo de memoria y de su tecnología de fabricación, y puede ser diferente para las operaciones de lectura y escritura. En determinadas memorias, además, puede variar según la posición en la que se encuentren almacenados los datos y las condiciones en las que se realice el acceso. Cuando el tiempo de acceso no es constante, puede utilizarse su valor medio para caracterizar el rendimiento de la memoria.

Tiempo de ciclo de memoria

El **tiempo de ciclo de memoria** es el intervalo mínimo de tiempo que debe transcurrir entre el inicio de dos operaciones consecutivas de acceso a una memoria, cuando ambas están sujetas a las mismas restricciones de temporización.

El tiempo de ciclo de memoria se representa mediante t_c y se expresa habitualmente en segundos o en sus submúltiplos, como los nanosegundos (ns).

En una memoria sencilla que no permite solapar operaciones de acceso, el tiempo de ciclo es igual o superior al tiempo de acceso:

$$t_c \geq t_a$$

Esta relación se debe a que, después de que los datos solicitados estén disponibles, la memoria puede necesitar un tiempo adicional para quedar preparada antes de iniciar la siguiente operación.




Figura 2.2 – Relación entre el tiempo de acceso y el tiempo de ciclo de memoria.

La Figura 2.2 ilustra esta situación para una operación de lectura. La información solicitada está disponible una vez transcurrido el tiempo de acceso t_a, pero la memoria no puede iniciar una nueva operación hasta que transcurre el tiempo de ciclo t_c.

En el caso representado se cumple que $t_c > t_a$. La diferencia $t_c - t_a$ representa el intervalo de tiempo que transcurre desde que los datos solicitados están disponibles hasta que la memoria queda preparada para iniciar una nueva operación de acceso.

Atendiendo a la posibilidad de solapar operaciones de acceso, se distinguen dos situaciones:

- **Accesos sin solapamiento**. Una nueva operación de acceso no puede iniciarse hasta que haya transcurrido el tiempo de ciclo correspondiente a la operación anterior. Por tanto, las operaciones se realizan sucesivamente y el intervalo mínimo entre el inicio de dos accesos consecutivos es igual al tiempo de ciclo de memoria.
- **Accesos con solapamiento**. Una nueva operación de acceso puede iniciarse mientras todavía se está realizando una operación anterior. De esta manera, pueden existir varias operaciones de acceso en curso al mismo tiempo, lo que puede permitir aumentar el número de accesos realizados por unidad de tiempo.

El solapamiento de operaciones depende de la organización y las características de funcionamiento del sistema de memoria. Esta posibilidad se estudiará con mayor detalle al abordar la organización de los módulos de memoria.

En el caso de los accesos sin solapamiento, el tiempo de ciclo permite determinar la **frecuencia máxima de acceso**, es decir, el número máximo de operaciones de acceso que pueden iniciarse por unidad de tiempo. Esta frecuencia, representada mediante $f_{\text{máx}}$, viene dada por

$$f_{\text{máx}} = \frac{1}{t_c}$$

y se expresa en accesos por segundo (accesos/s).

● Ejemplo 2.5

Una memoria de acceso aleatorio tiene un tiempo de acceso de 100 ns y un tiempo de ciclo de 200 ns. Suponiendo que las operaciones de acceso se realizan sucesivamente, sin solapamiento, determinar la frecuencia máxima de acceso.

Solución

La frecuencia máxima de acceso viene dada por

$$f_{\text{máx}} = \frac{1}{t_c} = \frac{1}{200 \cdot 10^{-9}\ \text{s}} = 5 \cdot 10^6\ \text{accesos/s}$$

Por tanto, la memoria puede realizar, como máximo, $5 \cdot 10^6$ accesos por segundo bajo las condiciones indicadas.

Obsérvese que la frecuencia máxima de acceso se determina a partir del tiempo de ciclo, $t_c = 200$ ns, y no del tiempo de acceso, $t_a = 100$ ns, ya que el primero establece el intervalo mínimo entre el inicio de dos operaciones de acceso sucesivas.

●

Velocidad de transferencia

Como se explicó en el Tema 1 al estudiar las características de los buses, la velocidad de transferencia es un parámetro fundamental para caracterizar el rendimiento de los sistemas de comunicación y almacenamiento de información.

Se denomina **velocidad de transferencia**, que se representa mediante v_T, a la cantidad de información transferida por unidad de tiempo. Si durante un intervalo de tiempo T, expresado en segundos, se transfiere una cantidad de información N, la velocidad de transferencia viene dada por

$$v_T = \frac{N}{T}$$

Esta velocidad se expresa en bits por segundo (bit/s), en bytes por segundo (B/s) o en múltiplos de estas unidades.

En el caso de una memoria, su velocidad de transferencia depende fundamentalmente de dos factores:

- **Cantidad de información transferida en cada operación de acceso**. Está relacionada con la longitud de la unidad de transferencia, L_T, que determina la cantidad de información transferida en cada operación considerada.
- **Número de transferencias realizadas por unidad de tiempo**. Depende de las características de funcionamiento de la memoria y determina cuántas transferencias pueden efectuarse en un determinado intervalo de tiempo.

En el caso particular de una memoria que realiza operaciones de acceso sucesivas, **sin solapamiento**, y que transfiere una unidad de transferencia de longitud L_T en cada acceso, la **velocidad máxima teórica de transferencia** se obtiene multiplicando dicha longitud por la frecuencia máxima de acceso, definida anteriormente:

$$v_{T\text{máx}} = L_T\, f_{\text{máx}} = \frac{L_T}{t_c}$$

Sin embargo, la velocidad de transferencia que se alcanza realmente durante el funcionamiento de una memoria no siempre coincide con su velocidad máxima teórica.

Por ello, debe distinguirse entre la **velocidad máxima teórica de transferencia**, que corresponde al máximo que puede alcanzarse en unas condiciones ideales de funcionamiento, y la **velocidad efectiva de transferencia**, que corresponde a la cantidad de información útil realmente transferida por unidad de tiempo.

La velocidad efectiva de transferencia puede ser inferior a la máxima teórica debido a los tiempos de espera, las operaciones de control y otras limitaciones del sistema.

Entre las limitaciones del sistema se encuentra el **ancho de banda del bus** utilizado para comunicar la memoria con otros componentes del computador. Aunque una memoria pueda suministrar información a una determinada velocidad, el bus puede limitar la velocidad a la que dicha información se transfiere.

Por ejemplo, si una memoria puede suministrar información a una velocidad máxima teórica de 800 MB/s, pero el bus utilizado para comunicarla con el procesador tiene un ancho de banda de 400 MB/s, la velocidad máxima teórica de transferencia entre ambos componentes no podrá superar los 400 MB/s. De hecho, la velocidad efectiva de transferencia podría ser incluso menor.

Por tanto, la velocidad de transferencia entre una memoria y otro componente del computador depende tanto de las características de la propia memoria como de las del sistema de comunicación utilizado.

● **Ejemplo 2.6**

Una memoria tiene una unidad de transferencia de 64 bits y un tiempo de ciclo de 20 ns. Suponiendo que las operaciones de acceso se realizan sucesivamente, sin solapamiento, que en cada ciclo se transfiere una unidad de transferencia y que no existen limitaciones impuestas por el bus de comunicación, determinar la frecuencia máxima de acceso y la velocidad máxima teórica de transferencia, expresada en MB/s.

Solución

La frecuencia máxima de acceso es

$$f_{\text{máx}} = \frac{1}{t_c} = \frac{1}{20 \cdot 10^{-9}\,\text{s}} = 5 \cdot 10^7\ \text{accesos/s}$$

La cantidad de información transferida en cada acceso es

$$L_T = 64\,\text{bits} \cdot \frac{1\,\text{B}}{8\,\text{bits}} = 8\,\text{B}$$

Como en cada acceso se transfieren 8 B, la velocidad máxima teórica de transferencia resulta

$$v_{T\text{máx}} = 8\,\frac{\text{B}}{\text{acceso}} \cdot 5 \cdot 10^7\,\frac{\text{accesos}}{\text{s}} = 4 \cdot 10^8\,\text{B/s}$$

Teniendo en cuenta que $1\,\text{MB} = 10^6\,\text{B}$, se obtiene

$$v_{T\text{máx}} = 4 \cdot 10^8\,\frac{\text{B}}{\text{s}} \cdot \frac{1\,\text{MB}}{10^6\,\text{B}} = 400\,\text{MB/s}$$

Por tanto, la frecuencia máxima de acceso es de $5 \cdot 10^7$ accesos/s y la velocidad máxima teórica de transferencia, bajo las condiciones indicadas, es de 400 MB/s.

●

2.3.3. Métodos de acceso a la información

Una de las características fundamentales de una memoria es el procedimiento utilizado para localizar y acceder a la información almacenada.

> Se denomina **método de acceso** o **tipo de acceso** a una memoria al procedimiento utilizado para localizar la información almacenada y realizar sobre ella operaciones de lectura o escritura.

Para describir los distintos métodos de acceso se utilizará el término **posición de almacenamiento** para referirse a una ubicación en la que se encuentra almacenada información. Este concepto es más general que el de unidad direccionable, ya que no presupone que dicha ubicación pueda identificarse y accederse a ella directamente mediante una dirección.

El método de acceso depende de la organización y de la tecnología empleada en la memoria, e influye en el tiempo necesario para obtener o modificar la información y, por tanto, en su rendimiento.

Atendiendo al método de acceso, se distinguen cuatro tipos principales: **acceso secuencial**, **acceso directo**, **acceso aleatorio** y **acceso asociativo**, que se describen en los siguientes apartados.

Acceso secuencial

El **acceso secuencial** es un método de acceso en el que las posiciones de almacenamiento deben recorrerse siguiendo un orden establecido hasta alcanzar aquella que contiene la información buscada.

En este método, el tiempo de acceso depende de la posición de la información solicitada con respecto a la posición inicial. Para alcanzar la posición deseada puede ser necesario recorrer otras posiciones de almacenamiento, aunque no sea necesario leer la información que contienen.

Las memorias que utilizan este método de acceso se denominan **memorias de acceso secuencial** o **memorias SAM** (del inglés *Sequential Access Memory*). Un ejemplo característico de estas memorias son las **cintas magnéticas** (*magnetic tapes*), utilizadas principalmente para almacenar grandes cantidades de información y realizar copias de seguridad.

En estos dispositivos, la información se almacena a lo largo de una cinta recubierta de material magnético. Para acceder a una determinada información, es necesario desplazar la cinta hasta situar la zona correspondiente frente al mecanismo de lectura y escritura.

Por ejemplo, si la información buscada se encuentra próxima al final de una cinta, cuando esta se encuentra inicialmente al principio, será necesario desplazar una gran parte de la cinta antes de poder acceder a ella.

Aunque las cintas magnéticas constituyen el ejemplo más característico de almacenamiento de acceso secuencial, este método también se ha utilizado en otras tecnologías, como las **memorias de línea de retardo** (*delay-line memories*) y determinadas **memorias basadas en registros de desplazamiento** (*shift-register memories*).

Acceso directo

El **acceso directo** es un método de acceso en el que puede localizarse una determinada zona de almacenamiento sin necesidad de recorrer secuencialmente todas las posiciones anteriores. Sin embargo, pueden ser necesarias operaciones adicionales para acceder a la información almacenada en dicha zona.

En este método, el tiempo de acceso depende de la ubicación física de la información solicitada y de las operaciones necesarias para alcanzarla. Por tanto, el tiempo de acceso puede variar de unas posiciones de almacenamiento a otras.

Las memorias que utilizan este método se denominan **memorias de acceso directo** o **memorias DAM** (*Direct Access Memory*). Un ejemplo característico son los **discos duros magnéticos** o **discos HDD** (*Hard Disk Drive*), que pertenecen a la categoría de los **dispositivos DASD** (*Direct Access Storage Device*).

En los discos HDD, la información se almacena sobre uno o varios discos recubiertos de material magnético que giran alrededor de un eje. Cada superficie de almacenamiento se organiza en circunferencias concéntricas, denominadas **pistas**, que se dividen en unidades más pequeñas, denominadas **sectores**, en las que se almacena la información.

La lectura y escritura de la información se realiza mediante unos elementos denominados **cabezas de lectura y escritura**, que pueden desplazarse radialmente sobre las superficies de los discos para situarse sobre una determinada pista.

Para acceder a la información almacenada en un sector, es necesario desplazar la cabeza correspondiente hasta la pista en la que se encuentra y esperar a que el movimiento de rotación del disco sitúe dicho sector bajo la cabeza.

Por ejemplo, si la información solicitada se encuentra en una pista alejada de la posición actual de la cabeza, será necesario desplazarla hasta dicha pista. Una vez alcanzada, puede ser necesario esperar a que el giro del disco sitúe el sector deseado bajo la cabeza de lectura y escritura.

Acceso aleatorio

El **acceso aleatorio** es un método de acceso en el que puede accederse a cualquier unidad direccionable de la memoria mediante su dirección, sin necesidad de recorrer previamente otras unidades de almacenamiento.

En una memoria de acceso aleatorio ideal, el tiempo de acceso es independiente de la dirección de la unidad solicitada. En las memorias reales, sin embargo, pueden existir variaciones en el tiempo de acceso debido a su organización interna y a la tecnología empleada.

Este método es característico de las **memorias de acceso aleatorio** o **memorias RAM** (*Random Access Memory*), utilizadas habitualmente como memoria principal del computador.

Por ejemplo, en una memoria RAM direccionable por bytes, puede accederse directamente a la unidad cuya dirección es 1000, sin necesidad de acceder previamente a las unidades de direcciones 0, 1, 2, . . ., 999.

Conviene destacar que la expresión **acceso aleatorio** no significa que las direcciones se seleccionen al azar, sino que puede accederse a cualquier unidad direccionable sin recorrer secuencialmente las unidades anteriores.

Otro ejemplo de dispositivos que permiten el acceso aleatorio a la información son los **discos de estado sólido** o **discos SSD** (*Solid-State Drive*). Estos dispositivos almacenan la información en memorias de semiconductores, generalmente de tipo flash, que permiten conservar los datos incluso cuando se interrumpe la alimentación eléctrica.

A diferencia de los discos duros magnéticos, los SSD no necesitan desplazar cabezas de lectura y escritura ni esperar al movimiento de rotación de un disco para localizar la información. Esto permite reducir considerablemente los tiempos de acceso en comparación con los discos duros magnéticos.

▷ **Nota** Aunque tanto las memorias RAM como los discos SSD permiten el acceso aleatorio, la denominación RAM se utiliza habitualmente para referirse a determinadas memorias de semiconductores de lectura y escritura, como las empleadas en la memoria principal del computador.

Por tanto, no debe confundirse el método de acceso aleatorio con la denominación RAM, ya que existen otros tipos de memoria y dispositivos de almacenamiento que también permiten acceder aleatoriamente a la información.

◀

Acceso asociativo

El **acceso asociativo** es un método de acceso en el que la información se localiza mediante la comparación de un valor de búsqueda con el contenido almacenado, o con una parte de este, en lugar de utilizar una dirección para identificar directamente la información.

En este método, se proporciona un valor de búsqueda y la memoria determina qué posiciones contienen información que coincide con dicho valor. Por tanto, una búsqueda puede identificar una o varias posiciones de almacenamiento.

Para realizar esta operación, una memoria asociativa puede comparar simultáneamente el valor de búsqueda con la información almacenada en múltiples posiciones, lo que permite localizar rápidamente las coincidencias.

Por ejemplo, supóngase una memoria asociativa que contiene los valores mostrados en la Tabla 2.1.

Posición	Contenido
0	25
1	42
2	17
3	63

Tabla 2.1 – Ejemplo de información almacenada en una memoria asociativa.

Si se proporciona el valor de búsqueda 17, la memoria compara dicho valor con los contenidos almacenados e identifica la posición 2, que contiene la información buscada.

A diferencia del acceso aleatorio, en el que se proporciona una dirección para obtener la información almacenada en ella, en el acceso asociativo se proporciona un valor de búsqueda para localizar las posiciones cuyo contenido coincide con dicho valor.

Las memorias que utilizan este método se denominan **memorias asociativas** o **memorias CAM** (*Content-Addressable Memory*).

Una de sus aplicaciones más representativas se encuentra en los **búferes de traducción anticipada** o **búferes TLB** (*Translation Lookaside Buffer*), utilizados por el procesador para acelerar la traducción de direcciones virtuales, que son las direcciones utilizadas por los programas, a direcciones físicas, que identifican posiciones de la memoria principal. Este mecanismo se estudiará con mayor detalle en el Tema 7.

Los búferes TLB almacenan traducciones de direcciones utilizadas anteriormente, lo que permite recuperarlas rápidamente mediante mecanismos de búsqueda asociativa.

Otra aplicación se encuentra en determinadas organizaciones de las memorias caché, en las que se utilizan comparaciones de etiquetas para determinar si la información solicitada se encuentra almacenada en ellas.

Comparación de los métodos de acceso

Los cuatro métodos de acceso descritos se diferencian fundamentalmente en la forma de localizar la información almacenada y en las características del tiempo de acceso. Estas diferencias, junto con algunos ejemplos representativos, se resumen en la Tabla 2.2.

Método	Localización	Tiempo de acceso	Ejemplos
Secuencial	Se recorren las posiciones siguiendo un orden establecido.	Depende de la posición de la información respecto al punto de partida.	Cintas magnéticas
Directo	Se localiza una zona de almacenamiento, pero pueden ser necesarias operaciones adicionales para acceder a la información.	Depende de la ubicación física de la información y de las operaciones necesarias para alcanzarla.	Discos duros magnéticos (HDD)
Aleatorio	Se accede mediante una dirección, sin recorrer previamente otras unidades.	Idealmente, es independiente de la dirección, aunque en las memorias reales puede presentar variaciones.	Memorias RAM y discos SSD.
Asociativo	Se localiza la información comparando un valor de búsqueda con los contenidos almacenados.	Depende de la implementación. La comparación simultánea permite realizar búsquedas rápidas.	Búferes TLB y determinadas organizaciones de memorias caché.

Tabla 2.2 – Comparación de los principales métodos de acceso a la información.

2.3.4. Clasificación de las memorias

Las memorias utilizadas en los computadores presentan características muy diferentes en cuanto a su funcionamiento, tecnología, capacidad, velocidad y coste. Por este motivo, pueden clasificarse atendiendo a distintos criterios.

Uno de estos criterios es el método de acceso a la información, estudiado en el apartado anterior, que permite distinguir entre memorias de acceso secuencial, directo, aleatorio y asociativo.

Otros criterios importantes son la **volatilidad**, la **tecnología empleada** y la **localización y función que desempeñan en el computador**. Estos criterios no son excluyentes, ya que una misma memoria puede pertenecer simultáneamente a varias categorías.

A continuación, se describen estos criterios de clasificación y se presentan los principales tipos de memoria utilizados en los computadores.

Clasificación según la volatilidad

> La **volatilidad** es una característica de las memorias que indica si la información almacenada se pierde cuando se interrumpe la alimentación eléctrica.

Atendiendo a esta característica, las memorias se clasifican en **volátiles** y **no volátiles**.

- **Memorias volátiles**. Son aquellas que necesitan alimentación eléctrica para conservar la información almacenada. Cuando se interrumpe dicha alimentación, la información se pierde.

  Un ejemplo característico son las memorias RAM utilizadas como memoria principal del computador. Estas memorias permiten almacenar temporalmente los programas y los datos necesarios durante su ejecución.

- **Memorias no volátiles**. Son aquellas que conservan la información almacenada aunque se interrumpa la alimentación eléctrica.

  Entre ellas se encuentran las **memorias ROM** (*Read-Only Memory*, memoria de solo lectura), destinadas tradicionalmente al almacenamiento de información que no necesita modificarse durante el funcionamiento habitual del computador, y las **memorias flash**, que permiten conservar la información y modificarla eléctricamente.

  También son no volátiles los discos duros magnéticos (HDD), los discos de estado sólido (SSD), los discos ópticos, como los **CD-ROM** (*Compact Disc Read-Only Memory*, disco compacto de memoria de solo lectura), los **DVD** (*Digital Versatile Disc*, disco versátil digital) y los **discos Blu-ray** (*Blu-ray Disc*, BD), así como las cintas magnéticas.

  Estas memorias y dispositivos se utilizan, entre otras aplicaciones, para conservar programas y datos que deben permanecer almacenados cuando el computador está apagado.

La volatilidad no determina por sí sola la velocidad de una memoria ni su método de acceso. Por ejemplo, tanto una memoria RAM como un disco SSD permiten el acceso aleatorio, pero la primera es habitualmente volátil, mientras que el segundo conserva la información sin alimentación eléctrica.

Clasificación según la tecnología empleada

Las memorias también pueden clasificarse según la tecnología utilizada para almacenar y recuperar la información. Atendiendo a este criterio, se distinguen tres grandes grupos:

- **Memorias de semiconductores**. Almacenan la información mediante circuitos electrónicos fabricados con materiales semiconductores.

  Entre ellas se encuentran las memorias **SRAM** (*Static Random Access Memory*, memoria estática de acceso aleatorio), **DRAM** (*Dynamic Random Access Memory*, memoria dinámica de acceso aleatorio), ROM y flash.

Asimismo, dentro de la familia de las memorias ROM se encuentran las memorias **PROM** (*Programmable Read-Only Memory*, memoria de solo lectura programable), **EPROM** (*Erasable Programmable Read-Only Memory*, memoria de solo lectura programable y borrable) y **EEPROM** (*Electrically Erasable Programmable Read-Only Memory*, memoria de solo lectura programable y borrable eléctricamente).

- **Memorias magnéticas**. Almacenan la información utilizando las propiedades magnéticas de determinados materiales.

  Entre sus principales ejemplos se encuentran los discos duros magnéticos (HDD) y las cintas magnéticas, empleados principalmente para almacenar grandes cantidades de información de forma no volátil.

- **Memorias ópticas**. Almacenan información en soportes cuya lectura se realiza mediante procedimientos ópticos, generalmente utilizando un haz láser.

  Entre los ejemplos más conocidos se encuentran los discos CD, DVD y Blu-ray.

Las memorias de semiconductores se estudiarán con mayor detalle en la Sección 2.#. Por su parte, los dispositivos de almacenamiento basados en tecnologías magnéticas y ópticas, así como los discos de estado sólido (SSD), se estudiarán en la sección dedicada a la memoria secundaria (ver Sección 2.#).

▷ **Nota** Aunque los discos de estado sólido (SSD) utilizan memorias de semiconductores, habitualmente de tipo flash, se consideran dispositivos de memoria secundaria por la función que desempeñan en el computador: almacenar información de forma persistente. Por este motivo, se estudian junto con los demás dispositivos de memoria secundaria.

◀

Clasificación según su localización y función en el computador

Atendiendo a su localización y a la función que desempeñan en el computador, las memorias pueden clasificarse en tres grandes grupos: **memoria interna**, **memoria principal** y **memoria secundaria**.

- **Memoria interna**. Está constituida por las memorias integradas en el procesador, que permiten almacenar temporalmente la información necesaria durante la ejecución de las instrucciones.

  La memoria interna se caracteriza, en general, por su elevada velocidad, su capacidad relativamente reducida y su elevado coste económico por bit de almacenamiento.

  Dentro de este grupo se encuentran los registros del procesador y las memorias caché, cuyas principales características son las siguientes:

  – **Registros del procesador**. Son unidades de almacenamiento de baja capacidad y alta velocidad utilizadas para conservar temporalmente datos, direcciones y otra información necesaria durante la ejecución de las instrucciones.

    Los registros presentan los menores tiempos de acceso de todas las memorias del computador, del orden de un ciclo de reloj en muchas operaciones, pero también el mayor coste económico por bit de almacenamiento, lo que limita su capacidad. En los procesadores actuales, los registros de propósito general suelen tener una capacidad de 32 o 64 bits.

  – **Memorias caché**[1]. Almacenan copias de bloques de palabras de la memoria principal. Estas memorias son más rápidas que la memoria principal, pero también presentan un mayor coste económico por bit de almacenamiento, por lo que su capacidad es considerablemente menor.

    En los procesadores actuales suelen existir varios niveles de memoria caché, denominados L1, L2 y L3, con capacidades que pueden ir desde unas decenas de kilobytes hasta varias

[1] El término *caché* procede del inglés *cache*, que significa «escondite» o «lugar donde se guardan provisiones», y tiene su origen en el verbo francés *cacher*, que significa «esconder».

decenas de megabytes. Sus tiempos de acceso son muy reducidos, generalmente del orden de unos pocos ciclos de reloj en los niveles más rápidos, y aumentan en los niveles de mayor capacidad.

- **Memoria principal**, también denominada **memoria central** o **memoria primaria**. Es la memoria en la que se almacenan los programas y los datos que el procesador necesita durante su ejecución. En comparación con la memoria interna, presenta una mayor capacidad de almacenamiento, una menor velocidad y un menor coste económico por bit de almacenamiento.

  La memoria principal está constituida habitualmente por memoria RAM, generalmente de tipo DRAM, y permite al procesador acceder a la información mediante direcciones de memoria.

  En los computadores personales actuales, son habituales capacidades de memoria principal de 8, 16, 32 o 64 GB, con tiempos de acceso del orden de decenas de nanosegundos.

- **Memoria secundaria**, también denominada **memoria externa**. Está constituida por dispositivos destinados principalmente a almacenar grandes cantidades de información de forma persistente, es decir, conservando los datos incluso cuando se interrumpe la alimentación eléctrica. En comparación con la memoria principal, presenta, en general, una mayor capacidad de almacenamiento, una menor velocidad y un menor coste económico por bit de almacenamiento.

  Entre los principales dispositivos de memoria secundaria se encuentran los discos duros magnéticos (HDD), los discos de estado sólido (SSD), los discos ópticos y las cintas magnéticas. El procesador accede habitualmente a estos dispositivos mediante operaciones de entrada y salida, en lugar de acceder directamente a sus posiciones de almacenamiento, como sucede con la memoria principal.

  En los computadores personales actuales, los discos HDD y SSD suelen tener capacidades comprendidas entre varios cientos de gigabytes y varios terabytes (TB). Los tiempos de acceso dependen considerablemente de la tecnología utilizada: en los discos HDD suelen ser del orden de varios milisegundos, mientras que en los SSD pueden ser del orden de decenas o centenares de microsegundos.

  ▷ **Nota** La denominación **memoria externa** no implica necesariamente que el dispositivo se encuentre físicamente fuera del computador. Por ejemplo, un disco SSD instalado en el interior del equipo se considera memoria externa por la función que desempeña. ◀

2.4. Jerarquía de memoria

Como se ha visto en la sección anterior, los diferentes tipos de memoria de un computador presentan características muy distintas en cuanto a su capacidad, velocidad y coste económico por bit de almacenamiento.

Las memorias más rápidas suelen tener una capacidad reducida y un coste elevado, mientras que las memorias de mayor capacidad presentan, generalmente, menores velocidades y un coste por bit más reducido.

Por este motivo, no resulta conveniente utilizar un único tipo de memoria para almacenar toda la información del computador. En su lugar, se combinan diferentes tipos de memoria, organizados de manera que puedan aprovecharse las ventajas de cada uno de ellos.

La **jerarquía de memoria** es la organización de los diferentes tipos de memoria de un computador en varios niveles, ordenados según sus características de velocidad, capacidad y coste, con el objetivo de proporcionar un acceso rápido a la información y una elevada capacidad de almacenamiento a un coste razonable.

En los computadores actuales, la jerarquía de memoria suele estar formada, de mayor a menor velocidad, por los siguientes niveles: registros del procesador, memorias caché, memoria principal y memoria secundaria. La Figura 2.3 representa esquemáticamente esta organización.




Figura 2.3 – Jerarquía de memoria de un computador. Variación de la capacidad, la velocidad y el coste por bit de almacenamiento.

Al descender en la jerarquía, aumenta, en general, la capacidad de almacenamiento, mientras que disminuyen la velocidad de acceso y el coste económico por bit. Por el contrario, al ascender en la jerarquía, disminuye la capacidad, pero aumenta la velocidad y el coste por bit de almacenamiento.

De esta forma, los niveles superiores permiten acceder rápidamente a cantidades relativamente pequeñas de información, mientras que los niveles inferiores proporcionan una mayor capacidad para almacenar grandes cantidades de datos y programas.

2.4.1. Principio de localidad

La organización jerárquica de la memoria se basa en el hecho de que, durante la ejecución de un programa, el procesador no accede de manera uniforme a todas las posiciones de memoria. Por el contrario, tiende a utilizar repetidamente determinadas posiciones y a acceder a otras próximas a ellas.

Este comportamiento se conoce como **principio de localidad** y permite mantener en los niveles más rápidos de la jerarquía una parte relativamente pequeña de la información almacenada, con una elevada probabilidad de que vuelva a utilizarse próximamente.

Se distinguen dos tipos principales de localidad:

- **Localidad temporal**. Consiste en la tendencia a volver a acceder, en un intervalo de tiempo relativamente corto, a posiciones de memoria utilizadas recientemente. Por ejemplo, durante la ejecución de un bucle, es decir, de un conjunto de instrucciones que se ejecutan repetidamente, se puede acceder varias veces a las instrucciones que lo forman y a las variables utilizadas en su interior.

- **Localidad espacial**. Consiste en la tendencia a acceder a posiciones de memoria próximas a otras utilizadas recientemente. Por ejemplo, cuando se recorren secuencialmente los elementos de un vector almacenado en memoria, se accede a posiciones de memoria consecutivas o próximas.

El principio de localidad explica por qué resulta eficaz utilizar memorias rápidas de capacidad reducida. Si la información utilizada recientemente y la situada en posiciones próximas se mantiene en estas memorias, una proporción elevada de los accesos puede realizarse sin necesidad de recurrir a niveles más lentos de la jerarquía.

De esta forma, se reduce el tiempo medio de acceso a la información, mejorando el rendimiento del computador.

2.4.2. Transferencia de información entre niveles

En una jerarquía de memoria, los distintos niveles no funcionan de manera independiente, sino que intercambian información para facilitar el acceso del procesador a las instrucciones y los datos necesarios durante la ejecución de los programas.

En general, los niveles más rápidos almacenan una parte de la información disponible en los niveles más lentos. Cuando el procesador necesita acceder a una determinada información, se intenta obtenerla de los niveles más rápidos de la jerarquía. Si no se encuentra en ellos, es necesario recurrir a niveles inferiores, donde el tiempo de acceso suele ser mayor.

La transferencia de información entre los distintos niveles de la jerarquía se realiza habitualmente en **bloques**, es decir, conjuntos de información que se transfieren como una unidad. En el caso de las transferencias entre la memoria principal y la memoria caché, estos bloques están formados por un conjunto de palabras de memoria consecutivas. En cambio, las transferencias entre la memoria secundaria y la memoria principal se realizan generalmente mediante bloques formados por un determinado número de bytes.

La transferencia de bloques permite aprovechar el principio de localidad espacial, ya que, junto con la información solicitada, también se transfiere información almacenada en posiciones próximas.

Por ejemplo, cuando el procesador necesita una instrucción o un dato que no se encuentra en la memoria caché, se obtiene de un nivel inferior de la jerarquía el bloque que contiene dicha información. Si posteriormente se accede a otra posición de memoria incluida en ese bloque, la información correspondiente podrá obtenerse directamente de la memoria caché, sin necesidad de volver a acceder al nivel inferior.

La transferencia de bloques, junto con el aprovechamiento del principio de localidad temporal, permite que una parte importante de los accesos se resuelva en los niveles más rápidos de la jerarquía, reduciendo el tiempo medio de acceso a la información.

2.5. Memorias de semiconductores

Las **memorias de semiconductores** son dispositivos electrónicos que permiten almacenar información en forma binaria mediante componentes fabricados con materiales semiconductores, principalmente silicio. Estas memorias están formadas por un conjunto de **celdas de memoria**, cada una de las cuales permite almacenar un bit de información.

Las memorias de semiconductores se implementan mediante **circuitos integrados**, constituidos por numerosos componentes electrónicos interconectados sobre una pequeña pieza de material semiconductor denominada **chip**. El chip suele encontrarse protegido por una cubierta denominada **encapsulado**, que dispone de contactos o terminales externos, conocidos habitualmente como **pines** (*pins*), que permiten establecer las conexiones eléctricas con otros componentes.


Independientemente de la tecnología utilizada en su fabricación, las celdas presentan tres características fundamentales:

1. Pueden encontrarse en **dos estados distinguibles**, estables o semiestables, que permiten representar los valores binarios 0 y 1.
2. Permiten realizar operaciones de **escritura** para establecer su estado, es decir, para almacenar un bit de información. Dependiendo de la tecnología utilizada, algunas celdas solo pueden escribirse una vez, mientras que otras permiten realizar múltiples operaciones de escritura.
3. Permiten realizar operaciones de **lectura** para determinar su estado, es decir, para obtener el bit almacenado.

Desde el punto de vista funcional, una celda de memoria dispone de conexiones a través de las cuales se aplican o se obtienen señales eléctricas. Aunque su implementación depende de la tecnología utilizada, pueden distinguirse las siguientes funciones:

- **Selección**: permite seleccionar la celda sobre la que se desea realizar una operación de lectura o escritura.
- **Control**: permite indicar si la operación que debe realizarse es de lectura o de escritura.
- **Datos**: permite introducir el valor binario que se desea almacenar durante una operación de escritura o recuperar el valor almacenado durante una operación de lectura.

Como se muestra en la Figura 2.4, para realizar una operación sobre una celda de memoria se activa la señal de selección, mientras que la señal de control indica si debe realizarse una operación de lectura o de escritura. Si se trata de una operación de lectura, la celda proporciona a través de la línea de datos el valor binario almacenado. Por el contrario, si se trata de una operación de escritura, se proporciona a la celda, a través de la línea de datos, el valor binario que debe almacenarse.



(a) Escritura (b) Lectura

Figura 2.4 – Representación funcional de las operaciones de escritura y lectura de una celda de memoria de semiconductores.

Las memorias de semiconductores se utilizan en distintos niveles de la jerarquía de memoria de los computadores. Atendiendo a su volatilidad, pueden clasificarse en dos grandes grupos:

- **Memorias volátiles**: pierden la información almacenada cuando se interrumpe la alimentación eléctrica. A este grupo pertenecen las memorias RAM estáticas (SRAM) y dinámicas (DRAM).
- **Memorias no volátiles**: conservan la información almacenada aunque se interrumpa la alimentación eléctrica. A este grupo pertenecen las memorias ROM y sus variantes, así como las memorias flash.

A continuación se estudian las características y el funcionamiento de estas tecnologías de memoria.

2.5.1. Memorias RAM

Las **memorias RAM** (*Random Access Memory*, memoria de acceso aleatorio) son memorias de semiconductores que permiten realizar operaciones de lectura y escritura de forma directa sobre la información almacenada.

Aunque su denominación hace referencia al acceso aleatorio, esta característica **no es exclusiva** de las memorias RAM, ya que otras memorias de semiconductores, como las ROM, también permiten acceder directamente a sus posiciones de memoria. La característica que distingue a las memorias RAM convencionales es que están diseñadas para permitir tanto operaciones de lectura como de escritura durante su funcionamiento habitual. Estas operaciones se realizan de forma directa mediante señales eléctricas de control y datos, sin necesidad de procedimientos especiales de programación o borrado, como sucede con determinadas tecnologías de memoria ROM y con las memorias flash.

Las memorias RAM convencionales son **volátiles**, por lo que pierden la información almacenada cuando se interrumpe la alimentación eléctrica.

Atendiendo a la tecnología utilizada para almacenar cada bit, se distinguen dos tipos principales de memorias RAM: las memorias RAM estáticas (SRAM) y las memorias RAM dinámicas (DRAM).

Memorias RAM estáticas (SRAM)

Las **memorias SRAM** (*Static Random Access Memory*, memoria RAM estática) almacenan cada bit de información mediante un **circuito biestable**, es decir, un circuito electrónico que puede adoptar dos estados estables, correspondientes a los valores binarios 0 y 1, y conservar el estado adoptado mientras reciba alimentación eléctrica.

Una implementación habitual de una celda SRAM utiliza seis transistores. Un **transistor** es un dispositivo electrónico semiconductor que permite controlar el paso de corriente eléctrica mediante una señal eléctrica.

En una celda SRAM de este tipo, cuatro transistores se conectan entre sí para formar el circuito biestable encargado de almacenar el bit de información. Los otros dos transistores actúan como interruptores que permiten acceder al circuito biestable para realizar las operaciones de lectura y escritura.

Las operaciones de lectura y escritura de una celda SRAM se realizan de la siguiente manera:

- **Escritura**. Se aplica el valor binario que se desea almacenar a las líneas de datos y se activa la línea de selección de la celda. De esta forma, se establece en el circuito biestable el estado correspondiente al valor binario introducido.
- **Lectura**. Se activa la línea de selección y se obtiene el valor binario almacenado a través de las líneas de datos, sin modificar el estado del circuito biestable. Por tanto, se trata de una **lectura no destructiva**.

Mientras se mantiene la alimentación eléctrica, el circuito biestable conserva el valor almacenado sin necesidad de realizar operaciones periódicas de refresco, es decir, operaciones destinadas a restaurar la información almacenada para evitar su pérdida. De ahí procede la denominación de **memoria estática**.

Las memorias SRAM presentan, generalmente, tiempos de acceso menores que las memorias DRAM. Sin embargo, sus celdas requieren más componentes electrónicos y ocupan una mayor superficie del circuito integrado. Por ello, permiten almacenar menos bits en una misma superficie y presentan un mayor coste por bit que las memorias DRAM.

Las memorias SRAM presentan, generalmente, tiempos de acceso menores que las memorias DRAM. Sin embargo, sus celdas requieren más componentes electrónicos y ocupan una mayor superficie del circuito integrado.

La **densidad de almacenamiento** de una memoria es la cantidad de información que puede almacenarse por unidad de superficie del circuito integrado. Habitualmente se expresa en bits por milímetro cuadrado (bit/mm^2) o en múltiplos de esta unidad, como Mibit/mm^2 y Gibit/mm^2.

Como las celdas SRAM ocupan más superficie que las celdas DRAM, las primeras presentan, generalmente, una menor densidad de almacenamiento y un mayor coste por bit.

Las memorias SRAM comenzaron a desarrollarse y comercializarse durante la década de 1960. Desde entonces han experimentado importantes mejoras en su capacidad y velocidad de funcionamiento. Actualmente se utilizan principalmente en las **memorias caché** de los procesadores, donde resulta especialmente importante acceder rápidamente a la información almacenada.

Memorias RAM dinámicas (DRAM)

Las **memorias DRAM** (*Dynamic Random Access Memory*, memoria RAM dinámica) almacenan cada bit de información mediante la carga eléctrica de un **condensador**, es decir, un componente electrónico capaz de acumular y conservar temporalmente dicha carga.

Una implementación habitual de una celda DRAM utiliza un condensador y un transistor. El condensador almacena el bit de información mediante su carga eléctrica, mientras que el transistor actúa como

un interruptor que permite acceder al condensador durante las operaciones de lectura y escritura.

Los valores binarios 0 y 1 se representan mediante distintos estados de carga del condensador. En una implementación habitual, la presencia de una carga suficiente representa el valor 1, mientras que su ausencia representa el valor 0.

Las operaciones de lectura y escritura de una celda DRAM se realizan de la siguiente manera:

- **Escritura**. Se activa el transistor de acceso y se aplica a la línea de datos una señal eléctrica que permite cargar o descargar el condensador, según el valor binario que se desee almacenar.
- **Lectura**. Se activa el transistor de acceso y la carga del condensador produce una pequeña variación de tensión en la línea de datos. Un circuito denominado **amplificador de detección** permite determinar el valor binario almacenado.

A diferencia de las memorias SRAM, la lectura de una celda DRAM convencional altera la carga del condensador. Por tanto, después de cada lectura es necesario restaurar la carga correspondiente al valor binario almacenado. Este tipo de operación se denomina **lectura destructiva**.

Además, la carga eléctrica del condensador disminuye gradualmente debido a las corrientes de fuga, es decir, pequeñas corrientes eléctricas que provocan la pérdida progresiva de la carga almacenada, incluso cuando se mantiene la alimentación eléctrica. Por este motivo, es necesario restaurar periódicamente la información almacenada mediante una operación denominada **refresco**.

La necesidad de realizar operaciones periódicas de refresco es la razón por la que estas memorias reciben la denominación de **memorias dinámicas**, a diferencia de las SRAM, que conservan su estado mientras reciben alimentación eléctrica sin necesidad de refresco.

Las celdas DRAM requieren menos componentes electrónicos que las celdas SRAM y ocupan una menor superficie del circuito integrado. Por ello, las memorias DRAM presentan, generalmente, una mayor densidad de almacenamiento y un menor coste por bit que las memorias SRAM.

Las memorias DRAM comenzaron a comercializarse a principios de la década de 1970. Desde entonces han experimentado importantes mejoras en su capacidad y velocidad de funcionamiento, hasta convertirse en la tecnología predominante para implementar la **memoria principal** de los computadores, aplicación en la que continúan utilizándose actualmente.

Comparación entre las memorias SRAM y DRAM

Las principales diferencias entre las memorias SRAM y DRAM se resumen en la Tabla 2.3. Debe tenerse en cuenta que los tiempos de acceso y las capacidades indicados son valores orientativos que pueden variar según la tecnología de fabricación y la organización de la memoria. Asimismo, las comparaciones de densidad de almacenamiento y coste por bit expresan tendencias generales entre ambas tecnologías.

Característica	SRAM	DRAM
Almacenamiento del bit	Circuito biestable	Carga de un condensador
Componentes de una celda convencional	6 transistores	1 transistor y 1 condensador
Tipo de lectura	No destructiva	Destructiva, con restauración
Refresco periódico	No necesita	Necesita
Tiempo de acceso	1–10 ns	30–100 ns
Capacidad habitual de un circuito integrado	Del orden de los Mib	Del orden de los Gib
Densidad de almacenamiento	Menor que en DRAM	Mayor que en SRAM
Coste por bit	Mayor que en DRAM	Menor que en SRAM
Utilización principal	Memoria caché	Memoria principal

Tabla 2.3 – Comparación entre las memorias SRAM y DRAM.

2.5.2. Memorias ROM

Las **memorias ROM** (*Read Only Memory*, memoria de solo lectura) son memorias de semiconductores no volátiles, es decir, capaces de conservar la información almacenada incluso cuando se interrumpe la alimentación eléctrica.

La denominación ROM procede de las primeras memorias de este tipo, cuyo contenido quedaba fijado durante su fabricación y únicamente podía ser leído, sin posibilidad de modificarlo posteriormente.

Sin embargo, con el desarrollo de nuevas tecnologías aparecieron memorias que permiten programar su contenido después de la fabricación e incluso borrarlo y volverlo a programar. Estas memorias también se incluyen habitualmente dentro de la familia de las memorias ROM, aunque no sean estrictamente memorias de solo lectura.

A diferencia de las memorias RAM, diseñadas para realizar operaciones habituales de lectura y escritura, las memorias ROM y sus variantes se utilizan principalmente para **almacenar información que debe conservarse de forma permanente o durante períodos prolongados**, sin necesidad de mantener la alimentación eléctrica.

Entre las principales tecnologías de esta familia se encuentran las memorias ROM de máscara, PROM, EPROM y EEPROM, que se diferencian fundamentalmente por los procedimientos utilizados para establecer y, cuando es posible, modificar o borrar la información almacenada.

Memorias ROM de máscara

Las **memorias ROM de máscara** (*Mask ROM*) son memorias de semiconductores no volátiles cuyo contenido se establece durante el proceso de fabricación del circuito integrado y no puede modificarse posteriormente.

Los valores binarios almacenados en estas memorias quedan determinados por la estructura y las conexiones internas de sus celdas. Por tanto, una vez fabricadas, únicamente permiten realizar operaciones de lectura, sin posibilidad de escribir nueva información.

Una de sus principales ventajas es que, cuando se fabrican grandes cantidades de circuitos con el mismo contenido, su coste por unidad puede resultar reducido. Sin embargo, presentan dos inconvenientes importantes. Por una parte, la preparación del proceso de fabricación para almacenar un contenido determinado supone un coste inicial. Por otra, cualquier error en la información almacenada obliga a fabricar nuevos circuitos, puesto que no es posible modificar su contenido.

Las memorias ROM de máscara comenzaron a utilizarse durante la década de 1960. Aunque posteriormente aparecieron tecnologías que permiten modificar la información almacenada, siguen utilizándose en determinadas aplicaciones, como el almacenamiento de programas y datos fijos en microcontroladores, calculadoras y otros dispositivos electrónicos fabricados en grandes cantidades.

Memorias PROM

Las **memorias PROM** (*Programmable Read Only Memory*, memoria ROM programable) son memorias de semiconductores no volátiles cuyo contenido puede programarse eléctricamente una sola vez después de su fabricación.

En una implementación tradicional, las celdas PROM incorporan conexiones internas que pueden modificarse de forma irreversible mediante la aplicación de señales eléctricas adecuadas. De este modo, se establece el valor binario que debe almacenar cada celda.

Una vez programada, una memoria PROM permite realizar operaciones de lectura, pero no es posible borrar la información ni volver a programarla.

La principal ventaja de las memorias PROM frente a las ROM de máscara es que permiten establecer el contenido después de la fabricación del circuito integrado. Por ello, resultan especialmente útiles cuando se necesitan cantidades relativamente pequeñas de memorias con un contenido específico, ya que no es necesario modificar el proceso de fabricación para cada contenido diferente.

Las memorias PROM comenzaron a utilizarse durante la década de 1970. Posteriormente, la aparición de memorias que podían borrarse y reprogramarse redujo considerablemente su utilización. No obstante, el principio de programación única de las PROM sigue utilizándose en determinadas aplicaciones, como el almacenamiento de números de serie, datos de identificación y parámetros de configuración de dispositivos electrónicos que no deben modificarse posteriormente.

Memorias EPROM

Las **memorias EPROM** (*Erasable Programmable Read Only Memory*, memoria ROM programable y borrable) son memorias de semiconductores no volátiles cuyo contenido puede borrarse mediante luz ultravioleta y volver a programarse eléctricamente.

Las memorias EPROM se desarrollaron para superar una de las principales limitaciones de las PROM: la imposibilidad de modificar la información una vez programada. A diferencia de estas últimas, las EPROM permiten realizar sucesivos ciclos de borrado y programación.

Las celdas de una memoria EPROM utilizan transistores especiales denominados **transistores de puerta flotante**. Estos dispositivos incorporan una región conductora eléctricamente aislada, denominada puerta flotante, en la que pueden quedar atrapadas cargas eléctricas. La presencia o ausencia de estas cargas modifica el comportamiento del transistor y permite representar los valores binarios 0 y 1.

La programación se realiza mediante la aplicación de señales eléctricas adecuadas que permiten introducir carga en las puertas flotantes de las celdas seleccionadas. Una vez finalizada la programación, las cargas permanecen almacenadas durante períodos prolongados, incluso cuando se interrumpe la alimentación eléctrica.

Para borrar la información, el circuito integrado se expone a luz ultravioleta de una determinada longitud de onda. Esta radiación permite eliminar las cargas almacenadas en las puertas flotantes, de manera que las celdas recuperan su estado inicial y pueden programarse nuevamente.

Una característica importante de las memorias EPROM convencionales es que **el borrado afecta a todo el contenido de la memoria**, por lo que no es posible borrar únicamente una parte de la información almacenada. Además, para realizar el borrado, normalmente es necesario extraer el circuito integrado del dispositivo en el que se encuentra instalado.

Las memorias EPROM destinadas al borrado mediante luz ultravioleta suelen disponer de una pequeña ventana transparente en la parte superior de su encapsulado, a través de la cual puede penetrar la radiación necesaria para realizar esta operación.

Las memorias EPROM comenzaron a comercializarse en 1971 y tuvieron una amplia utilización en el almacenamiento de programas y datos de configuración de sistemas electrónicos, especialmente durante las décadas de 1970 y 1980. Posteriormente, fueron desplazadas en gran medida por las memorias EEPROM y flash, que permiten realizar el borrado eléctricamente, sin necesidad de utilizar luz ultravioleta.

Memorias EEPROM

Las **memorias EEPROM** (*Electrically Erasable Programmable Read Only Memory*, memoria ROM programable y borrable eléctricamente) son memorias de semiconductores no volátiles cuyo contenido puede borrarse y volver a programarse mediante señales eléctricas, sin necesidad de utilizar luz ultravioleta.

Las memorias EEPROM se desarrollaron para superar las limitaciones de las EPROM relacionadas con el procedimiento de borrado. Mientras que las EPROM convencionales requieren exponer todo el

circuito integrado a luz ultravioleta para borrar su contenido, las EEPROM permiten realizar esta operación eléctricamente y, por tanto, sin necesidad de extraer el circuito integrado del dispositivo en el que se encuentra instalado.

Al igual que las EPROM, las memorias EEPROM utilizan celdas basadas en transistores de puerta flotante, capaces de conservar cargas eléctricas incluso cuando se interrumpe la alimentación. La presencia o ausencia de estas cargas permite representar los valores binarios 0 y 1.

La principal diferencia respecto a las EPROM se encuentra en el procedimiento utilizado para modificar la carga almacenada. En las EEPROM, tanto la introducción como la eliminación de carga de las puertas flotantes se realizan mediante la aplicación de señales eléctricas adecuadas.

Las operaciones de lectura, escritura y borrado se realizan de la siguiente manera:

- **Lectura**. Se aplica una señal eléctrica a la celda seleccionada y se determina el valor binario almacenado a partir del comportamiento del transistor. Esta operación no modifica la información almacenada.
- **Escritura**. Se aplican señales eléctricas que permiten establecer el estado de carga correspondiente al valor binario que se desea almacenar.
- **Borrado**. Se aplican señales eléctricas que permiten eliminar la carga almacenada y devolver las celdas seleccionadas a su estado de borrado, de manera que puedan programarse nuevamente.

Una característica importante de las memorias EEPROM convencionales es que permiten modificar la información de forma selectiva, generalmente por bytes, sin necesidad de borrar previamente todo el contenido de la memoria. Esta posibilidad proporciona una mayor flexibilidad que las memorias EPROM.

Sin embargo, las operaciones de escritura y borrado requieren generalmente más tiempo que las operaciones de lectura. Además, las celdas EEPROM admiten un número limitado de ciclos de escritura y borrado, debido al desgaste que experimentan los materiales utilizados para almacenar la carga eléctrica.

Las memorias EEPROM comenzaron a desarrollarse a finales de la década de 1970 y continúan utilizándose actualmente en aplicaciones que requieren conservar pequeñas cantidades de información modificable. Entre ellas se encuentran el almacenamiento de parámetros de configuración, datos de calibración e información de identificación de dispositivos electrónicos.

Aunque las EEPROM permiten modificar selectivamente la información almacenada, su estructura y los circuitos necesarios para realizar estas operaciones limitan la densidad de almacenamiento que puede alcanzarse. Esta limitación favoreció el desarrollo de las memorias flash, que permiten obtener mayores capacidades y menores costes por bit mediante una organización diferente de las operaciones de borrado.

Comparación entre las memorias ROM

Característica	ROM de máscara	PROM	EPROM	EEPROM
Establecimiento inicial del contenido	Durante la fabricación	Programación eléctrica	Programación eléctrica	Programación eléctrica
Posibilidad de borrado	No	No	Sí	Sí
Procedimiento de borrado	No aplicable	No aplicable	Luz ultravioleta	Eléctrico
Borrado selectivo	No aplicable	No aplicable	No, se borra toda la memoria	Sí, generalmente por bytes
Posibilidad de reprogramación	No	No	Sí	Sí
Extracción del circuito para el borrado	No aplicable	No aplicable	Generalmente necesaria	No necesaria
Volatilidad	No volátil	No volátil	No volátil	No volátil

Tabla 2.4 – Comparación entre las principales tecnologías de memorias ROM.

Las principales diferencias entre las memorias ROM de máscara, PROM, EPROM y EEPROM se resumen en la Tabla 2.4. Todas ellas son memorias no volátiles, pero se diferencian fundamentalmente por el procedimiento utilizado para establecer la información almacenada y por la posibilidad de borrarla y volverla a programar.

2.5.3. Memorias flash

Las **memorias flash** son memorias de semiconductores no volátiles que permiten almacenar información y modificarla eléctricamente. Constituyen una evolución de las memorias EEPROM y se caracterizan porque el borrado de la información se realiza por bloques de celdas, en lugar de efectuarse individualmente por bytes.

Al igual que las memorias EEPROM, las memorias flash almacenan información mediante celdas basadas en transistores capaces de conservar carga eléctrica incluso cuando se interrumpe la alimentación. Los distintos estados de carga eléctrica permiten representar la información binaria almacenada.

El borrado por bloques permite simplificar los circuitos necesarios para realizar esta operación, lo que contribuye a obtener una mayor densidad de almacenamiento y un menor coste por bit que en las memorias EEPROM convencionales.

En las memorias flash NAND, las celdas se organizan en conjuntos denominados **páginas**, que constituyen las unidades habituales de lectura y programación. A su vez, varias páginas forman un **bloque**, que constituye la unidad de borrado. Por tanto, mientras que la lectura y la programación se realizan habitualmente por páginas, el borrado afecta a todas las páginas de un bloque.

Las principales operaciones realizadas sobre una memoria flash son las siguientes:

- **Lectura**. Permite obtener la información almacenada sin modificar el estado de las celdas.
- **Programación**. Permite almacenar información mediante señales eléctricas que modifican el estado de las celdas seleccionadas. Para realizar determinadas modificaciones de la información almacenada es necesario borrar previamente el bloque correspondiente.
- **Borrado**. Permite devolver las celdas de un bloque completo a su estado inicial, de manera que puedan programarse nuevamente.

Las operaciones de lectura suelen ser más rápidas que las de programación y borrado. Además, al igual que sucede con las memorias EEPROM, las celdas flash admiten un número limitado de ciclos de programación y borrado, debido al desgaste que experimentan sus componentes.

Para aumentar la vida útil de estas memorias, los dispositivos de almacenamiento que las utilizan pueden incorporar mecanismos de **nivelación del desgaste** (*wear leveling*), que distribuyen las operaciones de programación y borrado entre diferentes bloques, evitando que determinadas zonas de la memoria se deterioren mucho antes que otras.

Memorias flash NOR y NAND

Atendiendo a la organización interna de sus celdas y a las características de acceso, se distinguen dos grandes tipos de memorias flash: NOR y NAND.

- **Memorias flash NOR**. Permiten acceder directamente a posiciones individuales de memoria para realizar operaciones de lectura. Esta característica facilita la ejecución de programas directamente desde la memoria flash, sin necesidad de copiarlos previamente a la memoria principal, procedimiento denominado **ejecución en el lugar** (*Execute in Place*, XIP). Se utilizan principalmente para almacenar programas en sistemas empotrados y otros dispositivos electrónicos. Generalmente presentan una menor densidad de almacenamiento y un mayor coste por bit que las memorias NAND.

- **Memorias flash NAND**. Están diseñadas para almacenar grandes cantidades de información con una elevada densidad y un coste por bit relativamente reducido. Se utilizan principalmente en dispositivos destinados al almacenamiento de datos, como las unidades de memoria USB (pendrives), las tarjetas de memoria y las unidades de estado sólido (SSD).

Las memorias flash comenzaron a desarrollarse durante la década de 1980 y han experimentado importantes mejoras en su capacidad, velocidad y densidad de almacenamiento. Actualmente se utilizan en numerosos dispositivos electrónicos, entre ellos teléfonos móviles, computadores y sistemas empotrados. El funcionamiento y las características de los dispositivos de almacenamiento basados en memorias flash se estudiarán posteriormente en la sección dedicada a las memorias secundarias.

Número de bits almacenados por celda

En las memorias flash NAND, una celda puede almacenar uno o varios bits de información. Para ello, se utilizan diferentes niveles de carga eléctrica, que permiten distinguir varios estados en una misma celda.

Cuando una celda almacena un único bit, basta con distinguir dos estados, correspondientes a los valores binarios 0 y 1. Sin embargo, si se utilizan cuatro estados diferentes, pueden representarse las cuatro combinaciones de dos bits. De forma análoga, ocho estados permiten almacenar tres bits y dieciséis estados permiten almacenar cuatro bits.

Atendiendo al número de bits almacenados por celda, se distinguen las siguientes tecnologías:

- **SLC** (*Single-Level Cell*, celda de un nivel): almacena un bit por celda, utilizando dos estados distinguibles.
- **MLC** (*Multi-Level Cell*, celda multinivel): almacena dos bits por celda, utilizando cuatro estados distinguibles.
- **TLC** (*Triple-Level Cell*, celda de triple nivel): almacena tres bits por celda, utilizando ocho estados distinguibles.
- **QLC** (*Quad-Level Cell*, celda de cuádruple nivel): almacena cuatro bits por celda, utilizando dieciséis estados distinguibles.

Al aumentar el número de bits almacenados por celda, se incrementa la densidad de almacenamiento y, generalmente, se reduce el coste por bit. Sin embargo, también resulta más difícil distinguir los diferentes estados de carga eléctrica, lo que puede aumentar los tiempos de programación y reducir el número de ciclos de programación y borrado que pueden soportar las celdas.

Por tanto, para una misma tecnología de fabricación, las memorias SLC ofrecen generalmente una mayor resistencia al desgaste y menores tiempos de programación, mientras que las tecnologías MLC, TLC y QLC permiten obtener mayores capacidades de almacenamiento y un menor coste por bit.

Las memorias flash NAND actuales permiten fabricar circuitos integrados con capacidades de almacenamiento de varios Gib y, en algunos casos, de 1 Tib o más. Sus páginas suelen tener capacidades del orden de varios KiB, mientras que los bloques pueden contener cientos de páginas. Estos valores dependen de la tecnología de fabricación y de la organización interna del dispositivo.

Los tiempos necesarios para realizar las distintas operaciones también presentan diferencias importantes. La lectura interna de una página suele requerir decenas de microsegundos, mientras que su programación puede necesitar cientos de microsegundos o varios milisegundos. Por su parte, el borrado de un bloque suele requerir varios milisegundos. Estos tiempos son orientativos y pueden variar considerablemente según la tecnología utilizada y las características del dispositivo.

2.6. Módulos y organización de la memoria principal

En la sección anterior se han estudiado las principales tecnologías de memorias de semiconductores y sus características. A continuación, se analizará cómo se organizan los circuitos integrados de memoria y cómo pueden combinarse para construir memorias de mayor capacidad y con diferentes longitudes de palabra.

También se describirán los módulos de memoria principal, constituidos por circuitos integrados de memoria montados sobre una placa de circuito impreso, y se introducirán las principales características de las tecnologías de memoria utilizadas actualmente.

2.6.1. Circuitos integrados de memoria

El estudio de los circuitos integrados de memoria comprende su organización interna, la función de los terminales de sus encapsulados y los mecanismos utilizados para seleccionar las posiciones de memoria. Entre estos últimos se encuentra el direccionamiento multiplexado empleado en las memorias DRAM.

Organización interna de un circuito integrado de memoria

Un **circuito integrado de memoria** o **chip de memoria** (*memory chip*) es un circuito electrónico que contiene un conjunto de celdas de memoria y los circuitos auxiliares necesarios para seleccionar las unidades direccionables y realizar operaciones de lectura y escritura.

Desde el punto de vista lógico, un circuito integrado de memoria puede organizarse como $N \times L$ bits, donde N es el número de unidades direccionables y L el número de bits almacenados en cada una de ellas. Por tanto, su capacidad de almacenamiento es

$$C = N \text{ unidades direccionables} \cdot L \frac{\text{bits}}{\text{unidad direccionable}} = N \cdot L \text{ bits}.$$




Figura 2.5 – Organización interna simplificada de un circuito integrado de memoria.

La organización lógica de un circuito integrado no tiene por qué coincidir con la disposición física de sus celdas. Estas suelen organizarse formando una **matriz de celdas de memoria**, es decir, una estructura bidimensional en la que las celdas se distribuyen en filas y columnas. Esta disposición facilita la selección de las celdas que intervienen en las operaciones de lectura y escritura.

Para acceder a la información almacenada se utilizan circuitos denominados **decodificadores**, que permiten seleccionar determinadas filas o columnas a partir de los bits de dirección recibidos. De esta forma, es posible acceder a las celdas de memoria sin necesidad de disponer de una conexión externa independiente para cada una de ellas. La Figura 2.5 muestra un esquema simplificado de la organización interna de un circuito integrado de memoria.

Además de la matriz de celdas y los decodificadores, los circuitos integrados de memoria incorporan **circuitos de lectura y escritura**, encargados de obtener la información almacenada o modificarla. En las memorias DRAM también existen **circuitos de refresco**, necesarios para conservar la información almacenada en sus celdas.

El número de bits que pueden transferirse en una operación de lectura o escritura de un circuito integrado de memoria viene determinado por el tamaño de sus unidades direccionables. Por ejemplo, en un circuito integrado organizado como 2^{20} unidades direccionables $\times$ 8 bits/unidad direccionable, cada operación de lectura o escritura permite transferir 8 bits a través de su interfaz de datos.

Encapsulados y terminales de conexión

El chip de memoria se encuentra alojado en un encapsulado que lo protege y proporciona las conexiones eléctricas necesarias para su funcionamiento. Estas conexiones se realizan mediante **terminales externos**, también denominados **pines**, cuya disposición y características dependen del tipo de encapsulado utilizado.




Figura 2.6 – Esquema funcional de las conexiones externas de un circuito integrado de memoria.

Atendiendo a su función, estos terminales pueden clasificarse en los siguientes grupos:

- **Terminales de dirección**. Permiten recibir los bits de dirección necesarios para seleccionar la unidad direccionable sobre la que se desea realizar una operación de lectura o escritura.
- **Terminales de datos**. Permiten transferir los bits de información entre el circuito integrado de memoria y los demás componentes del computador. Dependiendo del circuito integrado, pueden utilizarse terminales bidireccionales o terminales independientes para la entrada y la salida de datos.

- **Terminales de control**. Reciben las señales que determinan las operaciones que debe realizar el circuito integrado. Entre ellas se encuentran las señales de selección del circuito integrado, lectura y escritura.
- **Terminales de alimentación**. Permiten establecer las conexiones eléctricas necesarias para suministrar energía al circuito integrado.

La Figura 2.6 muestra una representación funcional de las conexiones externas de un circuito integrado de memoria, en la que se distinguen los cuatro grupos de terminales descritos anteriormente. Las conexiones de alimentación se identifican mediante V_{CC}, que corresponde a la tensión de alimentación positiva, y V_{SS}, que identifica la tensión de referencia, normalmente de 0 V (masa).

En un circuito integrado de memoria con $N = 2^n$ unidades direccionables y L bits por unidad direccionable, se necesitan n bits para identificar una unidad direccionable y L bits para transferir su contenido. Por tanto, si todos los bits de dirección se transmiten simultáneamente y los datos se transfieren mediante terminales bidireccionales, se requieren n terminales de dirección y L terminales de datos, además de los terminales de control y alimentación.

La disposición física de estos terminales depende del encapsulado utilizado. Uno de los tipos tradicionales es el encapsulado **DIP** (*Dual In-line Package*, encapsulado de doble hilera), caracterizado por disponer de dos hileras paralelas de pines metálicos.

La Figura 2.7 muestra un ejemplo de encapsulado DIP de 24 pines correspondiente a una memoria DRAM con una organización lógica de $4M \times 4$ bits. En las denominaciones tradicionales de los circuitos integrados de memoria, la letra M se utiliza habitualmente para representar 2^{20}, aunque, de acuerdo con la notación normalizada, este valor corresponde al prefijo Mi (mebi), mientras que M (mega) representa 10^6. Por tanto, en este caso, $4M$ equivale a $4 \cdot 2^{20} = 2^{22}$ unidades direccionables. Los terminales se identifican mediante números y mediante las denominaciones de las señales que transmiten.




Figura 2.7 – Ejemplo ilustrativo de encapsulado DIP de 24 pines de una memoria DRAM.

En la Figura 2.7 se distinguen los siguientes terminales:

- **Terminales de dirección** ($A_0, \ldots, A_{10}$). Corresponden a las 11 líneas de dirección del circuito integrado.
- **Terminales de datos** ($D_0, \ldots, D_3$). Corresponden a las cuatro líneas utilizadas para transferir los datos.
- **Terminales de control** (RAS, CAS, WE y OE). Permiten controlar las operaciones de acceso a la memoria. Sus funciones son las siguientes:

  - **RAS** (*Row Address Strobe*, señal de selección de fila). Interviene en la selección de la fila de la matriz de memoria.
  - **CAS** (*Column Address Strobe*, señal de selección de columna). Interviene en la selección de la columna de la matriz de memoria.
  - **WE** (*Write Enable*, habilitación de escritura). Controla las operaciones de escritura en la memoria.
  - **OE** (*Output Enable*, habilitación de salida). Permite habilitar las salidas de datos del circuito integrado.

- **Terminales de alimentación** (V_{CC} y V_{SS}). Corresponden a las conexiones de alimentación y referencia eléctrica, respectivamente, descritas anteriormente.
- **Terminal sin conexión** (NC, *Not Connected*). Es un terminal del encapsulado que no está conectado a ningún circuito interno del chip de memoria y, por tanto, no desempeña ninguna función eléctrica.

Para identificar cada una de las unidades direccionables de esta memoria se necesitan 22 bits de dirección. Sin embargo, el circuito representado dispone únicamente de 11 terminales físicos de dirección. Esto es posible gracias al **direccionamiento multiplexado**, que permite transmitir los bits de dirección en distintos instantes utilizando los mismos terminales.

Aunque los encapsulados DIP se utilizaron ampliamente en los circuitos integrados de memoria, en los computadores actuales son habituales otros tipos de encapsulados. Entre ellos se encuentra el encapsulado **BGA** (*Ball Grid Array*, matriz de bolas), que dispone de una matriz de pequeñas conexiones metálicas en su cara inferior, mediante las cuales el circuito integrado se suelda a una placa de circuito impreso.

A diferencia de los encapsulados DIP, cuyos terminales se distribuyen en dos hileras paralelas, los encapsulados BGA permiten disponer de un mayor número de conexiones en una superficie reducida. Este tipo de encapsulado se utiliza habitualmente en los circuitos integrados DRAM que forman los módulos de memoria principal actuales.

La Figura 2.8 muestra un ejemplo de encapsulado BGA visto desde su cara inferior, en el que puede apreciarse la disposición de las conexiones metálicas formando una matriz de 8×8 elementos. Esta disposición es únicamente ilustrativa, ya que los encapsulados BGA pueden presentar diferentes números y distribuciones de conexiones, sin que todas las posiciones de la matriz tengan necesariamente que estar ocupadas.




Figura 2.8 – Ejemplo ilustrativo de un encapsulado BGA (*Ball Grid Array*) con una matriz de 8×8 conexiones metálicas en su cara inferior.

Direccionamiento multiplexado en las memorias DRAM

En los circuitos integrados de memoria con un número elevado de unidades direccionables, el número de terminales necesarios para transmitir las direcciones puede ser considerable. Para reducir este número, las memorias DRAM utilizan una técnica denominada **direccionamiento multiplexado**, que consiste en transmitir los bits de dirección en distintos instantes a través de los mismos terminales físicos.

Como se ha explicado anteriormente, las celdas de memoria se organizan físicamente en matrices de filas y columnas. Para acceder a una determinada posición de memoria, es necesario seleccionar la fila y la columna correspondientes. Esta organización permite dividir la dirección en dos partes:

- **Dirección de fila**. Identifica la fila de la matriz en la que se encuentra la información a la que se desea acceder.
- **Dirección de columna**. Identifica la columna correspondiente dentro de la fila seleccionada.

En el direccionamiento multiplexado, ambas partes de la dirección se transmiten sucesivamente a través de los mismos terminales. En primer lugar, se transmite la dirección de fila y, posteriormente, la dirección de columna.

Para controlar este procedimiento se utilizan las señales RAS y CAS, introducidas en el apartado anterior, cuyas funciones son las siguientes:

- **RAS**. Permite capturar y conservar internamente la dirección de fila presente en los terminales de dirección.
- **CAS**. Permite capturar la dirección de columna presente posteriormente en esos mismos terminales.

De esta manera, los terminales de dirección se reutilizan en dos instantes diferentes, mientras que los circuitos internos de la memoria conservan la información necesaria para completar la selección de la unidad direccionable.

● Ejemplo 2.7

Considérese el circuito integrado de memoria DRAM de $2^{22} \times 4$ bits representado anteriormente. Determinar el número de terminales de dirección necesarios si se utiliza direccionamiento multiplexado y la dirección se divide en dos partes de igual longitud.

Solución

El circuito integrado contiene 2^{22} unidades direccionables, por lo que se necesitan 22 bits para identificar cada una de ellas.

Si no se utiliza direccionamiento multiplexado, se requieren 22 terminales físicos de dirección.

Al dividir la dirección en dos partes de igual longitud, se obtienen:

$$\frac{22}{2} = 11 \text{ bits}$$

Por tanto, la dirección de fila contiene 11 bits y la dirección de columna otros 11 bits.

Con direccionamiento multiplexado, ambas partes se transmiten sucesivamente mediante los mismos 11 terminales físicos, identificados como $A_0, \ldots, A_{10}$.

En una primera fase, estos terminales reciben los 11 bits de la dirección de fila, cuya captura se controla mediante la señal RAS. En una segunda fase, reciben los 11 bits de la dirección de columna, cuya captura se controla mediante la señal CAS.

Por tanto, el número de terminales físicos de dirección se reduce de 22 a 11, sin modificar el número de unidades direccionables del circuito integrado.

●

La principal ventaja del direccionamiento multiplexado es la reducción del número de terminales físicos necesarios para transmitir las direcciones, lo que facilita la fabricación de circuitos integrados de

memoria con capacidades elevadas.

Como contrapartida, las dos partes de la dirección deben transmitirse en instantes diferentes, por lo que el acceso requiere varias fases. No obstante, esta técnica permite reducir considerablemente el número de conexiones externas del circuito integrado.

2.6.2. Ampliación de la capacidad de memoria

En determinadas situaciones, es necesario construir una memoria cuya capacidad sea mayor que la proporcionada por un único circuito integrado de memoria. Para ello, pueden interconectarse varios circuitos integrados de forma que, conjuntamente, proporcionen la capacidad y la organización deseadas.

Supóngase que se desea construir una memoria de capacidad C, organizada como

$$C = N \text{ unidades direccionables} \times L \text{ bits/unidad direccionable}$$

utilizando circuitos integrados de memoria de capacidad base C_0, organizados como

$$C_0 = N_0 \text{ unidades direccionables} \times L_0 \text{ bits/unidad direccionable}$$

La ampliación de la capacidad de memoria puede plantearse en tres casos:

- **Caso 1. Ampliación del número de bits por unidad direccionable**. Se mantiene el número de unidades direccionables y se aumenta la cantidad de bits que contiene cada una de ellas.
- **Caso 2. Ampliación del número de unidades direccionables**. Se aumenta el número de unidades direccionables, manteniendo constante la cantidad de bits por unidad direccionable.
- **Caso 3. Ampliación simultánea de ambas magnitudes**. Se aumenta tanto el número de unidades direccionables como la cantidad de bits que contiene cada una de ellas.

En los tres casos, es necesario determinar cuántos circuitos integrados se necesitan y cómo deben interconectarse sus líneas de dirección, datos y control para obtener la organización de memoria deseada.

Estos casos ilustran los principios generales de ampliación de memoria mediante la interconexión de circuitos integrados, que también se aplican, con características adicionales, en la organización de los módulos de memoria principal utilizados en los computadores actuales.

Caso 1. Ampliación del número de bits por unidad direccionable

En este primer caso, se construye una memoria con un mayor número de bits por unidad direccionable mediante la interconexión de varios circuitos integrados que tienen el mismo número de unidades direccionables.

Se cumple que $N = N_0$ y $L > L_0$, por lo que la ampliación consiste en aumentar de L_0 a L el número de bits que pueden transferirse simultáneamente al acceder a una dirección.

El número r de circuitos integrados de capacidad base C_0 necesarios se obtiene mediante la expresión

$$\boxed{r = \text{ceil}\left(\frac{C}{C_0}\right) = \text{ceil}\left(\frac{N \cdot L}{N \cdot L_0}\right) = \text{ceil}\left(\frac{L}{L_0}\right)}$$

Para obtener la organización deseada, los r circuitos integrados deben interconectarse de la siguiente manera:

- **Líneas de dirección y control**. Las líneas de dirección y las señales de selección y de lectura o escritura son comunes a los r circuitos integrados.
- **Líneas de datos**. El bus de datos de L líneas se construye agrupando las líneas de datos de los r circuitos integrados, de manera que cada uno aporta un grupo diferente de bits.

  Si L es múltiplo de L_0, se utilizan las L_0 líneas de datos de cada circuito integrado y se cumple $L = r \cdot L_0$. En caso contrario, algunas líneas de datos del último circuito integrado quedan sin utilizar.

● **Ejemplo 2.8**

Se desea construir una memoria de capacidad $2^{10} \times 32$ bits utilizando circuitos integrados de memoria de capacidad $2^{10} \times 8$ bits. Determinar:

a) El número de circuitos integrados necesarios.

b) El número de líneas de dirección y de datos de la memoria resultante.

c) La forma en que deben interconectarse los circuitos integrados.

Solución

La capacidad de la memoria que se desea construir es

$$C = 2^{10} \text{ unidades direccionables} \times 32 \text{ bits/unidad direccionable}$$

mientras que la capacidad base de cada circuito integrado es

$$C_0 = 2^{10} \text{ unidades direccionables} \times 8 \text{ bits/unidad direccionable}$$

Como ambas memorias tienen el mismo número de unidades direccionables, se trata de una ampliación del número de bits por unidad direccionable.

a) El número de circuitos integrados necesarios es

$$r = \text{ceil}\left(\frac{C}{C_0}\right) = \text{ceil}\left(\frac{2^{10} \cdot 32}{2^{10} \cdot 8}\right) = \text{ceil}\left(\frac{32}{8}\right) = 4$$

Por tanto, se necesitan 4 circuitos integrados de memoria.

b) Como la memoria resultante contiene 2^{10} unidades direccionables, el número de líneas de dirección necesarias es

$$n = \log_2(2^{10}) = 10$$

Por otra parte, el número de líneas del bus de datos es

$$L = r \cdot L_0 = 4 \cdot 8 = 32$$

c) Las 10 líneas de dirección y las señales de selección y de lectura o escritura son comunes a los cuatro circuitos integrados.

Las 32 líneas del bus de datos, $D_{31}, D_{30}, \ldots, D_1, D_0$, se distribuyen entre los cuatro circuitos integrados de la siguiente manera:

- Circuito integrado 0: líneas D_0 a D_7.
- Circuito integrado 1: líneas D_8 a D_{15}.
- Circuito integrado 2: líneas D_{16} a D_{23}.
- Circuito integrado 3: líneas D_{24} a D_{31}.

De esta manera, los cuatro circuitos integrados participan simultáneamente en cada operación de lectura o escritura, proporcionando conjuntamente los 32 bits correspondientes a la dirección seleccionada. La Figura 2.9 muestra cómo se interconectan los cuatro circuitos integrados (CI) para obtener la organización de memoria deseada.




Figura 2.9

Caso 2. Ampliación del número de unidades direccionables

En este segundo caso, se construye una memoria con un mayor número de unidades direccionables mediante la interconexión de varios circuitos integrados que tienen el mismo número de bits por unidad direccionable.

Se cumple que $L = L_0$ y $N > N_0$, por lo que la ampliación consiste en aumentar de N_0 a N el número de unidades direccionables, manteniendo constante la cantidad de bits que contiene cada una de ellas.

El número q de circuitos integrados de capacidad base C_0 necesarios se obtiene mediante la expresión

$$q = \text{ceil}\left(\frac{C}{C_0}\right) = \text{ceil}\left(\frac{N \cdot L}{N_0 \cdot L}\right) = \text{ceil}\left(\frac{N}{N_0}\right)$$

A diferencia de la ampliación del número de bits por unidad direccionable, en este procedimiento no deben intervenir simultáneamente todos los circuitos integrados en cada operación de acceso a memoria. Por el contrario, debe seleccionarse el circuito integrado que contiene la unidad direccionable a la que se desea acceder.

Para ello, se utiliza un circuito denominado **decodificador** (*decoder*), que permite generar las señales de selección de los distintos circuitos integrados a partir de determinados bits de la dirección de memoria.

Un decodificador es un circuito combinacional que dispone de k entradas y hasta 2^k salidas. Para cada combinación de los bits de entrada, activa una salida diferente, lo que permite seleccionar uno entre varios circuitos integrados de memoria.

Por ejemplo, un decodificador de 2 entradas y 4 salidas dispone de dos entradas, A_1 y A_0, y cuatro salidas, S_0, S_1, S_2 y S_3. Para cada una de las cuatro combinaciones posibles de los bits de entrada, se activa una única salida, mientras que las restantes permanecen desactivadas.La Figura 2.10 muestra la representación funcional de este decodificador. En dicha figura, las cuatro salidas se identifican mediante los números 0, 1, 2 y 3, que corresponden, respectivamente, a las señales S_0, S_1, S_2 y S_3.

El funcionamiento de un circuito combinacional puede describirse mediante una **tabla de verdad**, que es una tabla en la que se indican los valores de las salidas para cada una de las posibles combinaciones de valores de las entradas. En los circuitos digitales, estos valores se representan habitualmente mediante los dígitos binarios 0 y 1.




Figura 2.10 – Representación funcional de un decodificador de 2 entradas y 4 salidas.

En el caso del decodificador considerado, se supone que las salidas son **activas a nivel alto**, lo que significa que una salida está activada cuando toma el valor lógico 1 y desactivada cuando toma el valor lógico 0. También existen circuitos con salidas **activas a nivel bajo**, en los que sucede lo contrario: una salida está activada cuando toma el valor lógico 0.

La Tabla 2.5 muestra la tabla de verdad del decodificador de 2 entradas y 4 salidas representado en la Figura 2.10.

A_1	A_0	S_0	S_1	S_2	S_3
0	0	1	0	0	0
0	1	0	1	0	0
1	0	0	0	1	0
1	1	0	0	0	1

Tabla 2.5 – Tabla de verdad de un decodificador de 2 entradas y 4 salidas activas a nivel alto.

Como puede observarse en la tabla de verdad, la combinación de los bits de entrada determina qué salida se activa. Por ejemplo, cuando $A_1A_0 = 10$, se activa la salida S_2, mientras que las otras tres permanecen desactivadas. De esta manera, las cuatro salidas del decodificador pueden utilizarse para seleccionar cuatro circuitos integrados de memoria diferentes.

En la ampliación del número de unidades direccionables, la dirección de memoria se divide en dos partes: una permite seleccionar una unidad direccionable dentro de cada circuito integrado y la otra permite determinar qué circuito integrado debe intervenir en la operación.

Si cada circuito integrado contiene $N_0 = 2^{n_0}$ unidades direccionables y la memoria que se desea construir contiene $N = 2^n$ unidades direccionables, con $n > n_0$, los n_0 bits menos significativos de la dirección se utilizan para seleccionar una unidad direccionable dentro del circuito integrado, mientras que los $n - n_0$ bits más significativos permiten seleccionar el circuito integrado correspondiente mediante un decodificador. La Figura 2.11 muestra esquemáticamente esta división de los bits de dirección.




Figura 2.11 – División de los bits de dirección para seleccionar el circuito integrado de memoria y una unidad direccionable dentro de este.

Para obtener la organización deseada, los circuitos integrados deben interconectarse de la siguiente manera:

- **Líneas de dirección**. Los n_0 bits menos significativos de la dirección se conectan en paralelo a todos los circuitos integrados. Los $n - n_0$ bits más significativos se conectan a las entradas de un decodificador, cuyas salidas permiten seleccionar el circuito integrado correspondiente.
- **Líneas de control**. Las señales de lectura y escritura son comunes a todos los circuitos integrados. Sin embargo, cada circuito integrado dispone de una señal de selección independiente, proporcionada por el decodificador, de manera que solamente se habilita el circuito integrado al que se desea acceder.
- **Líneas de datos**. Las líneas de datos de todos los circuitos integrados se conectan al mismo bus de datos de L líneas. Como solamente se selecciona un circuito integrado en cada operación, este es el único que puede proporcionar datos al bus durante una lectura o recibir los datos correspondientes durante una escritura.

Por tanto, la memoria construida dispone de un mayor número de unidades direccionables que cada circuito integrado de capacidad base, pero mantiene el mismo número de bits por unidad direccionable.

● Ejemplo 2.9

Se desea construir una memoria de capacidad $2^{12} \times 8$ bits utilizando circuitos integrados de memoria de capacidad $2^{10} \times 8$ bits. Determinar:

a) El número de circuitos integrados necesarios.

b) El número de líneas de dirección y de datos de la memoria resultante.

c) La forma en que deben interconectarse los circuitos integrados.

Solución

La capacidad de la memoria que se desea construir es

$$C = 2^{12} \text{ unidades direccionables} \times 8 \text{ bits/unidad direccionable}$$

mientras que la capacidad base de cada circuito integrado es

$$C_0 = 2^{10} \text{ unidades direccionables} \times 8 \text{ bits/unidad direccionable}$$

Como ambas memorias tienen el mismo número de bits por unidad direccionable, se trata de una ampliación del número de unidades direccionables.

a) El número de circuitos integrados necesarios es

$$q = \text{ceil}\left(\frac{C}{C_0}\right) = \text{ceil}\left(\frac{2^{12} \cdot 8}{2^{10} \cdot 8}\right) = \text{ceil}\left(2^2\right) = 4$$

Por tanto, se necesitan 4 circuitos integrados de memoria.

b) La memoria resultante contiene 2^{12} unidades direccionables, por lo que necesita 12 líneas de dirección.

Cada circuito integrado contiene 2^{10} unidades direccionables y, por tanto, necesita 10 líneas de dirección para seleccionar una de ellas. Estas corresponden a los 10 bits menos significativos de la dirección de la memoria resultante, $A_9, \ldots, A_0$.

Los bits restantes se utilizan para seleccionar uno de los cuatro circuitos integrados. Su número es

$$p = 12 - 10 = 2$$

Por tanto, los dos bits más significativos, A_{11} y A_{10}, permiten seleccionar el circuito integrado correspondiente. La Figura 2.12 muestra esta distribución de las líneas de dirección.

Por otra parte, como cada unidad direccionable contiene 8 bits, la memoria resultante necesita un bus de datos de 8 líneas.




Figura 2.12

c) Para construir la memoria se utiliza un decodificador de 2 entradas y 4 salidas, cuyas entradas se conectan a las líneas de dirección A_{11} y A_{10}.

Cada salida del decodificador se conecta a la entrada de selección de uno de los cuatro circuitos integrados. De esta manera, la combinación de los bits A_{11} y A_{10} determina qué circuito integrado interviene en cada operación de acceso a memoria.




Figura 2.13

La correspondencia entre los valores de estos bits y el circuito integrado seleccionado es la siguiente:

A_{11}	A_{10}	Circuito integrado seleccionado
0	0	CI 0
0	1	CI 1
1	0	CI 2
1	1	CI 3

La interconexión de los circuitos integrados se realiza de la siguiente manera:

- **Líneas de dirección**. Las 10 líneas menos significativas, $A_9, \ldots, A_0$, se conectan en paralelo a las entradas de dirección de los cuatro circuitos integrados. Las dos líneas más significativas, A_{11} y A_{10}, se conectan a las entradas del decodificador.
- **Líneas de selección**. Cada una de las cuatro salidas del decodificador se conecta a la entrada de selección de un circuito integrado diferente. De esta forma, solamente se selecciona el circuito integrado que contiene la unidad direccionable a la que se desea acceder.
- **Líneas de datos**. Las 8 líneas de datos de los cuatro circuitos integrados se conectan en paralelo, formando un bus de datos común de 8 líneas. Como solamente se selecciona un circuito integrado en cada operación, únicamente este interviene en la transferencia de datos.
- **Líneas de control**. Las señales de lectura y escritura se conectan en paralelo a los cuatro circuitos integrados. La señal de selección determina cuál de ellos debe realizar la operación solicitada.

La Figura 2.13 muestra el esquema de interconexión de los cuatro circuitos integrados de memoria mediante un decodificador de 2 entradas y 4 salidas. Por simplicidad, no se representan las señales de lectura y escritura, que son comunes a todos ellos.

●

Caso 3. Ampliación simultánea de ambas magnitudes

En este tercer caso, se construye una memoria con un mayor número de unidades direccionables y un mayor número de bits por unidad direccionable mediante la interconexión de varios circuitos integrados de memoria.

Se cumple que $N > N_0$ y $L > L_0$, por lo que la ampliación consiste en aumentar de N_0 a N el número de unidades direccionables y de L_0 a L la cantidad de bits que contiene cada una de ellas.

Para realizar esta ampliación, se combinan los dos casos anteriores. En primer lugar, se agrupan circuitos integrados para aumentar el número de bits por unidad direccionable. Posteriormente, se interconectan varios de estos grupos para aumentar el número de unidades direccionables.

El número r de circuitos integrados que deben conectarse en paralelo para obtener la anchura de memoria deseada es

$$r = \text{ceil}\left(\frac{L}{L_0}\right)$$

Por otra parte, el número q de grupos necesarios para obtener el número de unidades direccionables deseado es

$$q = \text{ceil}\left(\frac{N}{N_0}\right)$$

Por tanto, el número total de circuitos integrados N_{CI} de capacidad base C_0 necesarios es

$$\boxed{N_{\text{CI}} = q \cdot r = \text{ceil}\left(\frac{N}{N_0}\right) \cdot \text{ceil}\left(\frac{L}{L_0}\right)}$$

Cada grupo está formado por r circuitos integrados que comparten las mismas líneas de dirección y selección, mientras que sus líneas de datos se combinan para proporcionar una anchura de L bits. Los q grupos se seleccionan mediante un decodificador, de forma que solamente uno de ellos queda habilitado en cada acceso a memoria.

● Ejemplo 2.10

Se desea construir una memoria de capacidad $2^{12} \times 2$ bits utilizando circuitos integrados de memoria de capacidad $2^{10} \times 1$ bits. Determinar:

a) El número de circuitos integrados necesarios.

b) El número de líneas de dirección y de datos de la memoria resultante.

c) La forma en que deben interconectarse los circuitos integrados.

Solución

La capacidad de la memoria que se desea construir es

$$C = 2^{12} \text{ unidades direccionables} \times 2 \text{ bits/unidad direccionable}$$

mientras que la capacidad base de cada circuito integrado es

$$C_0 = 2^{10} \text{ unidades direccionables} \times 1 \text{ bit/unidad direccionable}$$

Como la memoria que se desea construir tiene un mayor número de unidades direccionables y un mayor número de bits por unidad direccionable que cada circuito integrado, se trata de una ampliación simultánea de ambas magnitudes.

a) El número de circuitos integrados necesarios se determina calculando, en primer lugar, el número de circuitos integrados que deben conectarse en paralelo para aumentar el número de bits por unidad direccionable:

$$r = \text{ceil}\left(\frac{L}{L_0}\right) = \text{ceil}\left(\frac{2}{1}\right) = 2$$

A continuación, se calcula el número de grupos necesarios para aumentar el número de unidades direccionables:

$$q = \text{ceil}\left(\frac{N}{N_0}\right) = \text{ceil}\left(\frac{2^{12}}{2^{10}}\right) = \text{ceil}\left(2^2\right) = 4$$

Por tanto, el número total de circuitos integrados necesarios es

$$N_{\text{CI}} = q \cdot r = 4 \cdot 2 = 8$$

Se necesitan 8 circuitos integrados de memoria, organizados en 4 grupos de 2 circuitos integrados cada uno.

b) La memoria que se desea construir tiene 2^{12} unidades direccionables, por lo que necesita 12 líneas de dirección, desde A_0 hasta A_{11}.

Cada circuito integrado tiene 2^{10} unidades direccionables y, por tanto, necesita 10 líneas de dirección, desde A_0 hasta A_9.

Las 10 líneas de dirección menos significativas, $A_9, \ldots, A_0$, se conectan en paralelo a todos los circuitos integrados, mientras que las dos líneas más significativas, A_{11} y A_{10}, se utilizan para seleccionar uno de los cuatro grupos mediante un decodificador de 2 entradas y 4 salidas.

Por otra parte, cada circuito integrado dispone de una línea de datos. Como cada grupo está formado por dos circuitos integrados conectados en paralelo, la memoria resultante dispone de un bus de datos de 2 bits.

Por tanto, la memoria resultante necesita 12 líneas de dirección y 2 líneas de datos.

c) Los 8 circuitos integrados se organizan en 4 grupos de 2 circuitos integrados cada uno.

Las líneas de dirección $A_9, \ldots, A_0$ se conectan en paralelo a los ocho circuitos integrados, de forma que todos reciben la misma dirección interna.




Figura 2.14

Las líneas de dirección A_{11} y A_{10} se conectan a las entradas de un decodificador de 2 entradas y 4 salidas. Cada salida del decodificador se conecta a las entradas de selección de los dos circuitos integrados de un mismo grupo, de modo que únicamente queda habilitado el grupo correspondiente a la dirección solicitada.

Dentro de cada grupo, las líneas de datos de los dos circuitos integrados se conectan a líneas distintas del bus de datos de la memoria. De esta forma, uno de los circuitos integrados proporciona el bit D_0 y el otro proporciona el bit D_1.

Los circuitos integrados que proporcionan el mismo bit en los distintos grupos comparten la correspondiente línea del bus de datos. Como solamente un grupo está seleccionado en cada acceso, los demás circuitos integrados mantienen sus salidas de datos deshabilitadas.

Finalmente, las señales de lectura y escritura son comunes a los ocho circuitos integrados.

Los circuitos integrados que proporcionan el mismo bit en los distintos grupos comparten la correspondiente línea del bus de datos. Como solamente un grupo está seleccionado en cada acceso, los demás circuitos integrados mantienen sus salidas de datos deshabilitadas.

Finalmente, las señales de lectura y escritura son comunes a los ocho circuitos integrados.

La Figura 2.14 muestra el esquema de interconexión de los ocho circuitos integrados de memoria. Por simplicidad, no se representan las señales de lectura y escritura, que son comunes a todos los circuitos integrados.

●

2.6.3. Módulos de memoria principal

Los principios de ampliación de la capacidad de memoria estudiados en la sección anterior permiten comprender cómo se interconectan varios circuitos integrados de memoria para obtener una determinada capacidad y organización. En los computadores actuales, estos principios se aplican, con características adicionales, en la construcción de los módulos de memoria principal, que suelen incorporar varios circuitos integrados de memoria DRAM.

> Un **módulo de memoria** es un conjunto de circuitos integrados de memoria montados sobre una placa de circuito impreso que proporciona las conexiones eléctricas necesarias para comunicarse con el resto del computador. El módulo también puede incorporar otros componentes electrónicos auxiliares.

Los módulos de memoria permiten ampliar o sustituir la memoria principal de numerosos computadores sin necesidad de modificar los componentes instalados directamente sobre la placa base.

Organización de los módulos de memoria

Los circuitos integrados que forman un módulo de memoria se organizan para obtener la capacidad de almacenamiento requerida y permitir la transferencia simultánea de un determinado número de bits de datos.

La **anchura de datos** de un módulo indica el número de bits de datos que pueden transferirse simultáneamente a través de sus conexiones de datos. En muchos módulos de memoria utilizados en computadores personales, esta anchura es de 64 bits, aunque existen módulos que incorporan bits adicionales destinados a la detección y corrección de errores.

Una característica importante de la organización de los módulos de memoria es la existencia de los denominados rangos de memoria.

> Un **rango de memoria** (*rank*) es un conjunto de uno o varios circuitos integrados de memoria que se seleccionan conjuntamente para realizar operaciones de lectura y escritura de datos.

La organización de un rango guarda relación con la ampliación del número de bits por unidad direccionable estudiada anteriormente. Los circuitos integrados que lo forman comparten las señales de dirección y selección, y cada uno aporta una parte de los bits transferidos.

Por ejemplo, si se dispone de circuitos integrados de memoria de $2^{10} \times 8$ bits, se pueden utilizar ocho de ellos para formar un rango de $2^{10} \times 64$ bits. En cada operación de transferencia, los ocho circuitos proporcionan conjuntamente los 64 bits de datos, correspondiendo 8 bits a cada circuito integrado.

La capacidad del rango es la suma de las capacidades de los ocho circuitos integrados:

$$C_{\text{rango}} = 8 \times 2^{10} \times 8 \text{ bits} = 8192 \text{ B} = 8 \text{ KiB}.$$

Un módulo de memoria puede contener uno o varios rangos. Cuando existen varios, estos comparten determinadas conexiones del módulo, pero se seleccionan de forma independiente. Cada rango contiene un conjunto de posiciones de memoria a las que se puede acceder cuando está seleccionado.

La utilización de varios rangos se corresponde, por su parte, con el procedimiento de ampliación del número de unidades direccionables estudiado anteriormente.

Por ejemplo, si un módulo contiene dos rangos de $2^{10} \times 64$ bits, su capacidad total es

$$C_{\text{total}} = 2 \times 2^{10} \times 64 \text{ bits} = 16384 \text{ B} = 16 \text{ KiB}.$$

Por tanto, aunque la capacidad se duplica, la anchura de datos del módulo sigue siendo de 64 bits, puesto que los dos rangos se seleccionan de forma independiente. La Figura 2.15 muestra esquemáticamente la organización de este módulo de memoria.




Figura 2.15 – Organización simplificada de un módulo de memoria formado por dos rangos, cada uno de los cuales contiene ocho circuitos integrados de $2^{10} \times 8$ bits.

Formatos de módulos de memoria


Los módulos de memoria principal se fabrican en distintos formatos físicos, que se diferencian principalmente por sus dimensiones, la disposición de sus contactos eléctricos y el tipo de conector utilizado para su instalación en el computador.

Estos módulos se conectan a la **placa base** del computador, que es la placa de circuito impreso principal sobre la que se instalan o conectan componentes como el procesador, la memoria principal y los dispositivos de entrada/salida, y que proporciona las conexiones eléctricas necesarias para su comunicación.

Entre los formatos de módulos de memoria más utilizados se encuentran los siguientes:

- **DIMM** (*Dual In-line Memory Module*, módulo de memoria de doble línea). Es un formato utilizado principalmente en computadores de sobremesa y servidores. Se caracteriza por disponer de contactos eléctricos independientes en ambas caras de la placa de circuito impreso del módulo, lo que permite establecer numerosas conexiones con la placa base.
- **SO-DIMM** (*Small Outline Dual In-line Memory Module*, módulo de memoria de doble línea de tamaño reducido). Es un formato de dimensiones más reducidas que el DIMM, utilizado principalmente en computadores portátiles y otros equipos compactos. Presenta una organización general semejante a la de los módulos DIMM, aunque difiere en sus dimensiones y en la disposición y el número de contactos eléctricos.

La Figura 2.16 muestra dos ejemplos de módulos de memoria, uno de formato DIMM y otro de formato SO-DIMM, en los que puede apreciarse su aspecto físico y la disposición de sus contactos eléctricos.



(a) **(b)**

Figura 2.16 – Ejemplos de módulos de memoria: (a) módulo DIMM; (b) módulo SO-DIMM.

Los módulos de memoria DIMM y SO-DIMM se instalan en conectores específicos de la placa base, de los que pueden extraerse para sustituirlos o ampliar la memoria principal. A través de estos conectores se establecen las conexiones necesarias para la transferencia de datos, el direccionamiento, el control y la alimentación eléctrica.

La compatibilidad entre un módulo de memoria y un computador depende tanto de su formato físico como de sus características eléctricas y de la tecnología de memoria utilizada. Por tanto, dos módulos con un formato físico semejante no tienen por qué ser intercambiables.

No todos los computadores utilizan módulos de memoria extraíbles. En algunos equipos, especialmente en determinados computadores portátiles y dispositivos móviles, los circuitos integrados de memoria se encuentran soldados directamente a la placa base.

Memorias DDR SDRAM

Las memorias DRAM, introducidas comercialmente a principios de la década de 1970, presentan determinadas limitaciones de rendimiento relacionadas con el tiempo necesario para realizar las operaciones de lectura y escritura. Para mejorar su funcionamiento, a principios de la década de 1990 comenzaron a comercializarse las memorias **SDRAM** (*Synchronous Dynamic Random Access Memory*, memoria dinámica de acceso aleatorio síncrona).

La principal característica de las memorias SDRAM es que su comunicación con el procesador se sincroniza mediante una señal de reloj. Esta sincronización permite coordinar las operaciones de acceso a la memoria y facilita la transferencia de datos.

Alrededor del año 2000 comenzaron a comercializarse las memorias **DDR SDRAM** (*Double Data Rate Synchronous Dynamic Random Access Memory*, memoria dinámica de acceso aleatorio síncrona de doble velocidad de transferencia), que constituyen una evolución de las memorias SDRAM. Su principal característica es que permiten realizar dos transferencias de datos por cada ciclo de reloj.

Para comprender cómo las memorias DDR SDRAM pueden realizar dos transferencias de datos por cada ciclo de reloj, es necesario introducir previamente el concepto de **flanco de una señal de reloj**.

Como se estudió en el Tema 1, una señal de reloj es una señal periódica que permite sincronizar las operaciones de los componentes de un computador. Esta señal presenta habitualmente una forma aproximadamente cuadrada y en ella se distinguen dos tipos de transiciones, denominadas flancos:

- **Flanco ascendente**. Transición de la señal desde el nivel bajo hasta el nivel alto.
- **Flanco descendente**. Transición de la señal desde el nivel alto hasta el nivel bajo.

La Figura 2.17 muestra una representación de una señal de reloj en la que se identifican ambos tipos de flancos y el período de reloj.




Figura 2.17 – Representación de una señal de reloj en la que se identifican los flancos ascendente y descendente y el período de reloj T_{ck}.

Por otra parte, la comunicación entre el procesador y la memoria principal se gestiona mediante un componente denominado **controlador de memoria**. Este componente se encarga de gestionar las operaciones de lectura y escritura en la memoria principal y de generar las señales necesarias para comunicarse con los circuitos integrados de memoria, independientemente del tipo de memoria utilizado. En los computadores actuales, el controlador de memoria suele estar integrado en el procesador.

En el caso de las memorias DDR SDRAM, la comunicación entre el controlador de memoria y los circuitos integrados de memoria presenta dos características fundamentales:

- **Funcionamiento síncrono**. La comunicación entre el controlador de memoria y los circuitos integrados de memoria se coordina mediante una señal de reloj, que establece las referencias temporales necesarias para realizar las operaciones de acceso.

  Conviene señalar que esta señal de reloj es específica de la interfaz de memoria y distinta de la utilizada para sincronizar las operaciones internas del procesador, por lo que no tiene por qué presentar la misma frecuencia.

- **Doble velocidad de transferencia**. Los datos pueden transferirse tanto en el flanco ascendente como en el flanco descendente de la señal de reloj, lo que permite realizar dos transferencias de datos por cada ciclo de reloj.

La comunicación entre el controlador de memoria y los circuitos integrados de memoria principal se realiza mediante un conjunto de líneas eléctricas denominado **bus de memoria**. Este bus comprende líneas de datos, de dirección y de control, así como una señal de reloj que permite sincronizar las operaciones de comunicación en las memorias síncronas.

El bus de memoria debe distinguirse del **bus del sistema** estudiado en el Tema 1. Mientras que este último permite la comunicación entre distintos componentes del computador, el bus de memoria está destinado específicamente a la comunicación entre el controlador de memoria y la memoria principal.

La Figura 2.18 muestra un esquema simplificado de la conexión del procesador con los módulos de memoria DDR SDRAM mediante el bus de memoria. En la figura también se representa la memoria caché, integrada en el procesador y cuyo funcionamiento se estudiará más adelante.




Figura 2.18 – Esquema simplificado de la conexión del procesador con los módulos de memoria principal mediante un bus de memoria específico.

Una característica importante del bus de memoria es la velocidad con la que pueden transferirse datos entre el controlador de memoria y los circuitos integrados de memoria. Para estudiar esta característica en las memorias DDR SDRAM, es necesario introducir el concepto de tasa de transferencia.

Se denomina **tasa de transferencia** al número de transferencias de datos realizadas por unidad de tiempo. Si durante un intervalo de tiempo T se realizan N_t transferencias, la tasa de transferencia R_t viene dada por

$$R_t = \frac{N_t}{T}$$

Esta magnitud se expresa en transferencias por segundo. Habitualmente se utiliza la unidad **MT/s** (*megatransfers per second*, millones de transferencias por segundo), de manera que 1 MT/s equivale a 10^6 transferencias por segundo.

Como las memorias DDR SDRAM permiten realizar dos transferencias de datos por cada ciclo de reloj, una en el flanco ascendente y otra en el descendente, la tasa nominal de transferencia es el doble de la frecuencia de la señal de reloj:

$$R_t = 2f_{ck}$$

donde f_{ck} representa la frecuencia de la señal de reloj de la interfaz de memoria.

Por ejemplo, si una interfaz DDR SDRAM utiliza una señal de reloj de 1600 MHz, su tasa nominal de transferencia es

$$R_t = 2 \cdot 1600 = 3200 \text{ MT/s}$$

Por tanto, aunque la frecuencia de reloj sea de 1600 MHz, la interfaz puede realizar hasta 3200 millones de transferencias de datos por segundo. Este ejemplo pone de manifiesto que la frecuencia de reloj, expresada habitualmente en MHz, y la tasa de transferencia, expresada habitualmente en MT/s, son magnitudes diferentes.

La tasa de transferencia no determina por sí sola la cantidad de información que puede transmitirse por segundo a través del bus de memoria, ya que también es necesario considerar su anchura de datos, es decir, el número de bits que pueden transmitirse en cada transferencia.

Como se estudió en el Tema 1, el **ancho de banda del bus** representa su velocidad máxima teórica de transferencia de datos. En el caso del bus de memoria, si su anchura de datos es de A bits y su tasa nominal de transferencia es R_t, el ancho de banda teórico viene dado por

$$BW = R_t \cdot A$$

donde R_t se expresa en transferencias por segundo y A en bits por transferencia. Por tanto, el ancho de banda se obtiene en bits por segundo.

El ancho de banda teórico representa la velocidad máxima de transferencia que puede alcanzar el bus de memoria. Sin embargo, la velocidad efectiva de transferencia puede ser inferior debido, entre otros factores, al tiempo necesario para realizar las operaciones de acceso y a los períodos durante los cuales no se transfieren datos.

● Ejemplo 2.11

Un computador dispone de un bus de memoria que conecta el controlador de memoria con módulos DDR SDRAM. La anchura de datos del bus es de 64 bits y su tasa nominal de transferencia es de 3200 MT/s. Determinar el ancho de banda teórico del bus de memoria, expresado en MB/s y GB/s.

Solución

La tasa nominal de transferencia es

$$R_t = 3200 \text{ MT/s} = 3200 \cdot 10^6 \frac{\text{transferencias}}{\text{s}}$$

Como la anchura de datos del bus es de 64 bits, en cada transferencia pueden transmitirse 64 bits. Por

tanto, el ancho de banda teórico es

$$\begin{aligned} BW &= R_{\mathrm{t}} \cdot A \\ &= 3200 \cdot 10^6 \frac{\text{transferencias}}{\text{s}} \cdot 64 \frac{\text{bits}}{\text{transferencia}} \\ &= 204800 \cdot 10^6 \text{ bits/s} \end{aligned}$$

Para expresar el resultado en bytes por segundo, se utiliza la equivalencia 1 B = 8 bits:

$$BW = \frac{204800 \cdot 10^6}{8} = 25600 \cdot 10^6 \text{ B/s}$$

Finalmente, teniendo en cuenta que 1 MB = 10^6 B y 1 GB = 10^9 B, se obtiene

$$BW = 25600 \text{ MB/s} = 25.6 \text{ GB/s}$$

Por tanto, el ancho de banda teórico del bus de memoria es de 25.6 GB/s.

●

Las memorias DDR SDRAM han evolucionado a través de distintas generaciones: DDR, introducida comercialmente alrededor del año 2000; DDR2, en 2003; DDR3, en 2007; DDR4, en 2014; y DDR5, en 2020. Cada nueva generación ha incorporado mejoras en aspectos como la tasa de transferencia, la capacidad de los circuitos integrados de memoria y la eficiencia energética.

Una diferencia importante entre DDR4 y DDR5 se encuentra en la organización de la interfaz de datos de los módulos de memoria. En los módulos de 64 bits de datos, DDR4 utiliza un único canal de 64 bits, mientras que DDR5 divide esa anchura en dos subcanales independientes de 32 bits cada uno. Esta organización permite gestionar las transferencias de datos de manera más flexible.

La división en dos subcanales no supone, por tanto, duplicar la anchura total de datos del módulo. Las mejoras de rendimiento de DDR5 se deben a un conjunto de características, entre las que se encuentran sus mayores tasas de transferencia.

Las distintas generaciones DDR SDRAM presentan diferencias en sus características eléctricas y en los módulos de memoria que las utilizan. Por este motivo, los módulos de distintas generaciones no son intercambiables y deben ser compatibles con el controlador de memoria y la placa base del computador.