

# **FITkit**


a principy návrhu obvodů pro FPGA v jazyku VHDL

#### Přednáška INP Michal Bidlo



#### Struktura FITkitu

- FITkit = MCU + FPGA + periferie
- Interakce s uživatelem prostřednictvím SW nástrojů speciálně vyvinutých pro FITkit (terminál, překladový systém, fkflash, MSP430-Bootstrap Loader + další knihovny)



#### Obsah

- Úvod: struktura FITkitu, ovladače a pomocné vybavení
- FITkit v příkladech demonstrace vybraných zařízení a jejich HW podpora s využitím jazyka VHDL
  - Návrh jednoduchého čítače
  - Výpis řetězce na LCD displej
  - Klávesnice + LCD: jednoduchý "psací stroj"

## Princip funkce FITkitu


- Centrální řízení je prováděno z MCU. Ten typicky provádí:
  - Přenos dat mezi externí FLASH pamětí, MCU a FPGA
  - Programování FPGA (zápis do konfigurační SRAM paměti FPGA z externí FLASH paměti)
  - Komunikace s FITkitem z PC přes terminál (MCU zpracovává a vykonává příkazy zadané z terminálu uživatelem)
- Většina periferií FITkitu je připojena k FPGA, které též poskytuje řadu IO portů pro všeobecné použití.

## Ovladače a pomocné vybavení

 Základem je knihovna libfitkit (sada funkcí pro komunikaci MCU s terminálem, FPGA a FLASH pamětí)

 Př.: Hello World! na FITkitu s využitím knihovny libfitkit oid print user help(void) { } nsigned char decode user cmd(char \*cmd ucase, char \*cmd oid fpga initialized() { }







## Ovladače a pomocné vybavení

• Sekce MCU: ovladače periferních zařízení v C



Implementace funkcí specifických pro jednotlivé periferie, obecné komunikační operace

- Sekce FPGA: komponenty k zajištění propojení periferních zařízení s MCU
- Návrh systému jako "ze stavebnice"



# Základy návrhu obvodů na FPGA FITkitu

- Přístup preferující obvodové realizace systémů ve VHDL
- Proč?
  - Aplikačně-specifický HW
  - Možnost optimalizace výkonu a zdrojů při realizaci obvodů v FPGA
  - Plná kontrola návrhu od samého počátku
- Metodika návrhu
  - Návrh probíhá s ohledem na možnosti FPGA, veškeré prvky systému jsou od počátku navrhovány jako HW řešení a popsány ve VHDL
  - Program v MCU realizuje pouze nezbytně nutné funkce pro správnou činnost FITkitu jako celku

## Příklad 1 (krok za krokem): návrh jednoduchého čítače pro FPGA

- Samostatný čítač, který bliká s LED D4
- Co budeme potřebovat a muset vytvořit
  - Vytvoříme strukturu projektu s potřebnými soubory



 Vytvoříme popis v XML pro překladový systém fcmake (soubor project.xml) - viz dokumentace na http://merlin.fit.vutbr.cz/FITkit/docs/navody/kompilacev2.html

#### Návrh jednoduchého čítače pro FPGA


 Pro tento projekt potřebujeme specifikovat vlastní tzv. toplevel entitu, user constraits file (.ucf) a skutečnost, že nepoužijeme žádnou předdefinovanou architekturu

```
<
```

## Návrh jednoduchého čítače pro FPGA

Vytvoříme popis obvodu ve VHDL (counter.vhd)

#### Návrh jednoduchého čítače pro FPGA




#### Návrh jednoduchého čítače pro FPGA


Vytvoříme inicializační program pro MCU (nezbytné)


```
void print_user_help(void) { }
unsigned char decode_user_cmd(char *cmd_ucase, char *cmd) {
    return (CMD_UNKNOWN);
}
void fpga_initialized() { }
int main(void) {
    initialize_hardware();
    while (1) {
        terminal_idle(); // obsluha terminalu
    }
}
```

## Návrh jednoduchého čítače pro FPGA

- Nyní přistoupíme k překladu projektu (lze též přes QDevKit)
  - V adresáři se souborem project.xml spustíme příkaz fcmake; vytvoříme tak soubory pro překlad a syntézu







## Příklad 2: ovládání displeje z FPGA

- Jednoduchá aplikace, která na LCD zobrazí textový řetězec
- LCD vyžaduje dodržení předepsaného časování instrukcí, zejména dostatečnou periodu signálu LE. Frekvence SMCLK je pro LCD příliš vysoká.
  - Využijeme čítač jako dělič kmitočtu
- Před zápisem znaků do LCD je třeba provést jeho inicializaci, případně vymazání (přesně definované instrukce v podobě kombinace hodnot signálů LRS, LRW, LD)
  - Použijeme ROM k uchování inicializačních a znakových instrukcí
  - Pomocí čítače vygenerujeme postupně všechny adresv ROM, čímž dosáhneme zaslání požadované sekvence instrukcí do LCD a vypsání řetězce

## Návrh jednoduchého čítače pro FPGA

- Hlavní výstupy překladu
  - build/project.bin (bitstream pro FPGA)
  - build/project f1xx.hex
  - build/project f2xx.hex (program pro MCU)
- Po úspěšném překladu spustíme QDevKit, zadáme naprogramování FITkitu (možno též pomocí make load), připojíme se přes terminál k FITkitu a můžeme sledovat výstup čítače (jeho nejvyšší bit) v podobě blikající LED D4

#### Ovládání displeje z FPGA


- Definice signálu instrukce LCD, paměti ROM a jejího obsahu
  - Pevně zvolená posloupnost instrukcí, která provede inicializaci displeje, vypíše textový řetězec a "skončí"

```
subtype lcd inst is std logic vector(9 downto 0);
signal lcd ifc: lcd inst := "00000000000";
type ROM is array(0 to 10) of lcd inst;
constant rom instr: ROM := (
    -- LRS, LRW, LD(7 downto 0) <-- toto je instrukcni rozhrani LCD displeje
    "0000111000", -- set to 8bit operation, 2-line display, 5x8 dot font
    "0000001110", -- turn on display and cursor
    "0000000110", -- incr addr mode by 1, shift cursor right, no display shift
    "0000000001", -- clear display, set DDRAM addr to 00H from AC
    "1001000110", -- F
    "1001001001", -- I
    "1001010100", -- T
    "1001101011", -- k
    "1001101001", -- i
    "1001110100", -- t
    "0000000000" -- output in the idle state
);
```

## Ovládání displeje z FPGA – popis chování

```
-- vygenerujeme vnitrni reset pro nstaveni pocatecni 'l' na LE
-- (tim se s jeho prvni sestupnu hranou vykona prvni instrukce LCD)
reset <= '0' when reset cnt = X"F" else '1';
rst_gen: process(SMCLK)
begin
    if SMCLK'event and SMCLK = '1' then
                                                                 lcd str
        if reset = '1' then
            reset_cnt <= reset_cnt + 1;
        end if;
    end if:
end process rst gen;
-- citac pro snizeni frekvence zasilani instrukci do LCD
ce gen: process(SMCLK)
                             -- (odvozena od SMCLK)
begin
    if SMCLK'event and SMCLK = '1' then
        ce cnt <= ce cnt + 1;
    end if;
end process ce_gen;
ce <= '1' when ce cnt = X"3FFF" else '0';
```

## Ovládání displeje z FPGA – popis chování



#### Ovládání displeje z FPGA – popis chování

```
-- citac adresy ROM, ze ktere se ctou instrukce pro LCD

addr_cnt: process(SMCLK)

begin

if SMCLK'event and SMCLK = '1' then

if ce = '1' then

if addr < 10 then

addr <= addr + 1;


end if;
end if;
end if;
end process addr_cnt;

lcd_ifc <= rom_instr(addr);
```


**rom\_instr** je definován jako pole konstant reprezentujících instrukce pro LCD.

#### Ovládání displeje z FPGA – ukázka simulace

Inicializace obvodu (reset)




Hlavní činnost obvodu



#### Příklad 3: interakce s klávesnicí FITkitu

Jednoduchý "psací stroj" využívající klávesnici a LCD



#### Interakce s klávesnicí FITkitu

```
LRS <= '0';
                          LRW <= '0'; -- nevyuzito => trvale do '0'
                          LD <= "00000000";
                          case cstate is
Kombinační
                              when SInit => nstate <= SIlphasel;</pre>
                                     LD <= "00111000"; -- 8-bit, 2-line, 5x8-font
logika FSM:
                              when SIlphasel => nstate <= SIlphase2;
                                     LE <= '0':
                              when SIlphase2 => nstate <= SI2phase1;
                                     LD <= "00001110"; -- turn on display and cursor
inicializace LCD
                              when SI2phasel => nstate <= SI2phase2:
                                      LE <= '0';
                              when SI2phase2 => nstate <= SI3phase1;
detekce stisku klávesy,
                                      LD <= "00000110": -- incr addr. mode 1, shift right
ošetření držení klávesy
                              when SI3phase1 => nstate <= SI3phase2;
                                     IF <= '0':
                              when SI3phase2 => nstate <= SI4phase1;
časování vystavení
                                     LD <= "00000001"; -- clear, DDRAM addr. 00H
                              when SI4phasel => nstate <= SI4phase2:
znaku na LCD
                                     LE <= '0';
                              when SI4phase2 => nstate <= SIdle;
                              when SIdle => -- KOUT 1111 = zadna klavesa neni stisknuta
                                  if KOUT /= "1111" then nstate <= SKeyDown;</pre>
                                     LRS <= '1'; LD <= key;
                                  else nstate <= SIdle: end if:
                              when SKeyDown => nstate <= SHold;</pre>
                                     LE <= '0':
                              when SHold => -- osetrime, aby se znak nevypisoval opakovane
                                  if KOUT /= "1111" then nstate <= SHold;</pre>
                                  else nstate <= SIdle: end if:</pre>
                              when others => nstate <= SIdle;
                          end case:
```

#### Interakce s klávesnicí FITkitu

```
col scan: process(SMCLK, reset)
                    if reset = 'l' then
                        col reg <= "1110";
                     elsif SMCLK'event and SMCLK = '1' then
                        if ce = '1' then
                            -- neni-li stisknuta klavesa, provadime sken sloupcu
                            if KOUT = "1111" then
Scan kláves
                                col_reg <= col_reg(2 downto 0) & col_reg(3);</pre>
a dekodér
                             -- (jinak podrzime aktivni sloupec se stisknutou klavesou)
                        end if:
znaků
                    end if;
                 end process col scan;
                 KIN <= col rea;
                 -- dekoder znaku ve sloupci aktivovanem signalem col_reg
                 key_decoder: process(col_reg, KOUT)
                     case (col_reg & KOUT) is
                        -- 1. sloupec
                        when "11101110" => key <= key 1;
                        when "11101101" => key <= key_4;
                        when "11101011" => key <= key 7;
                        when "11100111" => key <= key_krat;
                        -- 2. sloupec
                        when "11011110" => key <= key 2;
                        when others => key <= (others => '0');
                     end case:
                 end process key_decoder;
```

Konstrukce grafu FSM dle výše uvedené VHDL specifikace je ponechána na samostatné cvičení.

# Taktování obvodů s využitím DCM vestavěného v FPGA

 Příklad 4: Čítač blikající s LED D4, který využívá hodinový signál o vyšší frekvenci z generátoru hodin

- Využijeme komponentu Xilinx clkgen
  - Vstup: hodiny SMCLK
  - Výstup: hodiny CLKFX\_OUT (násobené či dělené SMCLK dle specifikace)
  - CLK1X\_OUT jsou původní SMCLK zarovnané vůči CLKFX\_OUT
  - LOCKED\_OUT je aktivní (v log. 0) před náběhem generátoru, kdy ještě nejsou hodinové výstupy k dispozici
  - Balíček clkgen\_cfg definuje možné konstanty pro specifikaci frekvence

```
CLK 1X_OUT
CLKFX_OUT
CLKFX_OUT
LOCKED_OUT
```



# Čítač pracující na vyšší frekvenci

· VHDL popis modifikovaného obvodu

```
se IEEE.std_logic_1164.all;
                                                    signal miclk : std logic;
use IEEE.std_logic_arith.all;
use IEEE.std_logic_unsigned.all;
use work.clkgen cfg.all;
                                                   clkgen_inst : entity work.clkgen
  ity counter is
                                                        FREQ -> DCM 40MHz
          : in std_logic;
  SMCLK
            out std logic
                                                    port map (
                                                        CLK -> SMCLK,
                                                        RST => '0'.
  counter;
  hitecture main of counter is
                                                        CLKFX OUT => miclk
                                                        LOCKED_OUT -> oper
   component clkgen is
                        : dcm freq
                                                   LEDF <= cnt(23):
                                                    process(miclk)
                                std_logic;
                                std logic:
                                                         if miclk'event and miclk = '1' then
                                                           cnt <= cnt + 1:
           CLK1X OUT
                       : out
           CLKFX OUT
                        : out
           LOCKED OUT : out
                                std_logic
                                                  main:
```

# Čítač pracující na vyšší frekvenci

 K popisu projektu (soubor project.xml) přidáme informaci o generátoru hodin pro FPGA

```
<
```

# Čítač pracující na vyšší frekvenci

 Projekt přeložíme a spustíme stejným způsobem jako v předcházejícím příkladu

 Po naprogramování FITkitu můžeme pozorovat LED D4, jejíž blikání vykazuje vyšší frekvenci

• Výsledek syntézy

Device utilization summary:

Selected Device : 3s50pq208-4.

Number of Slices:

15 out of 768 1%

Number of Slices:

24 out of 1536 1%

Number of Slices:

2 out of 1536 1%

Number of Bonded IOBs:

2 out of 124 1%

Number of Bonded IOBs:

2 out of 8 12%

Number of DCMs:

1 out of 8 12%

Number of DCMs:

1 out of 2 50%

Timing Summary:

Speed Grade: -4

Minimum period: 28.955ns (Maximum Frequency: 34.537MHz)

Minimum input arrival time before clock: No path found

Maximum output required time after clock: 7.241ns

Maximum combinational path delay: No path found