
数字电路与逻辑设计 (1)


 一. 单项选择题 (毎題 1分,共 10分) 1. 表示任意两位无符号十进制数需要() 二进制数。
T
8. 实现两个四位二进制数相乘的组合电路,应有() 个输出函数。 A. 8 B. 9 C. 10 D. 11 9. 要使 JK 触发器在时钟作用下的次态与现态相反, JK 端取值应为()。 A. JK=00 B. JK=01 C. JK=10 D. JK=11 10. 设计一个四位二进制码的奇偶位发生器(假定采用偶检验码) ,需要() 个异或门。 A. 2 B. 3 C. 4 D. 5
二.判断题(判断各题正误,正确的在括号内记"",错误的在括号内记"×", 并在划线处改正。每题 2分,共 10分) 1.原码和补码均可实现将减法运算转化为加法运算。 ()

2.逻辑函数 $F(A, B, C) = \prod M(1,3,4,6,7), \bigcup \bar{F}(A, B, C) = \sum m(0,2,5)$ () 3.化简完全确定状态表时,最大等效类的数目即最简状态表中的状态数目。(4.并行加法器采用先行进位(并行进位)的目的是简化电路结构。___ 5. 图 2 所示是一个具有两条反馈回路的电平异步时序逻辑电路。 三. 多项选择题 (从各题的四个备选答案中选出两个或两个以上正确答案,并将 其代号填写在题后的括号内,每题 2分,共 10分) 1.小数"0"的反码形式有(A. 0. 0.....0; B . 1. 0.....0; C. 0. 1.....1; D . 1. 1.....1 2. 逻辑函数 F=A B和 G=A B满足关系()。 A. $F = \overline{G}$ B. F' = G C. $F' = \overline{G}$ D. $F = G \oplus 1$ 3. 若逻辑函数 $F(A,B,C) = \sum m(1,2,3,6), G(A,B,C) = \sum m(0,2,3,45,7),$ 则 F和 G相"与"的结果 是() $m_2 + m_3$ B . 1 C . $\overline{A}B$ D . AB 4.设两输入或非门的输入为 x和y,输出为z,当z为低电平时,有(A. x 和 y 同为高电平 ; B . x 为高电平 , y 为低电平 ; C. x 为低电平, y 为高电平; D. x 和 y 同为低电平. 5.组合逻辑电路的输出与输入的关系可用()描述。 A. 真值表 流程表 B. C. 逻辑表达式 D. 状态图 四. 函数化简题 (10分) 1.用代数法求函数 F(A, B, C) = AB + AC + B C + A B 的最简 "与 - 或 "表达式。(4 分) 2.用卡诺图化简逻辑函数 F(A , B, C, D) = m(2, 3, 9, 11, 12) + d(5, 6, 7, 8, 10, 13)

求出最简"与-或"表达式和最简"或-与"表达式。(6分)



五.设计一个将一位十进制数的余 3 码转换成二进制数的组合电路, 电路框图如图 3 所示。(15分)



要求:

1. 填写表 1 所示真值表;

表 1

ABCD	WXYZ	ABCD	WXYZ
0000		1000	
0001		1001	
0010		1010	
0011		1011	
0100		1100	
0101		1101	
0110		1110	
0111		1111	

2. 利用图 4 所示卡诺图, 求出输出函数最简与 - 或表达式;





图 4

3. 画出用 PLA实现给定功能的阵列逻辑图。

4. 若采用 PROM实现给定功能,要求 PROM的容量为多大?

六、分析与设计 (15分)

某同步时序逻辑电路如图 5 所示。



(1) 写出该电路激励函数和输出函数;

(2) 填写表 2 所示次态真值表;

表 2

输入 X	现态 Q Q	激励函数 J ₂ K ₂ J ₁ K ₁	次态 Q ⁽ⁿ⁺¹⁾ Q ⁽ⁿ⁺¹⁾	输 出 Z

(3) 填写表 3 所示电路状态表;

表 3

现态	次态 Q ₂ (输出	
Q ₂ Q ₁	X=0	X=1	Z
00			
01			
10			
11			

(4)设各触发器的初态均为 0,试画出图 6中Q、Q和Z的输出波形。





图 6

(5)改用 T 触发器作为存储元件,填写图 7 中激励函数 T₂、T₁卡诺图,求出最简表达式。




七.分析与设计 (15分)

某电平异步时序逻辑电路的结构框图 如图 8 所示。图中:

$$Y_2 = x_1y_2 + x_2y_2 + x_2x_1y_1$$

 $Y_1 = x_1y_2y_1 + x_2x_1 + x_2x_1y_2$
 $Z = x_2x_1y_2$



要求:

1.根据给出的激励函数和输出函数表达式,填写表 4所录

4 所示流程表;

表 4

二次状态	激励状态 Y ₂ Y ₁ / 输出 Z				
y ₂ y ₁	X ₂ X ₁ =00	x ₂ x ₁ =01	X ₂ X ₁ =11	X ₂ X ₁ =10	
0 0					
0 1					
1 1					
1 0					

2. 判断以下结论是否正确,并说明理由。

该电路中存在非临界竞争;


该电路中存在临界竞争;

3.将所得流程表 4中的 00 和 01 互换,填写出新的流程表 5,试问新流程表对应的电路是否存在非临界竞争或临界竞争?

表 5


二次状态	激励状态 Y ₂ Y ₁ / 输出 Z				
y ₂ y ₁	X ₂ X ₁ =00	x ₂ x ₁ =01	X ₂ X ₁ =11	X ₂ X ₁ =10	
0 0					
0 1					
1 1					
1 0					

八.分析与设计 (15分)



1.分析图 9 所示电路,写出输出函数 F_1 、 F_2 的逻辑表达式,并说明该电路功能。

2.假定用四路数据选择器实现图 9 所示电路的逻辑功能,请确定图 10 所示逻辑电路中各数据输入端的值,完善逻辑电路。



3. 假定用 EPRO实现图 9 所示电路的逻辑功能,请画出阵列逻辑图。

《数字电路与逻辑设计》试卷 A参考答案

- 一.单项选择题 (每题 1分,共 10分)
 - 1.B; 2.C; 3.D; 4.B; 5.A;
 - 6.D; 7 .D; 8 .A; 9 .D; 10 .B.
- 二.判断题 (判断各题正误,正确的在括号内记""",错误的在括号内记"×",并在划线处改正。

每题 2分,共 10分)

- 1. 反码 和补码均可实现将减法运算转化为加法运算。 (×)
- 2. 逻辑函数 $F(A, B, C) = \prod M(1,3,4,6,7),$ $\overline{F}(A, B, C) = \sum m(1,3,4,6,7)$ 。 (×)
- 3. 化简完全确定状态表时,最大等效类的数目即最简状态表中的状态数目。 ()
- 4. 并行加法器采用先行进位(并行进位)的目的是 提高运算速度 。(×)
- 5. 图 2 所示是一个具有 一条反馈回路的电平异步时序逻辑电路。 (x)
- 三. 多项选择题 (从各题的四个备选答案中选出两个或两个以上正确答案,并将其代号填写在题后的括号内,每题 2分,共 10分)
 - 1. AD; 2. ABD; 3. AC; 4. ABC; 5. AC.
- 四. 函数化简题 (10分)
 - 1.代数化简(4分)

$$F(A, B, C) = AB + AC + \overline{B} \cdot \overline{C} + \overline{A} \cdot \overline{B}$$

$$= AB + AC + \overline{B}(\overline{C} + \overline{A})$$

$$= AB + AC + \overline{B}AC$$


$$= AB + AC + \overline{B}$$

$$= A + AC + \overline{B}$$

$$= A + AC + \overline{B}$$

$$= A + \overline{B}$$

2. 卡诺图化简(共 6分)



最简 " 与 - 或 " 表达式为 : F = AC + BC (3分


最简"或-与"表达式为: F=(A+C)·(B+C) (3分)

- 五.设计(共15分)
 - 1. 填写表 1所示真值表;(4分)

	表 1	真值表	
ABCD	WXY7	ABCD	WXY7


0000	dddd	1000	0101
0001	dddd	1001	0110
0010	dddd	1010	0111
0011	0000	1011	1000
0100	0001	1100	1001
0101	0010	1101	dddd
0110	0011	1110	dddd
0111	0100	1111	dddd

2.利用卡诺图,求出输出函数最简与 -或表达式如下:(4分)



3. 画出用 PLA实现给定功能的阵列逻辑图如下: (5分)

Z = D



4. 若采用 PRON实现给定功能,要求 PRON的容量为:(2分)

六、分析与设计 (15分)

(1) 写出该电路激励函数和输出函数; (3分)

$$J_1 = X$$
, $K_1 = \overline{X}$, $J_2 = Q_1$, $K_2 = \overline{Q}_1$, $Z = \overline{Q}_2Q_1$


(2) 填写次态真值表;(3分)

输入	现态	激励函数	次态	输出
X	QQ	$J_2 K_2 J_1 K_1$	$\mathbf{Q}^{(n+1)}\mathbf{Q}^{(n+1)}$	Z
0	00	0 1 0 1	0 0	0
0	01	1001	1 0	1
0	10	0101	0 0	0
0	11	1001	1 0	0
1	00	0110	0 1	0
1	01	1010	1 1	1
1	10	0110	0 1	0
1	11	1010	1 1	0


(3)填写如下所示电路状态表; (3分)

现态	次态 Q₂ ⁽ⁿ	输出	
Q ₂ Q ₁	X=0	X=1	Z
00	00	01	0
01	10	11	1
10	00	01	0
11	10	11	0

(4)设各触发器的初态均为 0,根据给定波形画出 Q、Q和 Z的输出波形。 (3分)



(5) 改用 T 触发器作为存储元件,填写激励函数 T_2 、 T_1 卡诺图,求出最简表达式。(3分)



七.分析与设计 (15分)

1. 根据给出的激励函数和输出函数表达式,填流程表; (5分)

二次状态				
y ₂ y ₁	X ₂ X ₁ =00	X ₂ X ₁ =01	X ₂ X ₁ =11	x ₂ x ₁ =10
0 0	00/0	00/0	01/0	00/0
0 1	00/0	00/0	01/0	10/0
1 1	11/0	00/0	11/1	10/0
1 0	11/0	01/0	11/1	10/0

2. 判断以下结论是否正确,并说明理由。 (6分) 该电路中存在非临界竞争;

正确。因为处在稳定总态(00,11),输入由00变为01或者处在稳定总态(11,11),输入由11变为01时,均引起两个状态变量同时改变,会发生反馈回路间的竞争,但由于所到达的列只有一个稳定总态,所以属于非临界竞争。

该电路中存在临界竞争;

正确。因为处在稳定总态(11,01),输入由11变为10时,引起两个状态

变量同时改变,会发生反馈回路间的竞争,且由于所到达的列有两个稳定总态,所以属于非临界竞争。

3.将所得流程表 3中的 00 和 01 互换,填写出新的流程表,试问新流程表对应的电路是否存在非临界竞争或临界竞争?(4分)新的流程表如下:

二次状态	激励状态 Y ₂ Y ₁ / 输出 Z				
y ₂ y ₁	X2X1=00	X2X1=01	X2X1=11	X2X1=10	
0 0	01/0	01/0	00/0	10/0	
0 1	01/0	01/0	00/0	01/0	
1 1	11/0	01/0	11/1	10/0	
1 0	11/0	00/0	11/1	10/0	

新流程表对应的电路不存在非临界竞争或临界竞争。

八.分析与设计 (15分)

1.写出电路输出函数 F1、F2的逻辑表达式,并说明该电路功能。 (4分)

$$F_1 = A \oplus B \oplus C = \overline{ABC} + \overline{ABC} + \overline{ABC} + \overline{ABC} + \overline{ABC}$$


$$= \overline{BC} = \overline{ABC} + \overline{ABC} +$$

该电路实现全减器的功能功能。 (1分)


2. 假定用四路数据选择器实现该电路的逻辑功能,请确定给定逻辑电路中各数据输入端的值,完善逻辑电路。(5分)

$$F_1: D_0 = C, D_1 = \overline{C}, D_2 = \overline{C}, D_3 = C$$

 $F_2: D_0 = 0, D_1 = \overline{A}, D_2 = \overline{A}, D_3 = 1$



3. 假定用 EPRO实现原电路的逻辑功能,可画出阵列逻辑图如下: (5分)



数字电路与逻辑设计 (2)

一、【单项选择题】(本大题共 20 小题,每小	题 2分,共 40分)在	每小题列出的四个选项中				
只有一个选项是符合题	目要求的,请将正确选项	前的字母填在 答題	题卷相应题号处 。				
1、和二进制数 (1100110111.001) 等值的十六进制数是 (A)。							
[A] 337.2	[B] 637.2	[C] 1467.1	[D] c37.4				
2、是 8421BCD码的是	: (B) _o						
[A] 1010	[B] 0101	[C] 1100	[D] 1111				
3、和二进制码 1100	对应的格雷码是(C),					
[A] 0011	[B] 1100	[C]1010	[D] 0101				
4、TTL电路中,高电平	P VH 的标称值是(C)。					
[A] 0.3V	[B] 2.4V	[C] 3.6V	[D] 5V				
5、和逻辑式 A+ABC	:相等的式子是(D)。					
[A] ABC	[B] 1+BC	[C] A	[D] Ā+BC				
6、若干个具有三态输出	出的电路输出端接到一点工	_作时,必须保证(В)。				
[A] 任何时候最多只能有一个电路处于三态,其余应处于工作态							
[B] 任何时候最多只能有一个电路处于工作态,其余应处于三态							
[C] 任何时候至少要有两个或三个以上电路处于工作态							
[D] 以上说法都不正确							
7. $A+B+C+A+AB=($	C),						
[A] A	[B] Ā	[C] 1	[D] A+B+C				
8、下列等式不成立的是	∄(C)₀						
[A] $A + \overline{A}B = A + B$		[B] (A+B)(A+C)=A+BC					
[C] AB+AC+BC=AB+B0	C	[D] $AB + \overline{AB} + AB + \overline{A}$	B =1				
9、欲对全班 53 个同等	学以二进制代码编码表示	, 最少需要二进制的位数:	是 (B)。				
[A] 5	[B] 6	[C] 10	[D] 53				
10、一块数据选择器有	三个地址输入端,则它的	数据输入端应有(C) _o				
[A] 3	[B] 6	[C] 8	[D] 1				
11、以下代码中为无权码的为 (C)。							

421BCD 码	[B]	5421BCD 码			
余三码	[D] 2	2421BCD 码			
将幅值、时间上离散的阶梯电平统一归并到最高	邻近的	的指定电平的:	过程称为(В).
采样 [B] 量化	[C]	保持	[D]	编码	
以下四种转换器 , (A)是 A/D 转换	器且辖	转换速度最高	0		
并联比较型	[B]	逐次逼近型			
双积分型	[D]	施密特触发	器		
多谐振荡器可产生(B)。					
正弦波 [B] 矩形脉冲	[C]	三角波	[D]	锯齿波	
N个触发器可以构成能寄存(B)位	九二进	制数码的寄存	器。		
I-1 [B] N	[C] I	N+1	[D] 2	.N	
同步时序电路和异步时序电路比较,其差异在 ³	于后者	首 (E	3),		
没有触发器	[B]	没有统一的	时钟脉冲控制		
没有稳定状态	[D]	输出只与内	部状态有关		
555 定时器不可以组成 (D)。					
多谐振荡器	[B]	单稳态触发	器		
施密特触发器	[D] 、	JK 触发器			
若 RAM的地址码有 8位,行、列地址译码器	的输。	入端都为	4 个,则它们	的输出线(即	字
位线)共有(C)条。					
[B] 16 [C	C] 32		[D] 256		
随机存取存储器具有(A)功能。					
读/写 [B] 无读/写	[C]	只读	[D]	只写	
只读存储器 ROM中的内容,当电源断掉后又	接通	, 存储器中的	内容(D)。	
全部改变 [B] 全部为 0	[C]	不可预料	[D]	保持不变	
【植容斯】(木大斯共 10 小斯 每小斯 2 学	. ±	20 分・害坚	2.	 	而一
【填土越】(个八越六 10 小越,每小越 2 元	J ,] 古木供力社		<u> </u>
钟控 RS触发器的特性方程为					
	4L \				
$Q^{""} = S + RQ" \qquad RS = 0(约宋条件)$	+))。			
如果时序逻辑电路的输出 Z 仅取决于存储F	电路状	忧态 Q,而与	5外部输入 X	(无关,或该时	寸序
没有外部输入,这种电路称为(摩尔型 印)。			
将 8k×4位的 RAM扩展为 64k×8位的 RA	AM, 需	第用(16)	片 8k×4 位的	り RAM, 同时i	丕需
片(3线-8线)译码器。					
	保持)、(量化)	和(编码)。		
					路。
	•	`			
	非门)。 其中与	可的特点是辅	〕入(全为高电	<u> </u>
	-		= 		
	高电	平通常用	(1)表示。		
				答题卷相应题	页号
	条三码	条三码 [D]: 将幅值、时间上离散的阶梯电平统一归并到最邻近的 采样 [B] 量化 [C] 以下四种转换器,(A)是 A/D 转换器且绝并联比较型 [B] 双积分型 [D] 多谐振荡器可产生(B)。正弦波 [B] 矩形脉冲 [C] N个触发器可以构成能寄存(B)位位二进 [H] 同步时序电路和异步时序电路比较,其差异在于后部没有触发器 [B] 次有触发器 [D]。 555 定据荡器 [B] 没有触发器 [D]。 56 谐振荡器 [B] 允许,例地址译码器的输入位线)共有(C)条。 [B] 16 [C] 32 随机存取存储器具有(A)功能。 [C] 32 随机存取存储器具有(A)功能。 [C] 32 随机存取存储器具有(A)功能。 [C] 经存储器 ROM中的内容,当电源断掉后又接通全部改变 [B] 全部为 0 [C] 【填空题】(本大题共 10 小题,每小题 2分,共中控 RS触发器的特性方程为 Q n ** = S + RQ n RS = 0(约束条件) 如果时序逻辑电路的输出 A (取样) 不要写明的编入 (以取决于存储电路	条三码 [D] 2421BCD 码将幅值、时间上离散的阶梯电平统一归并到最邻近的指定电平的: 采样 [B] 量化 [C] 保持以下四种转换器,(A)是 A/D 转换器且转换速度最高并联比较型 [B] 逐次逼近型双积分型 [D] 施密特触发多谐振荡器可产生(B)。 正弦波 [B] 矩形脉冲 [C] 三角波 N个触发器可以构成能寄存(B)位二进制数码的寄存[1-1 [B] N [C] N+1 同步时序电路和异步时序电路比较,其差异在于后者(E 没有触发器 [B] 没有统一的没有稳定状态 [D] 输出只与内多555定时器不可以组成(D)。多谐振荡器 [B] 单稳态触发 [D] JK 触发器 若 RAM的地址码有 8位,行、列地址译码器的输入端都为位线)共有(C)条。 [B] 16 [C] 32 [B] 76 [B] 76 [C] 79 [B] 76 [B] 76 [C] 77 [B] 76 [B] 77 [C] 77 [B] 78 [C] 79 [C] 79 [B] 78 [C] 79 [C] 79 [E] 7	### (B) 星化	保三码

处)

31、利用公式和定理证明。

AB+BCD+AC+BC=AB+C

证明: AB+BCD+AC+BC

=AB+AC+BC

=AB+C

32、格雷码的特点是什么?为什么说它是可靠性代码?

答:格雷码的任意两组相邻代码之间只有一位不同 ,其余各位都相同 ,它是一种循环码 .这个特性使它在形成和传输过程中可能引起的错误较少 ,因此称之为可靠性代码 .

33、逻辑函数的三种表示方法如何相互转换?

答:从真值表写出逻辑函数式的一般方法:

1) 找出真值表中使函数 Y=1 的那些输入变量取值组合。

2)每组输入变量取值的组合对应一个乘积项: 1-->原变量, 0-->反变量。

3)将乘积项相加。

从逻辑式列出真值表:将输入变量的所有组合状态逐一代入逻辑式求出函数值,列成表。


从逻辑式画出逻辑图:用图形符号代替逻辑式中的运算符号,就可以画出逻辑图。

从逻辑图写出逻辑式:从输入端到输出端逐级写出每个图形符号对应的逻辑式。


从逻辑式画出卡诺图:将逻辑函数化成最小项和的标准形式,在对应的位置上添 1,其余为 0。

34、已知四变量函数 F 的反函数表达式为 $F = \overline{ABCD} + ABCD$, 试用卡诺图求 F 的最简与或式。


解: $F = A\overline{B} + C\overline{D} + B\overline{C} + \overline{A}D$



四、【应用题】(本大题共 2 小题, 每题 10 分, 共 20 分;请将答案填写在 答题卷相应题号处) 35、画出下图由或非门组成的基本 R-S 触发器输出端 Q、Q 的电压波形,输入端 So, Ro的电压波形如图中所示。



答案如下:



36、用 3 线 - 8 线译码器 74LS138和与非门实现逻辑函数。

$$Y_1 = A\overline{B} + AC$$
 $Y_2 = A\overline{B}C + BC + \overline{A}B$
 $Y_3 = \overline{A}BC + A\overline{C}$

解:将函数化为最小项之和式,再变为与非-与非式: (以 A2A1A0=ABC)

 $Y_1 = A\overline{B} + AC = A\overline{B}\overline{C} + A\overline{B}C + ABC = m_4 + m_5 + m_7 = \overline{m_4} \overline{m_5} \overline{m_7}$

 $Y_2 = A\overline{B}C + BC + \overline{A}B = A\overline{B}C + \overline{A}BC + ABC + \overline{A}B\overline{C} = m_2 + m_3 + m_5 + m_7 = \overline{m_2} \overline{m_3} \overline{m_5} \overline{m_7}$

 $Y_3 = \overline{ABC} + A\overline{C} = \overline{ABC} + \overline{ABC} + \overline{ABC} = m_3 + m_4 + m_6 = \overline{m_3} + \overline{m_4} + \overline{m_6}$

