
Pontifícia Universidade Católica de Minas Gerais Instituto de Ciências Exatas e Informática – ICEI Arquitetura de Computadores I

ARQ1 _ Aula_05

Tema: Introdução à linguagem Verilog e simulação em Logisim

Universalidade das portas NAND e NOR

As portas NAND e NOR podem ser usadas para substituir outras funções lógicas básicas por composições equivalentes, como mostrado a seguir.



Atividades

Preparação

Como preparação para o início das atividades, recomendam-se

- a.) leitura prévia do resumo teórico, do detalhamento na apostila e referências recomendadas
- b.) estudo e testes dos exemplos
- c.) assistir aos seguintes vídeos:

https://www.youtube.com/watch?v=TdDCWG2inoY https://www.youtube.com/watch?v=WExVhr583vA https://www.youtube.com/watch?v=ZgAtsWlyd5I

Orientação geral:

Atividades previstas como parte da avaliação

Apresentar todas as soluções em apenas um arquivo com formato texto (.txt).

As implementações e testes dos exemplos em Verilog (.v) fornecidos como pontos de partida, também fazem parte da atividade e deverão ter os códigos fontes entregues separadamente. As saídas de resultados, opcionalmente, poderão ser copiadas ao final do código, como comentários.

Atividades extras e opcionais

Outras formas de solução serão <u>opcionais</u>; não servirão para substituir as atividades a serem avaliadas. Se entregues, contarão apenas como atividades extras.

As execuções deverão, preferencialmente, serão testadas mediante uso de entradas e saídas padrões, cujos dados/resultados deverão ser armazenados em arquivos textos. Os resultados poderão ser anexados ao código, ao final, como comentários.

Os *layouts* de circuitos deverão ser entregues no formato (.circ), identificados internamente. Figuras exportadas pela ferramenta serão aceitas como arquivos para visualização, e **não** terão validade para fins de avaliação. Separar versões completas (a) e simplificadas (b).

Arquivos em formato (.pdf), fotos, cópias de tela ou soluções manuscritas também serão aceitos como recursos suplementares para visualização, e **não** terão validade para fins de avaliação.

Atividades

Para os exercícios a seguir, considerar o exemplo abaixo em Verilog.

```
// Exemplo_0501 - GATES
// Nome: xxx yyy zzz
// Matricula: 999999
// -----
// -----
// f5_gate
/\!/ mabs
// 0 0 0 0
// 1 0 1 1 <- a'.b
// 2 1 0 0
// 3 1 1 0
module f5a ( output s,
           input a,
           input b);
// definir dado local
 wire not_a;
// descrever por portas
 not NOT1 (not_a, a);
 and AND1 (s, not_a, b);
endmodule // f5a
// -----
// f5_gate
// mabs
// 0 0 0 0
// 1 0 1 1 <- a'.b
// 2 1 0 0
// 3 1 1 0
// -----
module f5b ( output s,
           input a,
           input b);
// descrever por expressao
 assign s = -a \& b;
endmodule // f5b
```

```
module test_f5;
// ----- definir dados
   reg x;
   reg y;
   wire a, b;
   f5a moduloA ( a, x, y );
   f5b moduloB (b, x, y);
// ----- parte principal
 initial
 begin : main
     $display("Exemplo_0501 - xxx yyy zzz - 999999");
     $display("Test module");
     \phi(x) = 0
   // projetar testes do modulo
     $monitor("%4b %4b %4b %4b", x, y, a, b);
       x = 1'b0; y = 1'b0;
 #1 x = 1'b0; y = 1'b1;
 #1 x = 1'b1; y = 1'b0;
 #1 x = 1'b1; y = 1'b1;
 end
endmodule // test_f5
```

Exercícios

01.) Projetar e descrever em Verilog, usando apenas portas nativas <u>nand</u> um módulo equivalente à expressão (~a & b).

O nome do arquivo deverá ser Exemplo 0502.v,

e poderá seguir o modelo descrito anteriormente.

Incluir previsão de testes.

Simular o módulo no Logisim e

apresentar layout do circuito e subcircuitos.

02.) Projetar e descrever em Verilog, usando apenas portas nativas <u>nor</u> um módulo equivalente à expressão (a | ~b).

O nome do arquivo deverá ser Exemplo_0503.v,

e poderá seguir o modelo descrito anteriormente.

Incluir previsão de testes.

Simular o módulo no Logisim e

apresentar layout do circuito e subcircuitos.

03.) Projetar e descrever em Verilog, usando apenas portas nativas <u>nand</u> módulo equivalente à expressão (~a | ~b).

O nome do arquivo deverá ser Exemplo_0504.v,

e poderá seguir o modelo descrito anteriormente.

Incluir previsão de testes.

Simular o módulo no Logisim e

apresentar layout do circuito e subcircuitos.

04.) Projetar e descrever em Verilog, usando apenas portas nativas <u>nor</u> módulo equivalente à expressão (~a & ~b).

O nome do arquivo deverá ser Exemplo 0505.v,

e poderá seguir o modelo descrito anteriormente.

Incluir previsão de testes.

Simular os módulos no Logisim e

apresentar layout dos circuitos e subcircuitos.

05.) Projetar e descrever em Verilog, usando apenas portas nativas <u>nand</u> um módulo equivalente à disjunção exclusiva (~(a ^ b) = a **xnor** b).

O nome do arquivo deverá ser Exemplo_0506.v,

e poderá seguir o modelo descrito anteriormente.

Incluir previsão de testes.

Simular o módulo no Logisim e

apresentar layout do circuito e subcircuitos.

06.) Projetar e descrever em Verilog, usando apenas portas nativas <u>nor</u> um módulo equivalente à negação da disjunção exclusiva (a ^ b = a xor b).

O nome do arquivo deverá ser Exemplo_0507.v,

e poderá seguir o modelo descrito anteriormente.

Incluir previsão de testes.

Simular o módulo no Logisim e

apresentar layout do circuito e subcircuitos.

Extras

- 07.) Projetar e descrever em Verilog, usando apenas portas nativas <u>nand</u> um módulo equivalente à expressão (~a ^ ~b).
 O nome do arquivo deverá ser Exemplo_0508.v, e poderá seguir o modelo descrito anteriormente. Incluir previsão de testes.
 Simular o módulo no Logisim e apresentar *layout* do circuito e subcircuitos.
- 08.) Projetar e descrever em Verilog, usando apenas portas nativas nor um módulo equivalente à expressão ~(a & b).
 O nome do arquivo deverá ser Exemplo_0509.v, e poderá seguir o modelo descrito anteriormente. Incluir previsão de testes.
 Simular o módulo no Logisim e apresentar layout do circuito e subcircuitos.