Pontifícia Universidade Católica de Minas Gerais Instituto de Ciências Exatas e Informática – ICEI Arquitetura de Computadores I

ARQ1 _ Aula_04

Tema: Introdução à Álgebra de Boole

Atividade: Álgebra de Boole

Em Matemática, chama-se *proposição* ao enunciado de uma verdade que se quer demonstrar, ou como usaremos: uma sentença que pode ser falsa (0), ou verdadeira (1), mas nunca ambos ao mesmo tempo.

A conjunção é uma relação entre sentenças que estabelece um resultado <u>verdadeiro</u> (1) quando associadas duas proposições (p e q), ambas <u>verdadeiras</u> (iguais a 1). Basta uma delas ser <u>falsa</u> (0), para que a conjunção (s) também seja <u>falsa</u> (0).

A porta **AND** (E) é um componente de circuito lógico que implementa essa relação; pode ter duas (p, q), ou mais entradas, e a saída (s) assumirá o valor 1 (<u>verdadeiro</u>) se, e somente se, todas as entradas forem iguais a 1 (<u>verdadeiras</u>); caso uma, ou mais entradas forem iguais a 0 (<u>falso</u>), a saída terá valor igual a 0 (<u>falso</u>).

A disjunção é uma relação entre sentenças que estabelece um resultado <u>falso</u> (0) quando duas proposições (p e q) forem <u>falsas</u> (0). Basta uma delas ser <u>verdadeira</u> (1), para que a disjunção também seja <u>verdadeira</u> (1).

A porta **OR** (OU) é um componente de circuito lógico que implementa essa relação; pode ter duas (p, q), ou mais entradas, e a saída (s) assumirá o valor 0 (<u>falso</u>) se, e somente se, todas as entradas forem iguais a 0 (<u>falso</u>); caso uma, ou mais entradas forem iguais a 1 (<u>verdadeiro</u>), a saída terá valor 1 (<u>verdadeiro</u>).

A negação determina que se uma proposição (p) for <u>falsa</u> (0), seu resultado será <u>verdadeiro</u> (1), ou vice-versa.

A porta **NOT** (NÃO) é um componente de circuito lógico que implementa essa relação, também chamada de **INVERTER** (INVERSOR), só possui uma entrada (p), e a saída assumirá o valor 1 (<u>verdadeiro</u>), se a entrada for igual a 0 (<u>falso</u>); senão, a saída terá valor 0 (<u>falso</u>), se a entrada for igual a 1 (<u>verdadeiro</u>).


- Analogias com circuitos elétricos

O primeiro circuito a seguir (conjunção) determina que se duas chaves (p e q) forem fechadas (1), o resultado (s) será o de um circuito fechado com uma lâmpada acesa (1), por exemplo; basta que uma delas seja aberta (0), para que o circuito se abra, e a lâmpada apague (0). O circuito poderá ter duas (p, q), ou mais chaves, em série que a saída (s) terá o mesmo resultado (1) se, e somente se, todas as chaves forem fechadas (1); caso uma, ou mais chaves forem abertas (0), o resultado será um circuito aberto com a lâmpada apagada (0).

O segundo circuito a seguir (disjunção) determina que se duas chaves (p e q) forem abertas (0), o resultado (s) será o de um circuito aberto com uma lâmpada apagada (0), por exemplo; basta que uma delas seja fechada (1), para que o circuito se feche. O circuito poderá ter duas (p, q), ou mais chaves, em paralelo que a saída (s) terá o mesmo resultado (0), se, e somente se, todas as entradas forem abertas (0); caso uma, ou mais chaves forem fechadas (1), o resultado será um circuito fechado coma lâmpada acesa (1).

O terceiro circuito a seguir (negação) determina que se uma chave (p) for acionada (1), o resultado (s) será o de um circuito aberto com uma lâmpada apagada (0); caso contrário, o circuito permanecerá fechado, e a lâmpada se manterá acesa (1).

- Representações por circuitos



- Representações de relações lógicas


Notações

| Conjunção (E) (p e q) | Disjunção (OU) (p ou q) | Negação (NÃO) (não p) |
|----------------------------|-----------------------------|---------------------------|
| $p \wedge q$ | $p \vee q$ | ¬р |
| $p \cdot q = p q$ | p + q | /p = p' = p |
| p & q | p q | ~p |
| p && q | p q | ! p |


Tabela-verdade

| Conjunção (E) | Disjunção (OU) | Negação (NÃO) |
|-----------------|----------------|----------------|
| p q s | p q s | p s |
| $0 \cdot 0 = 0$ | 0 + 0 = 0 | |
| 0 • 1 = 0 | 0 + 1 = 1 | 0' = 1 |
| $1 \cdot 0 = 0$ | 1 + 0 = 1 | 1' = 0 |
| 1 • 1 = 1 | 1 + 1 = 1 | |


Diagrama de Decisão Binária (BDD)



Portas Lógicas



Diagramas de tempo para as portas lógicas



- Prioridade de conectivos

Na álgebra de Boole estabelece-se que a ordem de avaliação de uma expressão, envolvendo conectivos lógicos, será da esquerda para a direita. Entretanto, para certas aplicações (linguagens de programação, por exemplo) é usual atribuir prioridades aos conectivos como mostrado abaixo, sendo a primeira a mais alta, quando aplicada imediatamente a um valor.

Pode-se alterar a ordem de avaliação por meio de parênteses.

Exemplo:


Considere a expressão lógica: (!x && y) || (x && !y) de forma mais simples como $(x' \cdot y) + (x \cdot y')$ A sua avaliação será feita na seguinte ordem de prioridade:

negação de (x) : x'
conjunção com (y) : x' • y
negação de (y) : y'
conjunção com (x) : x • y'

- disjunção das conjunções : (x' • y) + (x • y')

A expressão poderá ser representada nas formas tabular (*tabela-verdade*) ou por BDD (*Binary Decision Diagram*):

| _ | m | ху | (x' • y) | (x • y') | (x'•y)+(x•y') |
|---|---|-----|----------|----------|---------------|
| | 0 | 0 0 | 0 | 0 | 0 |
| | 1 | 0 1 | 1 | 0 | 1 |
| | 2 | 1 0 | 0 | 1 | 1 |
| | 3 | 1 1 | 0 | 0 | 0 |



Resumidamente as relações em uma tabela também poderão ser indicadas

- pela disjunção (+) das conjunções iguais a 1 (ou mintermos)

| m | ху | (x' • y) | (x • y') | $(x'\bullet y)+(x\bullet y')$ |
|---|-----|----------|----------|-------------------------------|
| 0 | 0 0 | 0 | 0 | 0 |
| 1 | 0 1 | 1 | 0 | 1 |
| 2 | 1 0 | 0 | 1 | 1 |
| 3 | 11 | 0 | 0 | 0 |

mintermos (=1)

$$m0 = x' \cdot y' = 0$$
 .
 $m1 = x' \cdot y = 1 \leftarrow$
 $m2 = x \cdot y' = 2 \leftarrow$
 $m3 = x \cdot y = 3$.

$$f(x, y) = (x' \cdot y) + (x \cdot y') = m1 + m2 = \sum m(1,2) = SoP(1,2)$$

- pela conjunção (•) das disjunções iguais a 0 (ou MAXTERMOS).

| | М | ΧY | (X+Y') | (X'+Y) | (X+Y')•(X'+Y) |
|---|---|-----|--------|--------|---------------|
| , | 0 | 0 0 | 0 | 0 | 0 |
| | 1 | 0 1 | 1 | 0 | 1 |
| , | 2 | 1 0 | 0 | 1 | 1 |
| | 3 | 11 | 0 | 0 | 0 |


MAXTERMOS (=0)

$$m0 = X + Y = 0 \leftarrow$$

 $m1 = X + Y' = 1$.
 $m2 = X' + Y = 2$.
 $m3 = X' + Y' = 3 \leftarrow$

$$F(X, Y) = (X+Y) \cdot (X'+Y') = M0 \cdot M3 = \Pi M(0,3) = PoS(0,3)$$

Principais relações da álgebra de Boole



Resumo

| | | | | | AND | OR | XOR | XNOR | NOR | NAND |
|-----------|---------|-------|-----|------|-------|-------|-------|-----------|-----------|-----------|
| | m | M | р | q | p & q | p q | p ^ q | ~ (p ^ q) | ~ (p q) | ~ (p & q) |
| 0 | p' • q' | P+Q | 0 | 0 | 0 | 0 | 0 | 1 | 1 | 1 |
| 1 | p' • q | P+Q' | 0 | 1 | 0 | 1 | 1 | 0 | 0 | 1 |
| 2 | p • q' | P'+Q | 1 | 0 | 0 | 1 | 1 | 0 | 0 | 1 |
| 3 | p•q | P'+Q' | 1 | 1 | 1 | 1 | 0 | 1 | 0 | 0 |
| | | | | | [1] | [7] | [6] | [9] | [8] | [14] |
| | | | | • | | | | | | |
| mintermos | | SoP | (+) | [=1] | 3 | 1,2,3 | 1,2 | 0,3 | 0 | 0,1,2 |
| MAXTERMOS | | PoS | (•) | [=0] | 0,1,2 | 0 | 0,3 | 1,2 | 1,2,3 | 3 |

Principais propriedades da Álgebra de Boole

| Idempotência | Comutativa | Associativa |
|-----------------------------|--|---|
| p + p = p | p + q = q + p | (p + q) + r = p+(q + r) |
| p • p = p | p • q = q • p | $(p \cdot q) \cdot r = p \cdot (q \cdot r)$ |
| | | |
| Identidade | De Morgan | Distributiva |
| $p + 0 = p$ $p \cdot 0 = 0$ | $\overline{(p+q)} = \overline{p} \cdot \overline{q}$ | $p + (q \cdot r) = (p + q) \cdot (p + r)$ |
| p + 1 = 1 p • 1 = p | $\overline{(p \cdot q)} = \overline{p} + \overline{q}$ | $p \cdot (d+r) = (p \cdot d) + (p \cdot r)$ |
| | | |
| Complementar | Absorção | Consenso |
| p+p = 1 | $p + (p \cdot q) = (p + q)$ | $(p \cdot q) + (\stackrel{-}{p} \cdot r) + (q \cdot r)$ |
| (tautologia) | | $= (p \cdot q) + (\overline{p} \cdot r)$ |
| $p \cdot p = 0$ | $p + (p \cdot q) = (p + q)$ | (p+q) • (p+r) • (q+r) |
| (contradição) | | $=(p+q) \cdot (p+r)$ |
| = p = p | $b + (b \cdot d) = b$ | |
| (dupla negação) | | |

Principais propriedades da álgebra com XOR.

| Básicas | Identidade | Complementar |
|---|---|---|
| $p \oplus p = 0$ | p ⊕ 0 = p | $p \oplus q = p \oplus q$ |
| $p \oplus \overline{p} = 1$ | p⊕1= p | $\overline{(p \oplus q)} = \overline{p} \oplus q = p \oplus \overline{q}$ |
| | | |
| Associativa | | Comutativa |
| $(p \oplus q) \oplus r = p \oplus (q \oplus r)$ | | $p \oplus q = q \oplus p$ |
| | | |
| Disjunção | Distributiva | Transposição |
| se: p=q⊕r e q•r=0 | $p \bullet (q \oplus r) = (p \bullet q) \oplus (p \bullet r)$ | se: p=q⊕r |
| então: $p = q + r$ | | então: q=p⊕r e |
| | | $r = p \oplus q$ |

Tabela-verdade

Expressões lógicas podem ser expressas na forma tabular (tabela-verdade):

Exemplo:

Avaliar a expressão: x' • y + x • y'

considerando a ordem de prioridades entre negação, conjunção e disjunção.

| #mintermo | mintermo | ху | x' • y | x • y' | x'• y + x • y' |
|-----------|----------|-----|--------|--------|----------------|
| 0 | x'• y' | 0 0 | 0 | 0 | 0 |
| 1 | x'• y | 0 1 | 1 | 0 | 1 |
| 2 | x • y' | 1 0 | 0 | 1 | 1 |
| 3 | x • y | 1 1 | 0 | 0 | 0 |

A descrição equivalente em Verilog será

Uma função lógica também pode ser descrita pela soma de produtos (mintermos), ou SoP, (disjunção das conjunções dos termos na tabela onde a função for igual a 1).

| #mintermo | mintermo | ху | f (x,y) | |
|-----------|----------|-----|---------|---|
| 0 | x'• y' | 0 0 | 0 | _ |
| 1 | x'• y | 0 1 | 1 | ← |
| 2 | x • y' | 1 0 | 1 | ← |
| 3 | x • y | 1 1 | 0 | _ |

$$f(x,y) = (x' \cdot y) + (x \cdot y') = \sum m(1, 2)$$

A descrição equivalente em Verilog será

Uma função lógica pode ser descrita pelo produto de somas (MAXTERMOS), ou PoS, (conjunção das disjunções dos termos na tabela onde a função for igual a 0), cujo resultado é equivalente à soma de produtos complementar

| #MAXTERMOS | MAXTERMOS | ΧY | F(X,Y) | |
|------------|-----------|-----|--------|---|
| 0 | X +Y | 0 0 | 0 | ← |
| 1 | X +Y' | 0 1 | 1 | |
| 2 | X'+Y | 1 0 | 1 | |
| 3 | X'+Y' | 1 1 | 0 | ← |

$$F(X,Y) = (X + Y) \cdot (X' + Y') = \prod M(0, 3)$$

A descrição equivalente em Verilog será

endmodule // PoS

cujo módulo com os conjuntos de testes em Verilog poderá ser

```
// -----
// -- test_module
// -----
module test_module;
reg x, y;
wire s1, s2, s3;
     // instancias
fxy FXY1 (s1, x, y);
SoP SOP1 (s2, x, y);
PoS POS1 (s3, x, y);
      // valores iniciais
initial begin: start
   x=1'bx; y=1'bx; // indefinidos
end
      // parte principal
initial begin: main
 // identificacao
    $display("Exemplo-xxx yyy zzz - 999999");
   $display("Test boolean expression");
    \frac{(\n x'&y+x&y'=s\n'')}{(\n x'&y+x&y'=s\n'')};
 // monitoramento
    \frac{y}{x} = s1 s2 s3;
   monitor("\%2b \%2b = \%2b \%2b \%2b", x, y, s1, s2, s3);
 // sinalizacao
 #1 x=0; y=0;
 #1 x=0; y=1;
 #1 x=1; y=0;
 #1 x=1; y=1;
end
```

endmodule // test_module

Preparação

Como preparação para o início das atividades, recomendam-se

- a.) leitura prévia do resumo teórico, do detalhamento na apostila e referências recomendadas
- b.) estudo e testes dos exemplos
- c.) assistir aos seguintes vídeos:

http://www.youtube.com/watch?v=Tb1qLGR2hvUhttp://www.youtube.com/watch?v=UrA-miNZ6aghttp://www.youtube.com/watch?v=wAqlu7M4xvA

Orientação geral:

Atividades previstas como parte da avaliação

Apresentar todas as soluções em apenas um arquivo com formato texto (.txt).

As implementações e testes dos exemplos em Verilog (.v) fornecidos como pontos de partida, também fazem parte da atividade e deverão ter os códigos fontes entregues separadamente. As saídas de resultados, opcionalmente, poderão ser copiadas ao final do código, como comentários.

Atividades extras e opcionais

Outras formas de solução serão <u>opcionais</u>; não servirão para substituir as atividades a serem avaliadas. Se entregues, contarão apenas como atividades extras.

Os programas com funções desenvolvidas em C, Java ou Python (c, .java, py), como os modelos usados para verificação automática de testes das respostas, se entregues, também deverão estar em arquivos separados, com o código fonte, para serem compilados e testados.

As execuções deverão, preferencialmente, serão testadas mediante uso de entradas e saídas padrões, cujos dados/resultados deverão ser armazenados em arquivos textos. Os resultados poderão ser anexados ao código, ao final, como comentários.

Planilhas, caso venham a ser utilizadas, deverão ser programadas e/ou usar funções nativas. Serão suplementares e opcionais, e deverão ser entregues em formato texto, preferencialmente, com colunas separadas por tabulações ou no formato (.csv), acompanhando a solução em texto.

Os *layouts* de circuitos deverão ser entregues no formato (.circ), identificados internamente. Figuras exportadas pela ferramenta serão aceitas como arquivos para visualização, mas não terão validade para fins de avaliação. Separar versões completas (a) e simplificadas (b).

Arquivos em formato (.pdf), fotos, cópias de tela ou soluções manuscritas também serão aceitos como recursos suplementares para visualização, e **não** terão validade para fins de avaliação.

Atividades:

01.) Construir a tabela-verdade para as proposições

e verificar pelas respectivas tabelas-verdades implementadas em Verilog e pelo Logisim: Exemplo:

$$\overline{x} + (\overline{y} \cdot \overline{z})$$

| | I | | | | | | |
|------------|-----------|-----|----|----|----|-------|------------|
| #mintermos | mintermos | хуz | x' | у' | z' | y'•z' | x'+(y'•z') |
| 0 | x'•y'•z' | 000 | 1 | 1 | 1 | 1 | 1 |
| 1 | x'•y'•z | 001 | 1 | 1 | 0 | 0 | 1 |
| 2 | x'•y•z' | 010 | 1 | 0 | 1 | 0 | 1 |
| 3 | x'•y •z | 011 | 1 | 0 | 0 | 0 | 1 |
| 4 | x•y'•z' | 100 | 0 | 1 | 1 | 1 | 1 |
| 5 | x•y'•z | 101 | 0 | 1 | 0 | 0 | 0 |
| 6 | x•y•z' | 110 | 0 | 0 | 1 | 0 | 0 |
| 7 | x•y•z | 111 | 0 | 0 | 0 | 0 | 0 |

SoP (0,1,2,3,4)

module fxyz (output s,

assign
$$s = \sim x \mid (\sim y \& \sim z);$$

endmodule // fxyz

e.)
$$(x + y)$$
. $(y + z')$

02.) Simplificar as expressões abaixo pelas propriedades da álgebra de Boole e verificar pelas respectivas tabelas-verdades implementadas em Verilog ou pelo Logisim: Exemplo:

$$(x+y)\cdot(x+z)$$

= x'+(y'•z') (propriedade distributiva)
module fxyz (output s1, output s2, input x, y, z);
assign s1 = (~x | ~y) & (~x | ~z);
assign s2 = ~x | (~y & ~z);
endmodule // fxyz

b.)
$$(x' + y') + (x', y)$$

c.)
$$(x'.y')'.(x'+y')$$

$$d.) (x.y')' + (x + y')'$$

e.)
$$(y' + x)' \cdot (y' + x)$$

03.) Montar as tabelas-verdades expressas pelas somas de produtos abaixo e verificar pelas respectivas tabelas-verdades implementadas em Verilog ou pelo Logisim: Exemplo:

endmodule // SoP

| m | ХУZ | mintermos | SoP (0,1,2,3,4) |
|---|-------|---------------|-----------------|
| 0 | 000 | x'•y'•z' = m0 | 1 |
| 1 | 0 0 1 | x'•y'•z = m1 | 1 |
| 2 | 010 | x'•y •z' = m2 | 1 |
| 3 | 011 | x'•y •z = m3 | 1 |
| 4 | 100 | x•y'•z' = m4 | 1 |
| 5 | 101 | x•y'•z | 0 |
| 6 | 110 | x•y•z' | 0 |
| 7 | 111 | x•y•z | 0 |

a)
$$f(x,y,z) = \sum m(2, 4, 6, 7)$$

b)
$$f(x,y,z) = \sum m(1, 3, 4, 7)$$

c)
$$f(x,y,w,z) = \sum m(1, 2, 5, 6, 9, 12, 14)$$

d)
$$f(x,y,w,z) = \sum m(0, 2, 6, 7, 9, 10, 12)$$

e)
$$f(x,y,w,z) = \sum m(1, 2, 3, 5, 7, 13)$$

04.) Montar as expressões PoS equivalentes aos produtos das somas abaixo e verificar pelas respectivas tabelas-verdades implementadas em Verilog ou pelo Logisim: Exemplo:

$$F(X,Y,Z) = \mathbf{T} \ M \ (5,6,7) = PoS \ (5,6,7) = 0$$
 module PoS (output S, input X, Y); // MAXTERMOS
// M 5 6 7
assign S = (~X| Y|~Z) & (~X|~Y| Z) & (~X|~Y|~Z);

endmodule // PoS

| M | хуг | MAXTERMOS | PoS (5,6,7) |
|---|-----|---------------|-------------|
| 0 | 000 | X+Y+Z | 1 |
| 1 | 001 | X+Y+Z' | 1 |
| 2 | 010 | X+Y'+Z | 1 |
| 3 | 011 | X+Y'+Z' | 1 |
| 4 | 100 | X'+Y+Z | 1 |
| 5 | 101 | X'+Y+Z'=M5 | 0 |
| 6 | 110 | X'+Y'+Z = M6 | 0 |
| 7 | 111 | X'+Y'+Z' = M7 | 0 |

a)
$$F(X,Y,Z) = \Pi M(2,3,6,7)$$

b)
$$F(X,Y,Z) = \Pi M(0, 2, 3, 5, 7)$$

c)
$$F(X,Y,W,Z) = \Pi M(0, 1, 2, 4, 6, 8, 12, 14)$$

d)
$$F(X,Y,W,Z) = \Pi M(0, 2, 4, 6, 9, 10, 13)$$

e)
$$F(X,Y,W,Z) = \Pi M(0, 1, 2, 3, 6, 11, 14)$$

05.) Identificar as expressões SoP e PoS equivalentes às tabelas abaixo e verificar pelas respectivas tabelas-verdades implementadas em Verilog ou pelo Logisim:

| e verificar pelas | respectivas | tabelas-verda | ades impleme | entadas em | n Verilog ou pelo Log | gisin |
|-------------------|-------------|---------------|--------------|------------|-----------------------|-------|
| a.) | | | | | | |
| | n | ху | f(x,y) | _ | | |
| | 0 | 0 0 | 1 | SoP(|) = | |
| | 1 | 0 1 | 0 | _ | | |
| | 2 | 1 0 | 1 | PoS(|) = | |
| | 3 | 11 | 1 | _ | | |
| b.) | | | | | | |
| | n | ху | f(x,y) | _ | | |
| | 0 | 0 0 | 0 | SoP(|) = | |
| | 1 | 0 1 | 1 | | | |
| | 2 | 1 0 | 0 | PoS(|) = | |
| | 3 | 11 | 1 | _ | | |
| c.) | | | | | | |
| | n | хух | f(x,y,z) | _ | | |
| | 0 | 000 | 1 | SoP(|) = | |
| | 1 | 0 0 1 | 0 | _ | | |
| | 2 | 010 | 1 | - | | |
| | 3 | 011 | 0 | - | | |
| | 4 | 100 | 1 | PoS(|) = | |
| | 5 | 101 | 0 | - | | |
| | 6 | 110 | 1 | _ | | |
| | 7 | 111 | 1 | _ | | |
| d.) | | | | _ | | |
| | n | хух | f(x,y,z) | | | |
| | 0 | 000 | 1 | SoP(|) = | |
| | 1 | 0 0 1 | 1 | - | | |
| | 2 | 010 | 1 | _ | | |
| | 3 | 011 | 1 | _ | | |
| | 4 | 100 | 0 | PoS(|) = | |
| | 5 | 101 | 0 | - | • | |
| | 6 | 110 | 1 | _ | | |
| | 7 | 111 | 1 | _ | | |
| e.) | | | | _ | | |
| | n | xywz | f(x,y,w,z) | _ | | |
| | 0 | 0000 | 1 | SoP(|) = | |
| | 1 | 0001 | 1 | _ | | |
| | 2 | 0010 | 0 | - | | |
| | 3 | 0011 | 1 | - | | |
| | 4 | 0100 | 0 | - | | |
| | 5 | 0101 | 1 | _ | | |
| | 6 | 0110 | 0 | = | | |
| | 7 | 0111 | 1 | - | | |
| | 8 | 1000 | 1 | PoS(|) = | |
| | 9 | 1001 | 0 | • ` | , | |
| | 10 | 1010 | 1 | - | | |
| | 11 | 1011 | 0 | - | | |
| | 12 | 1100 | 0 | - | | |
| | 13 | 1101 | 1 | - | | |
| | | | | - | | |

Extras

06.) Dada a expressão em Verilog abaixo, identificar as expressões SoP equivalente:

```
module FXYZ (output S1, input X, input Y, input Z); assign s1 = ( X \mid \sim Y \mid \sim Z ) & (\sim X \mid Y \mid Z); endmodule // FXYZ
```

07.) .) Dada a expressão em Verilog abaixo, identificar as expressões PoS equivalente:

```
module fxyz (output s1, input x, input y, input z); assign s1 = ( x & \simy & \simz ) | (\simx & y & z); endmodule // fxyz
```