IP RAM

Contexto

Diseño de un microprocesador

Problemática: Describir un circuito en VHDL usando IP

Objetivo 1: Programar una memoria RAM en VHDL.

A partir de la ayuda del módulo IP Distributed Memory Generator:

- 1. Describir una memoria RAM de lectura asíncrona de 32x8 bits con los buses de entrada y salida de datos separados y usando el reloj de la tarjeta de desarrollo. Debe cumplir con las siguientes característica:
 - a. Tipo: single port RAM.
 - b. Write enable.
- 2. Simular la memoria RAM.
- 3. Descargar y probar el circuito en una FPGA

Resultados esperados

- 1. Descripción en VHDL.
- 2. Resultados de la simulación.
- 3. FPGA funcionando.